JPH09261245A - Ａｔｍスイッチ - Google Patents
ＡｔｍスイッチInfo
- Publication number
- JPH09261245A JPH09261245A JP7265596A JP7265596A JPH09261245A JP H09261245 A JPH09261245 A JP H09261245A JP 7265596 A JP7265596 A JP 7265596A JP 7265596 A JP7265596 A JP 7265596A JP H09261245 A JPH09261245 A JP H09261245A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- cell
- unit
- output
- congestion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 ＡＴＭスイッチ内で輻輳制御を行いたいが、
高速なコアスイッチでは輻輳制御が困難である。 【解決手段】 高速なコアスイッチでは単純にバッファ
のキュー長の監視に基づく輻輳検出のみを行い、コアス
イッチの前後に設けられた低速な入力回線対応部および
出力回線対応部で輻輳制御やセル廃棄を行う。 【効果】 大規模化したコアスイッチに完全優先制御や
ＥＰＤ制御を適用することができる。また、スループッ
トを向上させることができるとともに、帯域保証型のト
ラヒックとベストエフォート型のトラヒックが混在する
ＡＴＭ通信網において帯域保証型トラヒックの帯域を保
証することができる。
高速なコアスイッチでは輻輳制御が困難である。 【解決手段】 高速なコアスイッチでは単純にバッファ
のキュー長の監視に基づく輻輳検出のみを行い、コアス
イッチの前後に設けられた低速な入力回線対応部および
出力回線対応部で輻輳制御やセル廃棄を行う。 【効果】 大規模化したコアスイッチに完全優先制御や
ＥＰＤ制御を適用することができる。また、スループッ
トを向上させることができるとともに、帯域保証型のト
ラヒックとベストエフォート型のトラヒックが混在する
ＡＴＭ通信網において帯域保証型トラヒックの帯域を保
証することができる。
Description
【０００１】
【発明の属する技術分野】本発明はＡＴＭ(Asynchronou
s Transfer Mode:非同期転送モード) 通信に利用する。
本発明はＡＴＭスイッチのスループットを改善する技術
に関する。本発明は帯域保証型のトラヒックとベストエ
フォート型のトラヒックが混在するＡＴＭ通信網におい
て帯域保証型トラヒックの帯域を保証する技術に関す
る。
s Transfer Mode:非同期転送モード) 通信に利用する。
本発明はＡＴＭスイッチのスループットを改善する技術
に関する。本発明は帯域保証型のトラヒックとベストエ
フォート型のトラヒックが混在するＡＴＭ通信網におい
て帯域保証型トラヒックの帯域を保証する技術に関す
る。
【０００２】
【従来の技術】高速出力バッファ型のＡＴＭスイッチに
入力されるトラヒックがＣＢＲ(Constant Bit Rate) お
よびＶＢＲ(Variable Bit Rate) トラヒックのみで、事
前にユーザから申告されるトラヒック記述子を用いてス
イッチ内で必要な帯域を割当て可能な環境下では、コネ
クションのトラヒック記述子を基に受付判定制御（ＣＡ
Ｃ:Call Admission Control)を行うなどしてＡＴＭスイ
ッチの出力ポートでトラヒック量を規制することにより
帯域保証をしているので、ＡＴＭスイッチの容量が出力
回線速度の合計以上あればＡＴＭスイッチ内部でのセル
損を防ぐことができる。
入力されるトラヒックがＣＢＲ(Constant Bit Rate) お
よびＶＢＲ(Variable Bit Rate) トラヒックのみで、事
前にユーザから申告されるトラヒック記述子を用いてス
イッチ内で必要な帯域を割当て可能な環境下では、コネ
クションのトラヒック記述子を基に受付判定制御（ＣＡ
Ｃ:Call Admission Control)を行うなどしてＡＴＭスイ
ッチの出力ポートでトラヒック量を規制することにより
帯域保証をしているので、ＡＴＭスイッチの容量が出力
回線速度の合計以上あればＡＴＭスイッチ内部でのセル
損を防ぐことができる。
【０００３】しかしながら、近年、品質よりも経済性を
重視したサービスクラスとして、ＡＢＲ(Available Bit
Rate)またはＵＢＲ(Unspecified Bit Rate)などのベス
トエフォートクラスと呼ばれるサービスクラスが脚光を
浴びてきている。これらのベストエフォートクラスのト
ラヒックはＣＢＲやＶＢＲなどのようにＣＡＣによりト
ラヒック量を規制したりしないので、ＣＢＲやＶＢＲの
品質を劣化させる原因となり得る。
重視したサービスクラスとして、ＡＢＲ(Available Bit
Rate)またはＵＢＲ(Unspecified Bit Rate)などのベス
トエフォートクラスと呼ばれるサービスクラスが脚光を
浴びてきている。これらのベストエフォートクラスのト
ラヒックはＣＢＲやＶＢＲなどのようにＣＡＣによりト
ラヒック量を規制したりしないので、ＣＢＲやＶＢＲの
品質を劣化させる原因となり得る。
【０００４】ＡＢＲクラスは、トラヒックの状況に応じ
て割当帯域が柔軟に変化するサービスクラスであり、ユ
ーザはＣＢＲクラスやＶＢＲクラスの使用帯域が小さい
ときには大きい帯域の割当を受けることができるが、逆
に、ＣＢＲクラスやＶＢＲクラスの使用帯域が大きいと
きには、小さい帯域の割当しか受けることができないと
いう制約がある。しかし、その代償として通信費は安く
設定されている。この変化する帯域情報はあらかじめ送
信端末に通知されるので、送信端末が通知された帯域を
遵守する限りでは転送途中におけるセルの廃棄は原則と
してない。
て割当帯域が柔軟に変化するサービスクラスであり、ユ
ーザはＣＢＲクラスやＶＢＲクラスの使用帯域が小さい
ときには大きい帯域の割当を受けることができるが、逆
に、ＣＢＲクラスやＶＢＲクラスの使用帯域が大きいと
きには、小さい帯域の割当しか受けることができないと
いう制約がある。しかし、その代償として通信費は安く
設定されている。この変化する帯域情報はあらかじめ送
信端末に通知されるので、送信端末が通知された帯域を
遵守する限りでは転送途中におけるセルの廃棄は原則と
してない。
【０００５】ＵＢＲクラスは、所定の時間内のトラヒッ
ク状況にしたがって一定のセル損失率は保証されるが、
ピークセル速度については必ずしも保証されない。しか
し、その代償として通信費は安く設定されている。ＵＢ
Ｒクラスでは、転送途中のセル廃棄は一定の割合で発生
する可能性を持っている。
ク状況にしたがって一定のセル損失率は保証されるが、
ピークセル速度については必ずしも保証されない。しか
し、その代償として通信費は安く設定されている。ＵＢ
Ｒクラスでは、転送途中のセル廃棄は一定の割合で発生
する可能性を持っている。
【０００６】そこで通常、ＡＴＭスイッチではＣＢＲク
ラスやＶＢＲクラスを守るために、ＣＢＲクラスまたは
ＶＢＲクラス用とベストエフォートクラス用とにバッフ
ァを分けて、ＣＢＲクラスまたはＶＢＲクラス用のバッ
ファにセルがあれば優先的にセルを転送し、ベストエフ
ォートクラス用のバッファのセルはＣＢＲクラスまたは
ＶＢＲクラス用のバッファにセルが存在しないときだけ
転送される制御が行われる。
ラスやＶＢＲクラスを守るために、ＣＢＲクラスまたは
ＶＢＲクラス用とベストエフォートクラス用とにバッフ
ァを分けて、ＣＢＲクラスまたはＶＢＲクラス用のバッ
ファにセルがあれば優先的にセルを転送し、ベストエフ
ォートクラス用のバッファのセルはＣＢＲクラスまたは
ＶＢＲクラス用のバッファにセルが存在しないときだけ
転送される制御が行われる。
【０００７】また、ＵＢＲクラスを使ったデータ通信の
場合には、ネットワーク内においてセルが１つでも廃棄
されると受信端末ではそのセルを含むパケットを無効セ
ルと判定するので、パケットを構成するセル全体の廃棄
または再送を引き起こし網の実効スループットが著しく
低下する問題があるので、輻輳時にはバッファに到着す
る新しいパケットを構成する全てのセルをバッファ入り
口で強制的に廃棄するＥＰＤ(Early Packet Discard)法
が文献[A.Romanow:"Packet Discard Strategies for Co
ntrolling ATM Congestion",ATM Forum/94-0107,1994]
などで提案されている。
場合には、ネットワーク内においてセルが１つでも廃棄
されると受信端末ではそのセルを含むパケットを無効セ
ルと判定するので、パケットを構成するセル全体の廃棄
または再送を引き起こし網の実効スループットが著しく
低下する問題があるので、輻輳時にはバッファに到着す
る新しいパケットを構成する全てのセルをバッファ入り
口で強制的に廃棄するＥＰＤ(Early Packet Discard)法
が文献[A.Romanow:"Packet Discard Strategies for Co
ntrolling ATM Congestion",ATM Forum/94-0107,1994]
などで提案されている。
【０００８】例えばＡＡＬ(ATM Adaptation Layer)５を
用いて輻輳時にＥＰＤ制御を行うときは、ＡＡＬパケッ
トの終り(end-of-packet) を示すATM-user-to-user(AU
U) パラメータを用いて、セルヘッダ中のＶＣ識別子に
より各ＶＣＩ毎にend-of-packet(EOP)セルと次のＥＯＰ
セルの間を同一パケットとみてそのパケットが現在転送
中ならそのままセルをバッファに書込み、転送中でなけ
ればセルをパケットの先頭セルと判定しＥＯＰセルが到
着するまでセルを廃棄する操作を行う。この廃棄手順は
輻輳状態が解消されるまで繰り返し行われる。
用いて輻輳時にＥＰＤ制御を行うときは、ＡＡＬパケッ
トの終り(end-of-packet) を示すATM-user-to-user(AU
U) パラメータを用いて、セルヘッダ中のＶＣ識別子に
より各ＶＣＩ毎にend-of-packet(EOP)セルと次のＥＯＰ
セルの間を同一パケットとみてそのパケットが現在転送
中ならそのままセルをバッファに書込み、転送中でなけ
ればセルをパケットの先頭セルと判定しＥＯＰセルが到
着するまでセルを廃棄する操作を行う。この廃棄手順は
輻輳状態が解消されるまで繰り返し行われる。
【０００９】
【発明が解決しようとする課題】ＡＴＭスイッチが２．
４〜１０Ｇｂ／ｓ程度の小規模のものであれば、一段の
バッファでスイッチを構成できるので完全優先制御やＥ
ＰＤ制御はハードウェア規模にそれほど大きなインパク
トを与えないが、１０Ｇｂ／ｓ以上の大規模ＡＴＭスイ
ッチになると多段スイッチ網となる。図１４は従来の高
速出力バッファ型多段スイッチの構成図であるが、各単
位スイッチＳＷ1 〜ＳＷm の出力側で完全優先制御やＥ
ＰＤ制御が必要となりハードウェア規模に与えるインパ
クトは大きくなる。
４〜１０Ｇｂ／ｓ程度の小規模のものであれば、一段の
バッファでスイッチを構成できるので完全優先制御やＥ
ＰＤ制御はハードウェア規模にそれほど大きなインパク
トを与えないが、１０Ｇｂ／ｓ以上の大規模ＡＴＭスイ
ッチになると多段スイッチ網となる。図１４は従来の高
速出力バッファ型多段スイッチの構成図であるが、各単
位スイッチＳＷ1 〜ＳＷm の出力側で完全優先制御やＥ
ＰＤ制御が必要となりハードウェア規模に与えるインパ
クトは大きくなる。
【００１０】図１５は多段スイッチにおける帯域保証型
トラヒックのセル廃棄を示す図であるが、図１５にある
ように最終段の単位スイッチＳＷ1 〜ＳＷ4 だけで完全
優先制御やＥＰＤ制御を行っただけでは、コアスイッチ
Ｃのベストエフォートクラスのトラヒック量を制御して
いるわけではないので、コアスイッチＣで帯域保証クラ
スが悪影響を受けたり、ベストエフォートクラスのパケ
ットの途中のセルの損失などによる実効スループットの
低下は避けられない。このためコアスイッチＣでも完全
優先制御が必要となる。
トラヒックのセル廃棄を示す図であるが、図１５にある
ように最終段の単位スイッチＳＷ1 〜ＳＷ4 だけで完全
優先制御やＥＰＤ制御を行っただけでは、コアスイッチ
Ｃのベストエフォートクラスのトラヒック量を制御して
いるわけではないので、コアスイッチＣで帯域保証クラ
スが悪影響を受けたり、ベストエフォートクラスのパケ
ットの途中のセルの損失などによる実効スループットの
低下は避けられない。このためコアスイッチＣでも完全
優先制御が必要となる。
【００１１】しかしながら、コアスイッチＣは大きな束
の単位でスイッチングを行うので高速動作が要求され、
このようなところで完全優先制御やＥＰＤ制御を行うこ
とは困難になってくる。
の単位でスイッチングを行うので高速動作が要求され、
このようなところで完全優先制御やＥＰＤ制御を行うこ
とは困難になってくる。
【００１２】本発明は、このような背景に行われたもの
であって、大規模化したコアスイッチに完全優先制御や
ＥＰＤ制御を適用することができるＡＴＭスイッチを提
供することを目的とする。本発明は、スループットを向
上させることができるＡＴＭスイッチを提供することを
目的とする。本発明は、帯域保証型のトラヒックとベス
トエフォート型のトラヒックが混在するＡＴＭ通信網に
おいて帯域保証型トラヒックの帯域を保証することがで
きるＡＴＭスイッチを提供することを目的とする。
であって、大規模化したコアスイッチに完全優先制御や
ＥＰＤ制御を適用することができるＡＴＭスイッチを提
供することを目的とする。本発明は、スループットを向
上させることができるＡＴＭスイッチを提供することを
目的とする。本発明は、帯域保証型のトラヒックとベス
トエフォート型のトラヒックが混在するＡＴＭ通信網に
おいて帯域保証型トラヒックの帯域を保証することがで
きるＡＴＭスイッチを提供することを目的とする。
【００１３】
【課題を解決するための手段】コアスイッチのバッファ
のキュー長を観測し、キュー長があらかじめ設定された
閾値を超えると、コアスイッチと単位スイッチ間のリン
ク輻輳が発生したと判断し、バッファから読出す先頭セ
ルにリンク輻輳情報を乗せて後段に通知する。
のキュー長を観測し、キュー長があらかじめ設定された
閾値を超えると、コアスイッチと単位スイッチ間のリン
ク輻輳が発生したと判断し、バッファから読出す先頭セ
ルにリンク輻輳情報を乗せて後段に通知する。
【００１４】また、単位スイッチの各々のベストエフォ
ートクラス用のバッファのキュー長を観測し、キュー長
があらかじめ設定された閾値を超えると当該出力ポート
が輻輳に陥ったと判断し、単位スイッチの帯域保証クラ
ス用のバッファまたはベストエフォートクラス用のバッ
ファのいずれかを問わずバッファから読出す先頭セルに
出力回線輻輳情報を乗せて出力回線対応部に輻輳を通知
する。
ートクラス用のバッファのキュー長を観測し、キュー長
があらかじめ設定された閾値を超えると当該出力ポート
が輻輳に陥ったと判断し、単位スイッチの帯域保証クラ
ス用のバッファまたはベストエフォートクラス用のバッ
ファのいずれかを問わずバッファから読出す先頭セルに
出力回線輻輳情報を乗せて出力回線対応部に輻輳を通知
する。
【００１５】出力回線対応部は輻輳を通知されるとＲＭ
セルを生成し、生成したセルを逆方向回線に乗せて全て
の入力回線対応部に輻輳を通知する。輻輳の通知を受け
た各々の入力回線対応部はテーブルを参照して輻輳に陥
っているリンクまたは出力回線宛のパケットの先頭から
末尾までを検出し、そのセルを廃棄する。
セルを生成し、生成したセルを逆方向回線に乗せて全て
の入力回線対応部に輻輳を通知する。輻輳の通知を受け
た各々の入力回線対応部はテーブルを参照して輻輳に陥
っているリンクまたは出力回線宛のパケットの先頭から
末尾までを検出し、そのセルを廃棄する。
【００１６】すなわち、本発明はＡＴＭスイッチであっ
て、入力回線を収容する入力回線対応部と、待ち合わせ
バッファを備えこの入力回線対応部の出力セルを所望の
方路に振り分けるスイッチ部と、このスイッチ部の出力
方路毎に設けられ出力回線が収容される出力回線対応部
とを備えたＡＴＭスイッチである。本発明の特徴とする
ところは、前記スイッチ部に前記バッファのキュー長を
監視する手段を備え、前記出力回線対応部に、この監視
する手段の出力情報に基づく輻輳情報が搭載されたＲＭ
セルを生成する手段と、このＲＭセルを前記入力回線対
応部に宛て送信する手段とを備えたところにある。
て、入力回線を収容する入力回線対応部と、待ち合わせ
バッファを備えこの入力回線対応部の出力セルを所望の
方路に振り分けるスイッチ部と、このスイッチ部の出力
方路毎に設けられ出力回線が収容される出力回線対応部
とを備えたＡＴＭスイッチである。本発明の特徴とする
ところは、前記スイッチ部に前記バッファのキュー長を
監視する手段を備え、前記出力回線対応部に、この監視
する手段の出力情報に基づく輻輳情報が搭載されたＲＭ
セルを生成する手段と、このＲＭセルを前記入力回線対
応部に宛て送信する手段とを備えたところにある。
【００１７】これにより、高速のスイッチ部で発生する
輻輳をその出入口にあたる低速の入力回線対応部および
出力回線対応部により制御することができる。
輻輳をその出入口にあたる低速の入力回線対応部および
出力回線対応部により制御することができる。
【００１８】また、このＡＴＭスイッチが双方向に設け
られ、前記出力回線対応部から前記入力回線対応部に宛
てたＲＭセルは対向側のＡＴＭスイッチを経由して伝達
されることが望ましい。
られ、前記出力回線対応部から前記入力回線対応部に宛
てたＲＭセルは対向側のＡＴＭスイッチを経由して伝達
されることが望ましい。
【００１９】前記スイッチ部は、前記入力回線対応部の
出力を取込む一つのコアスイッチと、このコアスイッチ
の出力に複数個接続された単位スイッチとを含み、前記
キュー長を監視する手段は、前記単位スイッチのバッフ
ァに蓄積されたセル数を監視する単位スイッチ・モニタ
と、この単位スイッチ・モニタの監視結果にしたがって
出力セルに輻輳ビットを付与する回路とを備えた構成と
することがよい。
出力を取込む一つのコアスイッチと、このコアスイッチ
の出力に複数個接続された単位スイッチとを含み、前記
キュー長を監視する手段は、前記単位スイッチのバッフ
ァに蓄積されたセル数を監視する単位スイッチ・モニタ
と、この単位スイッチ・モニタの監視結果にしたがって
出力セルに輻輳ビットを付与する回路とを備えた構成と
することがよい。
【００２０】また、前記キュー長を監視する手段は、前
記コアスイッチのバッファに蓄積されたセル数を監視す
るコアスイッチ・モニタと、このコアスイッチ・モニタ
の監視結果にしたがってその出力セルに輻輳ビットを付
与する回路とをさらに備えた構成とすることもできる。
記コアスイッチのバッファに蓄積されたセル数を監視す
るコアスイッチ・モニタと、このコアスイッチ・モニタ
の監視結果にしたがってその出力セルに輻輳ビットを付
与する回路とをさらに備えた構成とすることもできる。
【００２１】あるいは、前記スイッチ部は、前記入力回
線対応部の出力を取込む一つのコアスイッチと、このコ
アスイッチの出力に複数個接続された単位スイッチとを
含み、前記キュー長を監視する手段は、前記単位スイッ
チのバッファに蓄積されたセル数を監視する単位スイッ
チ・モニタと、この単位スイッチ・モニタの監視結果を
前記ＲＭセルを生成する手段に伝達する回路とを備えた
構成とすることもできる。
線対応部の出力を取込む一つのコアスイッチと、このコ
アスイッチの出力に複数個接続された単位スイッチとを
含み、前記キュー長を監視する手段は、前記単位スイッ
チのバッファに蓄積されたセル数を監視する単位スイッ
チ・モニタと、この単位スイッチ・モニタの監視結果を
前記ＲＭセルを生成する手段に伝達する回路とを備えた
構成とすることもできる。
【００２２】また、前記キュー長を監視する手段は、前
記コアスイッチのバッファに蓄積されたセル数を監視す
るコアスイッチ・モニタと、このコアスイッチ・モニタ
の監視結果を前記ＲＭセルを生成する手段に伝達する回
路とをさらに備えた構成とすることもできる。
記コアスイッチのバッファに蓄積されたセル数を監視す
るコアスイッチ・モニタと、このコアスイッチ・モニタ
の監視結果を前記ＲＭセルを生成する手段に伝達する回
路とをさらに備えた構成とすることもできる。
【００２３】これにより、監視結果を直接ＲＭセルを生
成する手段に伝達することができるため、出力セルに輻
輳ビットを付与する回路を省略した構成とすることがで
きる。
成する手段に伝達することができるため、出力セルに輻
輳ビットを付与する回路を省略した構成とすることがで
きる。
【００２４】また、前記単位スイッチまたはコアスイッ
チのキュー長を監視する手段は、ＲＭセルを用いずにそ
の監視結果を直接入力回線対応部に伝達する回路を備え
る構成とすることもできる。
チのキュー長を監視する手段は、ＲＭセルを用いずにそ
の監視結果を直接入力回線対応部に伝達する回路を備え
る構成とすることもできる。
【００２５】
【００２６】
（第一実施例）本発明第一実施例の構成を図１を参照し
て説明する。図１は本発明第一実施例のＡＴＭスイッチ
のブロック構成図である。
て説明する。図１は本発明第一実施例のＡＴＭスイッチ
のブロック構成図である。
【００２７】本発明はＡＴＭスイッチであって、その特
徴とするところは、入力回線を収容する入力回線対応部
ＩＮi （ｉ＝１、２、…、ｍＮ）と、待ち合わせバッフ
ァ３および５、６を備えこの入力回線対応部ＩＮi の出
力セルを所望の方路に振り分けるスイッチ部１０と、こ
のスイッチ部１０の出力方路毎に設けられ出力回線が収
容される出力回線対応部ＯＵＴi とを備えたＡＴＭスイ
ッチである。
徴とするところは、入力回線を収容する入力回線対応部
ＩＮi （ｉ＝１、２、…、ｍＮ）と、待ち合わせバッフ
ァ３および５、６を備えこの入力回線対応部ＩＮi の出
力セルを所望の方路に振り分けるスイッチ部１０と、こ
のスイッチ部１０の出力方路毎に設けられ出力回線が収
容される出力回線対応部ＯＵＴi とを備えたＡＴＭスイ
ッチである。
【００２８】ここで、本発明の特徴とするところは、ス
イッチ部１０にバッファ３および５のキュー長を監視す
る手段としてのコアスイッチ・モニタＭ１および単位ス
イッチ・モニタＭ２を備え、出力回線対応部ＯＵＴ
i に、このコアスイッチ・モニタＭ１および単位スイッ
チ・モニタＭ２の出力情報に基づく輻輳情報が搭載され
たＲＭセルを生成する手段と、このＲＭセルを入力回線
対応部ＩＮi に宛て送信する手段とを逆方向ＲＭセル生
成回路８に備えたところにある。
イッチ部１０にバッファ３および５のキュー長を監視す
る手段としてのコアスイッチ・モニタＭ１および単位ス
イッチ・モニタＭ２を備え、出力回線対応部ＯＵＴ
i に、このコアスイッチ・モニタＭ１および単位スイッ
チ・モニタＭ２の出力情報に基づく輻輳情報が搭載され
たＲＭセルを生成する手段と、このＲＭセルを入力回線
対応部ＩＮi に宛て送信する手段とを逆方向ＲＭセル生
成回路８に備えたところにある。
【００２９】このＡＴＭスイッチが双方向に設けられ、
出力回線対応部ＯＵＴi から入力回線対応部ＩＮi に宛
てたＲＭセルは対向側のＡＴＭスイッチを経由して伝達
されるが、ここでは説明をわかりやすくするために片方
向のみ図示した。
出力回線対応部ＯＵＴi から入力回線対応部ＩＮi に宛
てたＲＭセルは対向側のＡＴＭスイッチを経由して伝達
されるが、ここでは説明をわかりやすくするために片方
向のみ図示した。
【００３０】スイッチ部１０は、入力回線対応部ＩＮi
の出力を取込む一つのコアスイッチＣと、このコアスイ
ッチＣの出力にｍ個接続された単位スイッチＳＷj （ｊ
＝１、２、…、ｍ）とを含み、前述したコアスイッチ・
モニタＭ１はコアスイッチに備えられたバッファ３のキ
ュー長を監視し、単位スイッチ・モニタＭ２は単位スイ
ッチＳＷj に備えられたバッファ５のキュー長を監視
し、その監視結果にしたがって出力セルに輻輳ビットを
付与する回路としての輻輳ビット付与回路４および１４
を備えている。
の出力を取込む一つのコアスイッチＣと、このコアスイ
ッチＣの出力にｍ個接続された単位スイッチＳＷj （ｊ
＝１、２、…、ｍ）とを含み、前述したコアスイッチ・
モニタＭ１はコアスイッチに備えられたバッファ３のキ
ュー長を監視し、単位スイッチ・モニタＭ２は単位スイ
ッチＳＷj に備えられたバッファ５のキュー長を監視
し、その監視結果にしたがって出力セルに輻輳ビットを
付与する回路としての輻輳ビット付与回路４および１４
を備えている。
【００３１】バッファ５はベストエフォートクラスのセ
ルが蓄積されるバッファであり、バッファ６は帯域保証
クラスのセルが蓄積されるバッファである。輻輳監視は
ベストエフォートクラスのセルが蓄積されるバッファ５
のみで行われる。その監視結果は、バッファ５または６
のいずれのバッファから出力されたセルであっても輻輳
ビット付与回路１４により輻輳ビットが付与されること
により出力回線対応部ＯＵＴi の輻輳ビット判定回路７
に通知される。
ルが蓄積されるバッファであり、バッファ６は帯域保証
クラスのセルが蓄積されるバッファである。輻輳監視は
ベストエフォートクラスのセルが蓄積されるバッファ５
のみで行われる。その監視結果は、バッファ５または６
のいずれのバッファから出力されたセルであっても輻輳
ビット付与回路１４により輻輳ビットが付与されること
により出力回線対応部ＯＵＴi の輻輳ビット判定回路７
に通知される。
【００３２】本発明第一実施例のＡＴＭスイッチのスイ
ッチング動作を図２を参照して説明する。図２はヘッダ
変換テーブルを説明するための図である。ユーザから送
出されたセルがＡＴＭスイッチの入力回線対応部ＩＮi
に到着すると、ヘッダ変換回路２がセルのヘッダに書込
まれたＶＰＩ／ＶＣＩ値に基づいて図２に示したヘッダ
変換テーブルを検索し、ＶＰＩ／ＶＣＩ値を変換してセ
ルヘッダに変換後のＶＰＩ／ＶＣＩ値とルーティングタ
グビットなどのルーティング情報を書込む。同時に、ヘ
ッダ変換回路２は図２のヘッダ変換テーブルにあるよう
に、このテーブル検索時にセルのサービスカテゴリが帯
域保証型か、ベストエフォート型かを判定し、それぞれ
のセルのセルヘッダ部分のサービスカテゴリフィールド
にサービスカテゴリ識別子を書込む。その後、セルはセ
ルヘッダに書込まれたルーティングビットを基にしてコ
アスイッチＣと単位スイッチＳＷj でスイッチングされ
目的出力ポートに送出され、その出力段でセレクタ９に
よりセルヘッダのサービスカテゴリ識別子に基づき帯域
保証クラス用のバッファ６とベストエフォートクラス用
のバッファ５に別々に格納されて、バッファ６に格納さ
れたセルが優先的に伝送路に転送される。
ッチング動作を図２を参照して説明する。図２はヘッダ
変換テーブルを説明するための図である。ユーザから送
出されたセルがＡＴＭスイッチの入力回線対応部ＩＮi
に到着すると、ヘッダ変換回路２がセルのヘッダに書込
まれたＶＰＩ／ＶＣＩ値に基づいて図２に示したヘッダ
変換テーブルを検索し、ＶＰＩ／ＶＣＩ値を変換してセ
ルヘッダに変換後のＶＰＩ／ＶＣＩ値とルーティングタ
グビットなどのルーティング情報を書込む。同時に、ヘ
ッダ変換回路２は図２のヘッダ変換テーブルにあるよう
に、このテーブル検索時にセルのサービスカテゴリが帯
域保証型か、ベストエフォート型かを判定し、それぞれ
のセルのセルヘッダ部分のサービスカテゴリフィールド
にサービスカテゴリ識別子を書込む。その後、セルはセ
ルヘッダに書込まれたルーティングビットを基にしてコ
アスイッチＣと単位スイッチＳＷj でスイッチングされ
目的出力ポートに送出され、その出力段でセレクタ９に
よりセルヘッダのサービスカテゴリ識別子に基づき帯域
保証クラス用のバッファ６とベストエフォートクラス用
のバッファ５に別々に格納されて、バッファ６に格納さ
れたセルが優先的に伝送路に転送される。
【００３３】次に、本発明第一実施例のＡＴＭスイッチ
の輻輳制御について説明する。本発明第一実施例のＡＴ
Ｍスイッチはベストエフォート型のトラヒックが過剰に
流入した場合に輻輳ポイントになり得るコアスイッチＣ
のバッファ３と単位スイッチＳＷj のバッファ５および
６での輻輳回避機能を備えている。図３は輻輳ポイント
を示す図である。
の輻輳制御について説明する。本発明第一実施例のＡＴ
Ｍスイッチはベストエフォート型のトラヒックが過剰に
流入した場合に輻輳ポイントになり得るコアスイッチＣ
のバッファ３と単位スイッチＳＷj のバッファ５および
６での輻輳回避機能を備えている。図３は輻輳ポイント
を示す図である。
【００３４】次に、本発明第一実施例のコアスイッチＣ
のバッファ３の輻輳回避制御について説明する。コアス
イッチＣのバッファ３での輻輳制御フローを図４に示
す。スイッチ内セルヘッダ情報の構成を図５に示す。Ｒ
Ｍセルの構成を図６に示す。図７に輻輳管理テーブルを
示す。図８にパケット管理テーブルを示す。コアスイッ
チＣに流入するベストエフォート型のトラヒックが増え
てそのトラヒックがある特定の単位スイッチＳＷj に収
容される出回線を目指すとコアスイッチＣと単位スイッ
チＳＷj 間のリンクが輻輳に陥る。
のバッファ３の輻輳回避制御について説明する。コアス
イッチＣのバッファ３での輻輳制御フローを図４に示
す。スイッチ内セルヘッダ情報の構成を図５に示す。Ｒ
Ｍセルの構成を図６に示す。図７に輻輳管理テーブルを
示す。図８にパケット管理テーブルを示す。コアスイッ
チＣに流入するベストエフォート型のトラヒックが増え
てそのトラヒックがある特定の単位スイッチＳＷj に収
容される出回線を目指すとコアスイッチＣと単位スイッ
チＳＷj 間のリンクが輻輳に陥る。
【００３５】バッファ３に備えられたモニタＭ１はキュ
ー長を絶えず観測していて（Ｓ１）、観測したキュー長
があらかじめ設定された閾値αを超えたら（Ｓ２）、当
該バッファ３でセル廃棄の可能性有りと判断し、図５に
あるようにバッファ３の先頭にあるセルのセルヘッダの
リンク輻輳通知フィールドに当該リンクの輻輳情報をセ
ットし（Ｓ３）、後段の単位スイッチＳＷj にセルを送
出する。単位スイッチＳＷj でスイッチングされたセル
はさらに出力回線対応部ＯＵＴj に送出されて輻輳ビッ
ト判定回路７がリンク輻輳通知フィールドに書込まれた
情報によりリンク輻輳を検出すると（Ｓ４）、逆方向Ｒ
Ｍセル生成回路８が図６に示すようにＲＭセルのリンク
情報フィールドに輻輳リンク番号を書込み、逆方向の回
線にＲＭセルを載せて全ての入力側回線対応部ＩＮi に
リンク輻輳情報を送出する（Ｓ５）。リンク輻輳情報を
通知された入力回線対応部ＩＮi のヘッダ変換回路２は
図７の輻輳管理テーブルにリンク輻輳情報をセットする
（Ｓ６）。
ー長を絶えず観測していて（Ｓ１）、観測したキュー長
があらかじめ設定された閾値αを超えたら（Ｓ２）、当
該バッファ３でセル廃棄の可能性有りと判断し、図５に
あるようにバッファ３の先頭にあるセルのセルヘッダの
リンク輻輳通知フィールドに当該リンクの輻輳情報をセ
ットし（Ｓ３）、後段の単位スイッチＳＷj にセルを送
出する。単位スイッチＳＷj でスイッチングされたセル
はさらに出力回線対応部ＯＵＴj に送出されて輻輳ビッ
ト判定回路７がリンク輻輳通知フィールドに書込まれた
情報によりリンク輻輳を検出すると（Ｓ４）、逆方向Ｒ
Ｍセル生成回路８が図６に示すようにＲＭセルのリンク
情報フィールドに輻輳リンク番号を書込み、逆方向の回
線にＲＭセルを載せて全ての入力側回線対応部ＩＮi に
リンク輻輳情報を送出する（Ｓ５）。リンク輻輳情報を
通知された入力回線対応部ＩＮi のヘッダ変換回路２は
図７の輻輳管理テーブルにリンク輻輳情報をセットする
（Ｓ６）。
【００３６】このようにして全ての入力回線対応部ＩＮ
i が共通の輻輳情報を持つ輻輳管理テーブルを持つこと
になる。その後、入力回線対応部ＩＮi に新しいセルが
到着するとヘッダ変換回路２はヘッダ変換前に当該セル
のサービスカテゴリを判定し、当該セルのサービスカテ
ゴリがベストエフォート型で、ルーティング情報より輻
輳に陥っているリンクを目指す場合にはＥＯＰ判定回路
１を動作させる。このときＥＯＰ判定回路１は同時に図
８のセルのパケット管理テーブルを検索し、このセルが
転送中のパケットを構成するセルなのか未転送のパケッ
トを構成するセルなのかをＶＣ毎に判断し、未転送のパ
ケットを構成するセルならパケット先頭セルと判断し、
パケットを最後尾であるＡＡＬ５のＥＯＰセルが到着す
るまでセルを廃棄する。この廃棄手順は輻輳が解消され
るまで繰り返し行われる。このようにして各入力回線対
応部ＩＮi が輻輳リンクを目指すベストエフォート型セ
ルに対してＥＰＤ制御するのでリンクの輻輳が回避され
る（Ｓ７）。
i が共通の輻輳情報を持つ輻輳管理テーブルを持つこと
になる。その後、入力回線対応部ＩＮi に新しいセルが
到着するとヘッダ変換回路２はヘッダ変換前に当該セル
のサービスカテゴリを判定し、当該セルのサービスカテ
ゴリがベストエフォート型で、ルーティング情報より輻
輳に陥っているリンクを目指す場合にはＥＯＰ判定回路
１を動作させる。このときＥＯＰ判定回路１は同時に図
８のセルのパケット管理テーブルを検索し、このセルが
転送中のパケットを構成するセルなのか未転送のパケッ
トを構成するセルなのかをＶＣ毎に判断し、未転送のパ
ケットを構成するセルならパケット先頭セルと判断し、
パケットを最後尾であるＡＡＬ５のＥＯＰセルが到着す
るまでセルを廃棄する。この廃棄手順は輻輳が解消され
るまで繰り返し行われる。このようにして各入力回線対
応部ＩＮi が輻輳リンクを目指すベストエフォート型セ
ルに対してＥＰＤ制御するのでリンクの輻輳が回避され
る（Ｓ７）。
【００３７】リンク輻輳が回避されるとそのリンクにつ
ながるコアスイッチＣのバッファ３のキュー長が減るの
でそのキュー長を監視するモニタＭ１がバッファ３のキ
ュー長が閾値β以下になるのを検出すると輻輳制御解除
と判断し（Ｓ８）、バッファ３の先頭にあるセルのセル
ヘッダのリンク情報フィールドにリンク輻輳解除番号を
セットし後段の単位スイッチＳＷj に送出する（Ｓ
９）。輻輳ビット判定回路７がこの輻輳解除信号を検出
すると（Ｓ１０）、逆方向ＲＭセル生成回路８がＲＭセ
ルにリンク輻輳解除番号を乗せて各入力回線対応部ＩＮ
i に送出する（Ｓ１１）。ＲＭセルを受信した各入力回
線対応部ＩＮi が輻輳管理テーブルのリンク輻輳フィー
ルドを解除することにより（Ｓ１２）、以後、入力回線
対応部ＩＮiに到着した当該リンク宛のセルに対してＥ
ＰＤ制御が解除される。
ながるコアスイッチＣのバッファ３のキュー長が減るの
でそのキュー長を監視するモニタＭ１がバッファ３のキ
ュー長が閾値β以下になるのを検出すると輻輳制御解除
と判断し（Ｓ８）、バッファ３の先頭にあるセルのセル
ヘッダのリンク情報フィールドにリンク輻輳解除番号を
セットし後段の単位スイッチＳＷj に送出する（Ｓ
９）。輻輳ビット判定回路７がこの輻輳解除信号を検出
すると（Ｓ１０）、逆方向ＲＭセル生成回路８がＲＭセ
ルにリンク輻輳解除番号を乗せて各入力回線対応部ＩＮ
i に送出する（Ｓ１１）。ＲＭセルを受信した各入力回
線対応部ＩＮi が輻輳管理テーブルのリンク輻輳フィー
ルドを解除することにより（Ｓ１２）、以後、入力回線
対応部ＩＮiに到着した当該リンク宛のセルに対してＥ
ＰＤ制御が解除される。
【００３８】次に、本発明第一実施例のＡＴＭスイッチ
の単位スイッチＳＷj の帯域保証クラス用のバッファ６
とベストエフォートクラス用のバッファ５における輻輳
制御について説明する。図９は単位スイッチＳＷj のバ
ッファ５および６における輻輳制御のフローを示す図で
ある。ある特定の出力回線を目指すベストエフォート型
セルが増加するとその出力回線が輻輳しその前段に置か
れたバッファ５のキュー長が伸びる（Ｓ２１）。キュー
長があらかじめ設定された閾値α以上に伸びるとそれを
監視するモニタＭ２は当該出力回線が輻輳に陥ったと判
断し（Ｓ２２）、バッファ５または６の先頭にあるセル
のセルヘッダ領域の出力回線輻輳フィールドに輻輳をセ
ットして出力回線対応部ＯＵＴj に送出する（Ｓ２
３）。
の単位スイッチＳＷj の帯域保証クラス用のバッファ６
とベストエフォートクラス用のバッファ５における輻輳
制御について説明する。図９は単位スイッチＳＷj のバ
ッファ５および６における輻輳制御のフローを示す図で
ある。ある特定の出力回線を目指すベストエフォート型
セルが増加するとその出力回線が輻輳しその前段に置か
れたバッファ５のキュー長が伸びる（Ｓ２１）。キュー
長があらかじめ設定された閾値α以上に伸びるとそれを
監視するモニタＭ２は当該出力回線が輻輳に陥ったと判
断し（Ｓ２２）、バッファ５または６の先頭にあるセル
のセルヘッダ領域の出力回線輻輳フィールドに輻輳をセ
ットして出力回線対応部ＯＵＴj に送出する（Ｓ２
３）。
【００３９】出力回線対応部ＯＵＴj の輻輳ビット判定
回路７でそのセルを受信することによりバッファ５の輻
輳が検出されると（Ｓ２４）、逆方向ＲＭセル生成回路
８によりＲＭセルを生成しＲＭセルの出力ポート情報フ
ィールドに輻輳に陥っている出力回線番号情報を書込
み、逆方向の回線に載せて全ての入力側回線対応部ＩＮ
i に当該出力回線輻輳を送出する（Ｓ２５）。
回路７でそのセルを受信することによりバッファ５の輻
輳が検出されると（Ｓ２４）、逆方向ＲＭセル生成回路
８によりＲＭセルを生成しＲＭセルの出力ポート情報フ
ィールドに輻輳に陥っている出力回線番号情報を書込
み、逆方向の回線に載せて全ての入力側回線対応部ＩＮ
i に当該出力回線輻輳を送出する（Ｓ２５）。
【００４０】各入力側回線対応部ＩＮi でこのＲＭセル
を受信するとヘッダ変換回路２で輻輳管理テーブルのＶ
ＰＩ／ＶＣＩ値に対応した回線情報フィールドに輻輳ビ
ットをセットする（Ｓ２６）。その後、入力側回線対応
部ＩＮi に新しいセルが到着するとヘッダ変換回路２が
セルヘッダ変換時にＶＰＩ／ＶＣＩ変換と同時にルーテ
ィング情報を見るときにこのセルがベストエフォート型
のセルで輻輳に陥っている出力ポートを目指す場合には
ＥＯＰ判定回路１を作動させる。このときＥＯＰ判定回
路１はセルのパケット情報テーブルを検索し、このセル
が転送中のパケットを構成するセルなのか未転送のパケ
ットを構成するセルなのかをＶＣ毎に判断し、未転送の
パケットを構成するセルならパケットの先頭セルと判断
し、このパケットを構成するＡＡＬ５のＥＯＰセルが到
着するまでセルを廃棄する。この廃棄手順は輻輳が解消
されるまで繰り返し行われる。こうして各入力回線対応
部ＩＮj が輻輳出力回線を目指すベストエフォート型セ
ルに対してＥＰＤ制御するので輻輳が回避される（Ｓ２
７）。
を受信するとヘッダ変換回路２で輻輳管理テーブルのＶ
ＰＩ／ＶＣＩ値に対応した回線情報フィールドに輻輳ビ
ットをセットする（Ｓ２６）。その後、入力側回線対応
部ＩＮi に新しいセルが到着するとヘッダ変換回路２が
セルヘッダ変換時にＶＰＩ／ＶＣＩ変換と同時にルーテ
ィング情報を見るときにこのセルがベストエフォート型
のセルで輻輳に陥っている出力ポートを目指す場合には
ＥＯＰ判定回路１を作動させる。このときＥＯＰ判定回
路１はセルのパケット情報テーブルを検索し、このセル
が転送中のパケットを構成するセルなのか未転送のパケ
ットを構成するセルなのかをＶＣ毎に判断し、未転送の
パケットを構成するセルならパケットの先頭セルと判断
し、このパケットを構成するＡＡＬ５のＥＯＰセルが到
着するまでセルを廃棄する。この廃棄手順は輻輳が解消
されるまで繰り返し行われる。こうして各入力回線対応
部ＩＮj が輻輳出力回線を目指すベストエフォート型セ
ルに対してＥＰＤ制御するので輻輳が回避される（Ｓ２
７）。
【００４１】輻輳が回避されるとそのバッファ５のキュ
ー長が減るのでそのキュー長を監視する単位スイッチ・
モニタＭ２がバッファ５のキュー長が閾値β以下になる
のを検出すると輻輳制御解除ポイントと判断し（Ｓ２
８）、バッファ５または６の先頭にあるセルのセルヘッ
ダの出力ポート情報フィールドをセットし出力回線対応
部ＯＵＴj に送出する（Ｓ２９）。輻輳ビット判定回路
７では、輻輳解除信号を検出すると（Ｓ３０）、逆方向
ＲＭセル生成回路８がＲＭセルに出力回線輻輳解除番号
を乗せて各入力回線対応部ＩＮi に向けて送出する（Ｓ
３１）。ＲＭセルを受信した各入力回線対応部ＩＮi は
輻輳管理テーブルの出力回線輻輳フィールドをリセット
する。これにより以後、入力回線対応部ＩＮi に到着し
たセルに対してＥＰＤ制御が解除されることになる（Ｓ
３２）。
ー長が減るのでそのキュー長を監視する単位スイッチ・
モニタＭ２がバッファ５のキュー長が閾値β以下になる
のを検出すると輻輳制御解除ポイントと判断し（Ｓ２
８）、バッファ５または６の先頭にあるセルのセルヘッ
ダの出力ポート情報フィールドをセットし出力回線対応
部ＯＵＴj に送出する（Ｓ２９）。輻輳ビット判定回路
７では、輻輳解除信号を検出すると（Ｓ３０）、逆方向
ＲＭセル生成回路８がＲＭセルに出力回線輻輳解除番号
を乗せて各入力回線対応部ＩＮi に向けて送出する（Ｓ
３１）。ＲＭセルを受信した各入力回線対応部ＩＮi は
輻輳管理テーブルの出力回線輻輳フィールドをリセット
する。これにより以後、入力回線対応部ＩＮi に到着し
たセルに対してＥＰＤ制御が解除されることになる（Ｓ
３２）。
【００４２】ただし、コアスイッチＣのバッファ３とそ
れにリンクされる出力段の単位スイッチＳＷj のバッフ
ァ５の両方で輻輳が起きている場合には入力回線対応部
ＩＮi にリンク輻輳情報と出力回線輻輳情報の二つが通
知され、ヘッダ変換回路２が持つ輻輳管理テーブルには
リンク輻輳ビットと出力回線輻輳ビットがセットされる
が、この場合、ＥＯＰ判定回路１の制御手順は輻輳ビッ
トが立っている出力回線宛のベストエフォート型セルに
対してＥＰＤ制御を行ってから輻輳リンク宛のセルに対
してＥＰＤ制御されるようになっている。
れにリンクされる出力段の単位スイッチＳＷj のバッフ
ァ５の両方で輻輳が起きている場合には入力回線対応部
ＩＮi にリンク輻輳情報と出力回線輻輳情報の二つが通
知され、ヘッダ変換回路２が持つ輻輳管理テーブルには
リンク輻輳ビットと出力回線輻輳ビットがセットされる
が、この場合、ＥＯＰ判定回路１の制御手順は輻輳ビッ
トが立っている出力回線宛のベストエフォート型セルに
対してＥＰＤ制御を行ってから輻輳リンク宛のセルに対
してＥＰＤ制御されるようになっている。
【００４３】（第二実施例）本発明第二実施例のＡＴＭ
スイッチを図１０および図１１を参照して説明する。図
１０は本発明第二実施例のＡＴＭスイッチの全体構成図
である。図１１は本発明第二実施例の輻輳管理テーブル
を示す図である。本発明第二実施例のＡＴＭスイッチの
スイッチング動作は、本発明第一実施例と同様なので説
明は省略する。本発明第二実施例では、図１０に示すよ
うに、コアスイッチＣと出力段の単位スイッチＳＷj 間
のリンクでは、ほとんどセル損失が起きないことを前提
にしてコアスイッチＣのバッファ３のモニタＭ１と輻輳
ビット付与回路４をコアスイッチＣから省き、図１１に
示すように、入力回線対応部ＩＮi の輻輳管理テーブル
にリンク輻輳フィールドを設けないＡＴＭスイッチを構
成し、輻輳制御手順は本発明第一実施例においてリンク
輻輳制御手順を除いた一連の操作と同様になる。
スイッチを図１０および図１１を参照して説明する。図
１０は本発明第二実施例のＡＴＭスイッチの全体構成図
である。図１１は本発明第二実施例の輻輳管理テーブル
を示す図である。本発明第二実施例のＡＴＭスイッチの
スイッチング動作は、本発明第一実施例と同様なので説
明は省略する。本発明第二実施例では、図１０に示すよ
うに、コアスイッチＣと出力段の単位スイッチＳＷj 間
のリンクでは、ほとんどセル損失が起きないことを前提
にしてコアスイッチＣのバッファ３のモニタＭ１と輻輳
ビット付与回路４をコアスイッチＣから省き、図１１に
示すように、入力回線対応部ＩＮi の輻輳管理テーブル
にリンク輻輳フィールドを設けないＡＴＭスイッチを構
成し、輻輳制御手順は本発明第一実施例においてリンク
輻輳制御手順を除いた一連の操作と同様になる。
【００４４】（第三実施例）本発明第三実施例のＡＴＭ
スイッチを図１２を参照して説明する。図１２は本発明
第三実施例のＡＴＭスイッチの全体構成図である。本発
明第三実施例のＡＴＭスイッチのスイッチング動作は、
本発明第一実施例と同様なので説明は省略する。本発明
第三実施例のＡＴＭスイッチでは、本発明第一実施例と
同一の手順にしたがうがコアスイッチＣのバッファ３と
単位スイッチＳＷj のベストエフォートクラス用のバッ
ファ５の輻輳情報をセルに依らず、コアスイッチＣのバ
ッファ３のコアスイッチ・モニタＭ１と単位スイッチＳ
Ｗj のバッファ５の単位スイッチ・モニタＭ２を出力回
線対応部ＯＵＴi の逆方向ＲＭセル生成回路８に信号線
で連結し、信号線によって輻輳情報を通知する。
スイッチを図１２を参照して説明する。図１２は本発明
第三実施例のＡＴＭスイッチの全体構成図である。本発
明第三実施例のＡＴＭスイッチのスイッチング動作は、
本発明第一実施例と同様なので説明は省略する。本発明
第三実施例のＡＴＭスイッチでは、本発明第一実施例と
同一の手順にしたがうがコアスイッチＣのバッファ３と
単位スイッチＳＷj のベストエフォートクラス用のバッ
ファ５の輻輳情報をセルに依らず、コアスイッチＣのバ
ッファ３のコアスイッチ・モニタＭ１と単位スイッチＳ
Ｗj のバッファ５の単位スイッチ・モニタＭ２を出力回
線対応部ＯＵＴi の逆方向ＲＭセル生成回路８に信号線
で連結し、信号線によって輻輳情報を通知する。
【００４５】これにより、本発明第一実施例と比較して
配線数は増えるが輻輳ビット付与回路４および１４を省
くことができるため、装置構成の簡単化を図ることがで
きる。
配線数は増えるが輻輳ビット付与回路４および１４を省
くことができるため、装置構成の簡単化を図ることがで
きる。
【００４６】（第四実施例）本発明第四実施例のＡＴＭ
スイッチを図１３を参照して説明する。図１３は本発明
第四実施例のＡＴＭスイッチの全体構成図である。本発
明第四実施例は、本発明第二実施例のようにコアスイッ
チ・モニタＭ１を省き、単位スイッチ・モニタＭ２のみ
でキュー長監視を行い、さらに、本発明第三実施例のよ
うに輻輳ビット付与回路１４を省き、単位スイッチ・モ
ニタＭ２を出力回線対応部ＯＵＴi の逆方向ＲＭセル生
成回路８に信号線で連結し、信号線によって輻輳情報を
通知する。
スイッチを図１３を参照して説明する。図１３は本発明
第四実施例のＡＴＭスイッチの全体構成図である。本発
明第四実施例は、本発明第二実施例のようにコアスイッ
チ・モニタＭ１を省き、単位スイッチ・モニタＭ２のみ
でキュー長監視を行い、さらに、本発明第三実施例のよ
うに輻輳ビット付与回路１４を省き、単位スイッチ・モ
ニタＭ２を出力回線対応部ＯＵＴi の逆方向ＲＭセル生
成回路８に信号線で連結し、信号線によって輻輳情報を
通知する。
【００４７】これにより、本発明第二実施例および本発
明第三実施例の利点をそれぞれ採用した構成とすること
ができる。
明第三実施例の利点をそれぞれ採用した構成とすること
ができる。
【００４８】また、モニタＭ１およびまたはＭ２の監視
結果をＲＭセルを用いることなく直接入力回路対応部Ｉ
Ｎi に通知する構成とすることもできる。
結果をＲＭセルを用いることなく直接入力回路対応部Ｉ
Ｎi に通知する構成とすることもできる。
【００４９】
【発明の効果】以上説明したように、本発明によれば、
大規模化したコアスイッチに完全優先制御やＥＰＤ制御
を適用することができる。また、スループットを向上さ
せることができるとともに、帯域保証型のトラヒックと
ベストエフォート型のトラヒックが混在するＡＴＭ通信
網において帯域保証型トラヒックの帯域を保証すること
ができる。
大規模化したコアスイッチに完全優先制御やＥＰＤ制御
を適用することができる。また、スループットを向上さ
せることができるとともに、帯域保証型のトラヒックと
ベストエフォート型のトラヒックが混在するＡＴＭ通信
網において帯域保証型トラヒックの帯域を保証すること
ができる。
【００５０】すなわち、セル損失がおこる輻輳時にベス
トエフォート型トラヒックに対してＥＰＤ制御を行うの
でパケット落ちによる無効なセル再送による網内の無効
トラヒックを軽減できる利点がある。またコアスイッチ
で必要なのはバッファのキュー長観測によりリンク輻輳
情報を付与する手段のみなのでスイッチ規模によらず単
純な構成でスイッチを構成できる。また入力回線対応部
でのＥＰＤ制御はヘッダ変換部に簡単な回路を付与する
だけで構成できる利点があり、スイッチ内に流入するベ
ストエフォート型のトラヒックを入力側で制限するので
帯域保証型のトラヒックの通信品質を保証できる。
トエフォート型トラヒックに対してＥＰＤ制御を行うの
でパケット落ちによる無効なセル再送による網内の無効
トラヒックを軽減できる利点がある。またコアスイッチ
で必要なのはバッファのキュー長観測によりリンク輻輳
情報を付与する手段のみなのでスイッチ規模によらず単
純な構成でスイッチを構成できる。また入力回線対応部
でのＥＰＤ制御はヘッダ変換部に簡単な回路を付与する
だけで構成できる利点があり、スイッチ内に流入するベ
ストエフォート型のトラヒックを入力側で制限するので
帯域保証型のトラヒックの通信品質を保証できる。
【図１】本発明第一実施例のＡＴＭスイッチのブロック
構成図。
構成図。
【図２】ヘッダ変換テーブルを説明するための図。
【図３】輻輳ポイントを示す図。
【図４】コアスイッチのバッファでの輻輳制御フローを
示す図。
示す図。
【図５】スイッチ内セルヘッダ情報の構成を示す図。
【図６】ＲＭセルの構成を示す図。
【図７】輻輳管理テーブルを示す図。
【図８】パケット管理テーブルを示す図。
【図９】単位スイッチの帯域保証クラス用バッファおよ
びベストエフォートクラス用バッファにおける輻輳制御
のフローを示す図。
びベストエフォートクラス用バッファにおける輻輳制御
のフローを示す図。
【図１０】本発明第二実施例のＡＴＭスイッチの全体構
成図。
成図。
【図１１】本発明第二実施例の輻輳管理テーブルを示す
図。
図。
【図１２】本発明第三実施例のＡＴＭスイッチの全体構
成図。
成図。
【図１３】本発明第四実施例のＡＴＭスイッチの全体構
成図。
成図。
【図１４】従来の高速出力バッファ型多段スイッチの構
成図。
成図。
【図１５】多段スイッチにおける帯域保証型トラヒック
のセル廃棄を示す図。
のセル廃棄を示す図。
１ ＥＯＰ判定回路 ２ ヘッダ変換回路 ３、５、６ バッファ ４、１４ 輻輳ビット付与回路 ７ 輻輳ビット判定回路 ８ 逆方向ＲＭセル生成回路 １０ スイッチ部 Ｃ コアスイッチ ＩＮi 入力回線対応部 Ｍ１ コアスイッチ・モニタ Ｍ２ 単位スイッチ・モニタ ＯＵＴi 出力回線対応部 ＳＷj 単位スイッチ
Claims (6)
- 【請求項１】 入力回線を収容する入力回線対応部と、
待ち合わせバッファを備えこの入力回線対応部の出力セ
ルを所望の方路に振り分けるスイッチ部と、このスイッ
チ部の出力方路毎に設けられ出力回線が収容される出力
回線対応部とを備えたＡＴＭスイッチにおいて、 前記スイッチ部に前記バッファのキュー長を監視する手
段を備え、 前記出力回線対応部に、この監視する手段の出力情報に
基づく輻輳情報が搭載されたＲＭセルを生成する手段
と、このＲＭセルを前記入力回線対応部に宛て送信する
手段とを備えたことを特徴とするＡＴＭスイッチ。 - 【請求項２】 請求項１記載のＡＴＭスイッチが双方向
に設けられ、前記出力回線対応部から前記入力回線対応
部に宛てたＲＭセルは対向側のＡＴＭスイッチを経由し
て伝達されるＡＴＭ通信網。 - 【請求項３】 前記スイッチ部は、前記入力回線対応部
の出力を取込む一つのコアスイッチと、このコアスイッ
チの出力に複数個接続された単位スイッチとを含み、 前記キュー長を監視する手段は、前記単位スイッチのバ
ッファに蓄積されたセル数を監視する単位スイッチ・モ
ニタと、この単位スイッチ・モニタの監視結果にしたが
って出力セルに輻輳ビットを付与する回路とを備えた請
求項１記載のＡＴＭスイッチ。 - 【請求項４】 前記キュー長を監視する手段は、前記コ
アスイッチのバッファに蓄積されたセル数を監視するコ
アスイッチ・モニタと、このコアスイッチ・モニタの監
視結果にしたがってその出力セルに輻輳ビットを付与す
る回路とをさらに備えた請求項３記載のＡＴＭスイッ
チ。 - 【請求項５】 前記スイッチ部は、前記入力回線対応部
の出力を取込む一つのコアスイッチと、このコアスイッ
チの出力に複数個接続された単位スイッチとを含み、 前記キュー長を監視する手段は、前記単位スイッチのバ
ッファに蓄積されたセル数を監視する単位スイッチ・モ
ニタと、この単位スイッチ・モニタの監視結果を前記Ｒ
Ｍセルを生成する手段に伝達する回路とを備えた請求項
１記載のＡＴＭスイッチ。 - 【請求項６】 前記キュー長を監視する手段は、前記コ
アスイッチのバッファに蓄積されたセル数を監視するコ
アスイッチ・モニタと、このコアスイッチ・モニタの監
視結果を前記ＲＭセルを生成する手段に伝達する回路と
をさらに備えた請求項５記載のＡＴＭスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7265596A JP3097549B2 (ja) | 1996-03-27 | 1996-03-27 | Ａｔｍスイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7265596A JP3097549B2 (ja) | 1996-03-27 | 1996-03-27 | Ａｔｍスイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09261245A true JPH09261245A (ja) | 1997-10-03 |
| JP3097549B2 JP3097549B2 (ja) | 2000-10-10 |
Family
ID=13495620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7265596A Expired - Fee Related JP3097549B2 (ja) | 1996-03-27 | 1996-03-27 | Ａｔｍスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3097549B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7154856B1 (en) | 1998-12-28 | 2006-12-26 | Juniper Networks, Inc. | Multiplexing apparatus and cell discard method |
| JP2011151601A (ja) * | 2010-01-21 | 2011-08-04 | Alaxala Networks Corp | パケット中継装置及びパケットを中継する方法 |
-
1996
- 1996-03-27 JP JP7265596A patent/JP3097549B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7154856B1 (en) | 1998-12-28 | 2006-12-26 | Juniper Networks, Inc. | Multiplexing apparatus and cell discard method |
| US7826357B2 (en) | 1998-12-28 | 2010-11-02 | Juniper Networks, Inc. | Multiplexing apparatus and cell discard method |
| US8369320B2 (en) | 1998-12-28 | 2013-02-05 | Juniper Networks, Inc. | Multiplexing apparatus and cell discard method |
| JP2011151601A (ja) * | 2010-01-21 | 2011-08-04 | Alaxala Networks Corp | パケット中継装置及びパケットを中継する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3097549B2 (ja) | 2000-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6041038A (en) | Packet switching device and cell transfer control method | |
| US6122252A (en) | Packet switching device and cell transfer control method | |
| US5949757A (en) | Packet flow monitor and control system | |
| EP0766425B1 (en) | A communication service quality control system | |
| EP0763915B1 (en) | Packet transfer device and method adaptive to a large number of input ports | |
| US6512745B1 (en) | Packet switching network, packet switching equipment, and network management equipment | |
| EP0481505B1 (en) | A supervision control system for an ATM switching system | |
| US5453981A (en) | Method of controlling communication network incorporating virtual channels exchange nodes and virtual paths exchange nodes | |
| US5940375A (en) | Feedback control apparatus and cell scheduling apparatus for use with cell exchange | |
| US5983278A (en) | Low-loss, fair bandwidth allocation flow control in a packet switch | |
| US6587437B1 (en) | ER information acceleration in ABR traffic | |
| WO1995003657A1 (fr) | Central mta | |
| US5892762A (en) | Buffer control system | |
| JPH08307420A (ja) | セル交換における輻輳制御方式 | |
| JPH08163141A (ja) | Ａｔｍ交換装置 | |
| US6870854B1 (en) | Packet switching device and cell transfer method | |
| JPH11275098A (ja) | セルの転送レート制御装置およびその方法 | |
| US20020018474A1 (en) | Efficient packet transmission over ATM | |
| EP1473895B1 (en) | Multiplex transmission apparatus and multiplex transmission method | |
| JP3097549B2 (ja) | Ａｔｍスイッチ | |
| JP3848962B2 (ja) | パケット交換機およびセル転送制御方法 | |
| JP3075252B2 (ja) | Ａｔｍスイッチ | |
| KR100478812B1 (ko) | 에이티엠 스위치 패브릭에서의 패킷 처리 제어 구조 및 방법 | |
| JPH1198142A (ja) | Ａｂｒ通信制御方法及びａｂｒ通信制御装置 | |
| JP3849635B2 (ja) | パケット転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070811 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |