JPH0696112A - ベクトルデータ処理回路 - Google Patents
ベクトルデータ処理回路Info
- Publication number
- JPH0696112A JPH0696112A JP12843592A JP12843592A JPH0696112A JP H0696112 A JPH0696112 A JP H0696112A JP 12843592 A JP12843592 A JP 12843592A JP 12843592 A JP12843592 A JP 12843592A JP H0696112 A JPH0696112 A JP H0696112A
- Authority
- JP
- Japan
- Prior art keywords
- register file
- failure
- address
- register
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】ベクトルデータ処理回路におけるレジスタファ
イルの故障による部品交換のための予備部品数、システ
ムダウンタイムの削減。 【構成】第一のレジスタファイル９で故障が発生してい
る時に、故障ワードを指示する故障フラグ保持レジスタ
６と、故障ワードの代用として使用する第二のレジスタ
ファイル１０と、保障フラグ保持レジスタ６で示された
第一のレジスタファイル９のワードと第二のレジスタフ
ァイル１０のワードを切り換えるアドレス変換回路５を
ベクトルデータ処理回路１内に設けて、故障フラグ保持
レジスタ６に故障状態データをセットするだけで、シス
テムの再生を可能にする。
イルの故障による部品交換のための予備部品数、システ
ムダウンタイムの削減。 【構成】第一のレジスタファイル９で故障が発生してい
る時に、故障ワードを指示する故障フラグ保持レジスタ
６と、故障ワードの代用として使用する第二のレジスタ
ファイル１０と、保障フラグ保持レジスタ６で示された
第一のレジスタファイル９のワードと第二のレジスタフ
ァイル１０のワードを切り換えるアドレス変換回路５を
ベクトルデータ処理回路１内に設けて、故障フラグ保持
レジスタ６に故障状態データをセットするだけで、シス
テムの再生を可能にする。
Description
【０００１】
【産業上の利用分野】本発明は、ベクトルデータ処理回
路に関し、特にレジスタファイル回路を有するベクトル
データ処理回路に関する。
路に関し、特にレジスタファイル回路を有するベクトル
データ処理回路に関する。
【０００２】
【従来の技術】従来、レジスタファイルを有するベクト
ルデータ処理回路においては、一般にレジスタファイル
をベクトル演算用のデータレジスタとして使用し、上位
回路から与えられるライトイネーブル信号，ライトアド
レス及びリードアドレスに従って、レジスタファイルへ
のライトアクセスまたはリードアクセスを行なってい
る。レジスタファイルを有するベクトルデータ処理回路
の使用にあたっては、レジスタファイルのいずれのワー
ドにも故障がないことが前提であって、故障が発生した
レジスタファイルの正常な機能を再現させるには部品の
交換以外に手段はなかった。
ルデータ処理回路においては、一般にレジスタファイル
をベクトル演算用のデータレジスタとして使用し、上位
回路から与えられるライトイネーブル信号，ライトアド
レス及びリードアドレスに従って、レジスタファイルへ
のライトアクセスまたはリードアクセスを行なってい
る。レジスタファイルを有するベクトルデータ処理回路
の使用にあたっては、レジスタファイルのいずれのワー
ドにも故障がないことが前提であって、故障が発生した
レジスタファイルの正常な機能を再現させるには部品の
交換以外に手段はなかった。
【０００３】
【発明が解決しようとする課題】上述した従来のベクト
ルデータ処理回路では、レジスタファイル回路は、他の
回路に比べ、回路構造が複雑であること、実行密度が高
いこと等が原因となって、故障の頻度が一般に高いの
で、取り換えのための予備部品が多数必要になるととも
にその作業によるシステムダウンタイムが多くなり、装
置の信頼性が低下してしまうという問題があった。
ルデータ処理回路では、レジスタファイル回路は、他の
回路に比べ、回路構造が複雑であること、実行密度が高
いこと等が原因となって、故障の頻度が一般に高いの
で、取り換えのための予備部品が多数必要になるととも
にその作業によるシステムダウンタイムが多くなり、装
置の信頼性が低下してしまうという問題があった。
【０００４】
【課題を解決するための手段】本発明の回路は、Ｎワー
ドのデータを保持する第一のレジスタファイルを有する
ベクトルデータ処理回路において、前記第一のレジスタ
ファイルの故障状態を示す故障指示手段と、前記第一の
レジスタファイルが故障したときに切り換えて使用する
為の第二のレジスタファイルと、前記故障指示手段によ
り示される前記第一のレジスタファイルのワードと、前
記第二のレジスタファイルのワードとの間で、前記第一
のレジスタファイルアクセス時に有効ワードの切り換え
を行う切り換え手段を有することを特徴とする。
ドのデータを保持する第一のレジスタファイルを有する
ベクトルデータ処理回路において、前記第一のレジスタ
ファイルの故障状態を示す故障指示手段と、前記第一の
レジスタファイルが故障したときに切り換えて使用する
為の第二のレジスタファイルと、前記故障指示手段によ
り示される前記第一のレジスタファイルのワードと、前
記第二のレジスタファイルのワードとの間で、前記第一
のレジスタファイルアクセス時に有効ワードの切り換え
を行う切り換え手段を有することを特徴とする。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】本発明の第一の実施例を示す図１を参照す
ると、本実施例は、６４ワードのデータを保持するベク
トルレジスタとしての第一のレジスタファイル１９と、
１ワードのデータを保持する第二のレジスタファイル１
０と、第一のレジスタファイル９のアドレス０〜６３に
対応し、各１ビット計６４ビットの故障フラグを保持す
る故障フラグ保持レジスタ６と、ライトあるいはリード
アドレスを変換するアドレス変換回路５を有するベクト
ルデータ処理回路である。
ると、本実施例は、６４ワードのデータを保持するベク
トルレジスタとしての第一のレジスタファイル１９と、
１ワードのデータを保持する第二のレジスタファイル１
０と、第一のレジスタファイル９のアドレス０〜６３に
対応し、各１ビット計６４ビットの故障フラグを保持す
る故障フラグ保持レジスタ６と、ライトあるいはリード
アドレスを変換するアドレス変換回路５を有するベクト
ルデータ処理回路である。
【０００７】第一のレジスタファイル９の６４ワードに
は、それぞれ０〜６３までのアドレスが付され、アドレ
ス１のワードにおいて故障が発生しているものとし、第
二のレジスタファイル１０の１ワードにはアドレス６４
が付されているものとする。また、故障フラグ保持レジ
スタ６には予めスキャンパス１２により、ビット１にの
み故障を示す値“１”が、その他のビットには“０”が
入力され、以後故障フラグ保持レジスタ６は、これらの
値を保持し続ける。
は、それぞれ０〜６３までのアドレスが付され、アドレ
ス１のワードにおいて故障が発生しているものとし、第
二のレジスタファイル１０の１ワードにはアドレス６４
が付されているものとする。また、故障フラグ保持レジ
スタ６には予めスキャンパス１２により、ビット１にの
み故障を示す値“１”が、その他のビットには“０”が
入力され、以後故障フラグ保持レジスタ６は、これらの
値を保持し続ける。
【０００８】まず、データ処理回路１におけるライト動
作について説明する。
作について説明する。
【０００９】ライトアドレスレジスタ３，ライトイネー
ブルレジスタ４及びライトデータ７には１クロック毎に
同期して、ライトアドレス，ライトイネーブル，及びラ
イトデータがそれぞれ入力し格納される。アドレス変換
回路５は、ライトアドレスレジスタ２が出力するライト
アドレスと、故障フラグ保持レジスタ６が出力する故障
フラグを入力し、入力したライトアドレスに対応する故
障フラグビットが“０”の場合は、入力アドレスをその
まま、また“１”の場合は、“６４”に変換して出力す
る。本例では、アドレス１を故障とし、故障フラグのビ
ット１に“１”が立てられているので、ライトアドレス
として“１”を入力した場合、出力アドレスは“６
４”、その外の場合は入力アドレス値となる。
ブルレジスタ４及びライトデータ７には１クロック毎に
同期して、ライトアドレス，ライトイネーブル，及びラ
イトデータがそれぞれ入力し格納される。アドレス変換
回路５は、ライトアドレスレジスタ２が出力するライト
アドレスと、故障フラグ保持レジスタ６が出力する故障
フラグを入力し、入力したライトアドレスに対応する故
障フラグビットが“０”の場合は、入力アドレスをその
まま、また“１”の場合は、“６４”に変換して出力す
る。本例では、アドレス１を故障とし、故障フラグのビ
ット１に“１”が立てられているので、ライトアドレス
として“１”を入力した場合、出力アドレスは“６
４”、その外の場合は入力アドレス値となる。
【００１０】レジスタファイルユニット８は、アドレス
変換回路５から出力されるライトアドレス，ライトイネ
ーブルレジスタ４から出力されるライトイネーブル及び
ライトデータレジスタ７から出力されるライトデータを
入力し、ライトイネーブル信号がライト指示を出してい
る場合は、ライトアドレスの示すアドレスにライトデー
タをライトする。ライトイネーブル信号がライト指示を
出していない場合はライト動作は行なわない。
変換回路５から出力されるライトアドレス，ライトイネ
ーブルレジスタ４から出力されるライトイネーブル及び
ライトデータレジスタ７から出力されるライトデータを
入力し、ライトイネーブル信号がライト指示を出してい
る場合は、ライトアドレスの示すアドレスにライトデー
タをライトする。ライトイネーブル信号がライト指示を
出していない場合はライト動作は行なわない。
【００１１】次にリード動作について説明する。リード
アドレスレジスタ２は外部から入力したリードアドレス
を格納した後、アドレス変換回路５に対し出力する。ア
ドレス変換回路５は、ライトアドレス入力時と同様、入
力したリードアドレスに対応する故障フラグヒットが
“０”のときは入力アドレスをそのまま、“１”のとき
はリードアドレスを“６４”に変換して出力する。
アドレスレジスタ２は外部から入力したリードアドレス
を格納した後、アドレス変換回路５に対し出力する。ア
ドレス変換回路５は、ライトアドレス入力時と同様、入
力したリードアドレスに対応する故障フラグヒットが
“０”のときは入力アドレスをそのまま、“１”のとき
はリードアドレスを“６４”に変換して出力する。
【００１２】レジスタファイルユニット８はアドレス変
換回路５から出力されたリードアドレスを入力すると、
このアドレスに格納されていたデータをリードして出力
する。リードデータレジスタ１１はレジスタファイルユ
ニット８から出力されたリードデータを入力し格納した
後、データ処理回路１の出力データとして下位演算回路
等に出力する。
換回路５から出力されたリードアドレスを入力すると、
このアドレスに格納されていたデータをリードして出力
する。リードデータレジスタ１１はレジスタファイルユ
ニット８から出力されたリードデータを入力し格納した
後、データ処理回路１の出力データとして下位演算回路
等に出力する。
【００１３】以上説明した動作により、第一のレジスタ
ファイル９の故障ワード“１”は無効化され、第二のレ
ジスタファイル１０のワードが代用される。
ファイル９の故障ワード“１”は無効化され、第二のレ
ジスタファイル１０のワードが代用される。
【００１４】本発明の第二の実施例を示す図２を参照す
ると、本実施例は、６４ワードのデータを保持するベク
トルレジスタとしての第一のレジスタファイル２９と、
同じく６４ワードのデータを保持する第二のレジスタフ
ァイル２１０と、６４ビットの故障フラグを保持する故
障フラグ保持レジスタ２６と、リードデータ選択回路２
５を設けたベクトルデータ処理回路である。
ると、本実施例は、６４ワードのデータを保持するベク
トルレジスタとしての第一のレジスタファイル２９と、
同じく６４ワードのデータを保持する第二のレジスタフ
ァイル２１０と、６４ビットの故障フラグを保持する故
障フラグ保持レジスタ２６と、リードデータ選択回路２
５を設けたベクトルデータ処理回路である。
【００１５】いま、第一のレジスタファイル２９におけ
るワード３，３３および６３の故障があるものとする。
故障フラグ保持レジスタ２６には予めスキャンパス２１
２によりビット３，３３および６３の３ビットに故障を
示す値“１”が、その他のビットには“０”が入力さ
れ、以下故障フラグ保持レジスタ２６は、これらの値を
保持し続ける。
るワード３，３３および６３の故障があるものとする。
故障フラグ保持レジスタ２６には予めスキャンパス２１
２によりビット３，３３および６３の３ビットに故障を
示す値“１”が、その他のビットには“０”が入力さ
れ、以下故障フラグ保持レジスタ２６は、これらの値を
保持し続ける。
【００１６】まず、ベクトルデータ処理回路２１におけ
るライト動作について説明する。
るライト動作について説明する。
【００１７】ライトアドレスレジスタ２３，ライトイネ
ーブルレジスタ２４およびライトデータレジスタ２７に
は、１クロック毎に同期して、ライトアドレス，ライト
イネーブルおよびライトデータがそれぞれ入力、格納さ
れる。
ーブルレジスタ２４およびライトデータレジスタ２７に
は、１クロック毎に同期して、ライトアドレス，ライト
イネーブルおよびライトデータがそれぞれ入力、格納さ
れる。
【００１８】第一のレジスタファイル２９と、第二のレ
ジスタファイル２１０は、上記３レジスタから出力され
るデータを入力し、ライトイネーブル信号がライト指示
を出している場合は、ライドアドレスの示すアドレスに
ライトデータをライトする。ライトイネーブル信号がラ
イト指示を出していない場合は、ライト動作は行なわな
い。
ジスタファイル２１０は、上記３レジスタから出力され
るデータを入力し、ライトイネーブル信号がライト指示
を出している場合は、ライドアドレスの示すアドレスに
ライトデータをライトする。ライトイネーブル信号がラ
イト指示を出していない場合は、ライト動作は行なわな
い。
【００１９】次にリード動作について説明する。
【００２０】リードアドレスレジスタ２２は、外部から
入力したリードアドレスを格納した後、第一のレジスタ
ファイル２９と、第二のレジスタファイル２１０に対し
出力する。第一のレジスタファイル２９と、第二のレジ
スタファイル２１０は 入力したリードアドレスの示す
アドレスに格納されていたデータをリードしてリードデ
ータの選択回路２５に対し出力する。
入力したリードアドレスを格納した後、第一のレジスタ
ファイル２９と、第二のレジスタファイル２１０に対し
出力する。第一のレジスタファイル２９と、第二のレジ
スタファイル２１０は 入力したリードアドレスの示す
アドレスに格納されていたデータをリードしてリードデ
ータの選択回路２５に対し出力する。
【００２１】リードデータ選択回路２５は、リードアド
レスと故障フラグを入力し、リードアドレスのアドレス
値に対応する故障フラグのビットが“０”であれば第一
のレジスタファイル２９からのリードデータを選択し、
“１”であれば第二のレジスタファイル２１０からのリ
ードデータを選択して、リードデータレジスタ２１１に
対し出力する。
レスと故障フラグを入力し、リードアドレスのアドレス
値に対応する故障フラグのビットが“０”であれば第一
のレジスタファイル２９からのリードデータを選択し、
“１”であれば第二のレジスタファイル２１０からのリ
ードデータを選択して、リードデータレジスタ２１１に
対し出力する。
【００２２】即ち、本実施例においては第一のレジスタ
ファイル２９のワード３，３３および６３において故障
があるものとしているので、リードデータ選択回路２５
は、リードアドレスとして３，３３および６３のいずれ
かの値を入力した場合、第二のレジスタファイル２１０
からのリードデータを選択するリードデータレジスタ２
１１は、選択されたリードデータを入力、格納した後、
ベクトルデータ処理回路２１の出力データとして出力す
る。
ファイル２９のワード３，３３および６３において故障
があるものとしているので、リードデータ選択回路２５
は、リードアドレスとして３，３３および６３のいずれ
かの値を入力した場合、第二のレジスタファイル２１０
からのリードデータを選択するリードデータレジスタ２
１１は、選択されたリードデータを入力、格納した後、
ベクトルデータ処理回路２１の出力データとして出力す
る。
【００２３】以上説明した動作により、第一のレジスタ
ファイル２９の故障ワード３，３３および６３は無効化
され、第二のレジスタファイル２１０のワード３，３３
および６３が代用される。
ファイル２９の故障ワード３，３３および６３は無効化
され、第二のレジスタファイル２１０のワード３，３３
および６３が代用される。
【００２４】本発明の第三の実施例を示す図３を参照す
ると、本実施例は、６４ワードのデータを保持するベク
トルレジスタとしての第一のレジスタファイル３９と、
５ワードのデータを保持する第二のレジスタファイル３
１０と、５個のアドレスを保持する故障アドレス保持レ
ジスタ３１５と、故障アドレス保持レジスタ３１５に保
持された５個のアドレスそれぞれ対応する各１ビットず
つ、合計５ビットの故障フラグを入力する故障フラグ保
持レジスタ３６と、ライトあるいはリードアドレスを変
換するアドレス変換回路３５を設けたベクトルデータ処
理回路である。
ると、本実施例は、６４ワードのデータを保持するベク
トルレジスタとしての第一のレジスタファイル３９と、
５ワードのデータを保持する第二のレジスタファイル３
１０と、５個のアドレスを保持する故障アドレス保持レ
ジスタ３１５と、故障アドレス保持レジスタ３１５に保
持された５個のアドレスそれぞれ対応する各１ビットず
つ、合計５ビットの故障フラグを入力する故障フラグ保
持レジスタ３６と、ライトあるいはリードアドレスを変
換するアドレス変換回路３５を設けたベクトルデータ処
理回路である。
【００２５】第一のレジスタファイル３９の６４ワード
にはそれぞれ０〜６３までのアドレスが付され、アドレ
ス４とアドレス６のワードにおいて故障が発生している
ものとし、第二のレジスタファイル３１０の５ワードに
はそれぞれアドレス６４〜６８が付されているものとす
る。また、故障アドレス保持レジスタ３１５には予めス
キャンパス３１３によりアドレス４と６の２個のアドレ
スデータが入力される。
にはそれぞれ０〜６３までのアドレスが付され、アドレ
ス４とアドレス６のワードにおいて故障が発生している
ものとし、第二のレジスタファイル３１０の５ワードに
はそれぞれアドレス６４〜６８が付されているものとす
る。また、故障アドレス保持レジスタ３１５には予めス
キャンパス３１３によりアドレス４と６の２個のアドレ
スデータが入力される。
【００２６】故障アドレス保持レジスタ３１５は、５個
のアドレスデータを保持可能だが、残り３アドレスの格
納スペースにはオール“０”（アドレス０）が入力され
る。故障フラグ保持レジスタ３６には、予めスキャンパ
ス３１２によりビット０，１に“１”が入力され、ビッ
ト２〜４には“０”が入力される。２ビットの“１”は
それぞれ故障アドレス保持レジスタ３１５に入力された
アドレス４および６に付随するものである。
のアドレスデータを保持可能だが、残り３アドレスの格
納スペースにはオール“０”（アドレス０）が入力され
る。故障フラグ保持レジスタ３６には、予めスキャンパ
ス３１２によりビット０，１に“１”が入力され、ビッ
ト２〜４には“０”が入力される。２ビットの“１”は
それぞれ故障アドレス保持レジスタ３１５に入力された
アドレス４および６に付随するものである。
【００２７】故障フラグ保持レジスタ３６と、故障アド
レス保持レジスタ３１５は、一度入力した値を以後も変
化させることなく保持し続ける。本実施例では、故障ア
ドレス保持レジスタ３１５および故障フラグ保持レジス
タ３６が故障指示手段として機能すること及びアドレス
変換回路３５の動作以外は、第一の実施例と変わりがな
いため、以降、アドレス変換回路３５の動作を説明し、
他の説明は省略する。
レス保持レジスタ３１５は、一度入力した値を以後も変
化させることなく保持し続ける。本実施例では、故障ア
ドレス保持レジスタ３１５および故障フラグ保持レジス
タ３６が故障指示手段として機能すること及びアドレス
変換回路３５の動作以外は、第一の実施例と変わりがな
いため、以降、アドレス変換回路３５の動作を説明し、
他の説明は省略する。
【００２８】アドレス変換回路３５は、ライトアドレス
レジスタ３３あるいはリードアドレスレジスタ３２から
出力される。ライトアドレス，リードアドレスを入力す
るとともに、故障指示手段３１６から出力される故障フ
ラグ及び故障アドレスを入力し、ライトアドレス，リー
ドアドレスが、故障アドレスのいずれかと一致し、かつ
一致した故障アドレスに付された故障フラグが“１”の
場合は、第二のレジスタファイル３１０のアドレスに変
換する。
レジスタ３３あるいはリードアドレスレジスタ３２から
出力される。ライトアドレス，リードアドレスを入力す
るとともに、故障指示手段３１６から出力される故障フ
ラグ及び故障アドレスを入力し、ライトアドレス，リー
ドアドレスが、故障アドレスのいずれかと一致し、かつ
一致した故障アドレスに付された故障フラグが“１”の
場合は、第二のレジスタファイル３１０のアドレスに変
換する。
【００２９】ここでは、故障している第一のレジスタフ
ァイル３９のアドレス４と６を、それぞれ第二のレジス
タファイル３１０のアドレス６４と６５に変換する。入
力したライトアドレス，リードアドレスが故障アドレス
のいずれとも一致しない時、あるいは一致していても該
故障アドレスに付された故障フラグが“０”の場合は、
入力したライトアドレス，リードアドレスをそのまま出
力する。
ァイル３９のアドレス４と６を、それぞれ第二のレジス
タファイル３１０のアドレス６４と６５に変換する。入
力したライトアドレス，リードアドレスが故障アドレス
のいずれとも一致しない時、あるいは一致していても該
故障アドレスに付された故障フラグが“０”の場合は、
入力したライトアドレス，リードアドレスをそのまま出
力する。
【００３０】即ち、本例では、入力したライトアドレ
ス，リードアドレスが、１〜３，５，７〜６３のいずれ
かの場合は故障アドレスと一致しないため、“０”の場
合は、故障アドレス保持レジスタ３１５に保持されてい
るアドレス０と一致するが、付随する故障フラグが
“０”であるため、入力したライトアドレス，リードア
ドレスと同じアドレス値をアドレス変換回路３５の出力
とする。
ス，リードアドレスが、１〜３，５，７〜６３のいずれ
かの場合は故障アドレスと一致しないため、“０”の場
合は、故障アドレス保持レジスタ３１５に保持されてい
るアドレス０と一致するが、付随する故障フラグが
“０”であるため、入力したライトアドレス，リードア
ドレスと同じアドレス値をアドレス変換回路３５の出力
とする。
【００３１】以上の動作により第一のレジスタファイル
３９の故障ワード４，６は無効化され、第二のレジスタ
ファイル３１０のワードが代用される。
３９の故障ワード４，６は無効化され、第二のレジスタ
ファイル３１０のワードが代用される。
【００３２】
【発明の効果】以上説明したように本発明は、第一のレ
ジスタファイルの故障状態を示す故障指示手段と、第一
のレジスタファイル故障時、切り換えて使用する為の第
二のレジスタファイルを設け、故障指示手段により示さ
れる第一のレジスタファイルのワードと第二のレジスタ
ファイルのワードとの間で、第一のレジスタファイルア
クセス時に、有効ワードの切り換えを行う切り換え手段
を設けたので、第一のレジスタファイルに故障がある
時、従来のような故障部の部品取り換えが不要となり、
スキャンパスによる故障フラグ，故障アドレスのセット
というような簡単な方法で保守が可能となる。従って、
取り換えのための部品数も従来より少なくできるととも
に、システムダウンタイムを大幅に削減できるという効
果がある。
ジスタファイルの故障状態を示す故障指示手段と、第一
のレジスタファイル故障時、切り換えて使用する為の第
二のレジスタファイルを設け、故障指示手段により示さ
れる第一のレジスタファイルのワードと第二のレジスタ
ファイルのワードとの間で、第一のレジスタファイルア
クセス時に、有効ワードの切り換えを行う切り換え手段
を設けたので、第一のレジスタファイルに故障がある
時、従来のような故障部の部品取り換えが不要となり、
スキャンパスによる故障フラグ，故障アドレスのセット
というような簡単な方法で保守が可能となる。従って、
取り換えのための部品数も従来より少なくできるととも
に、システムダウンタイムを大幅に削減できるという効
果がある。
【図１】本発明の第一の実施例のブロック図である。
【図２】本発明の第二の実施例のブロック図である。
【図３】本発明の第三の実施例のブロック図である。
１ ベクトルデータ処理回路 ２ リードアドレスレジスタ ３ ライトアドレスレジスタ ４ ライトイネーブルレジスタ ５ アドレス変換回路 ６ 故障フラグ保持レジスタ ７ ライトデータレジスタ ８ レジスタファイルユニット ９ 第一のレジスタファイル １０ 第二のレジスタファイル １１ リードデータレジスタ １２ スシャンパス ２１ ベクトルデータ処理回路 ２２ リードアドレスレジスタ ２３ ライトアドレスレジスタ ２４ ライトイネーブルレジスタ ２５ リードデータ選択回路 ２６ 故障フラグ保持レジスタ ２７ ライトデータレジスタ ２９ 第一のレジスタファイル ２１０ 第二のレジスタファイル ２１１ リードデータレジスタ ２１２ スキャンパス ３１ ベクトルデータ処理回路 ３２ リードアドレスレジスタ ３３ ライトアドレスレジスタ ３４ ライトイネーブルレジスタ ３５ アドレス変換回路 ３７ ライトデータレジスタ ３８ レジスタファイルユニット ３９ 第一のレジスタファイル ３１０ 第二のレジスタファイル ３１１ リードデータレジスタ ３１２，３１３ スキャンパス ３１６ 故障指示手段
Claims (6)
- 【請求項１】 Ｎワードのデータを保持する第一のレジ
スタファイルを有するベクトルデータ処理回路におい
て、 前記第一のレジスタファイルの故障状態を示す故障指示
手段と、 前記第一のレジスタファイルが故障したときに切り換え
て使用する為の第二のレジスタファイルと、 前記故障指示手段により示される前記第一のレジスタフ
ァイルのワードと、前記第二のレジスタファイルのワー
ドとの間で、前記第一のレジスタファイルアクセス時に
有効ワードの切り換えを行う切り換え手段を有すること
を特徴とするベクトルデータ処理回路。 - 【請求項２】 前記第二のレジスタファイルは１ワード
のデータを保持することと、 前記故障指示手段に、前記第一のレジスタファイルのア
ドレスと１対１対応に１ビットを有し、合計Ｎビットの
内１ビットのみに故障を示す値を立てるものと定義され
た故障フラグを保持するレジスタを設けたことと、 前記切り換え手段は、前記故障フラグが立っているビッ
トに対応する前記第一のレジスタファイルのワードアク
セス時に前記第二のレジスタファイルのワードと切り換
えることを特徴とする請求項１記載のベクトルデータ処
理回路。 - 【請求項３】 前記第二のレジスタファイルは、前記第
一のレジスタファイルと同じくＮワードデータを保持す
ることと、 前記故障指示手段に、前記第一のレジスタファイルのア
ドレスと１対１対応に１ビットを有し、合計Ｎビットの
故障フラグを保持する故障フラグ保持レジスタを設けた
ことと、 前記切り換え手段は、前記故障フラグで保持レジスタの
故障フラグが立っているビットに対応する前記第一のレ
ジスタファイルのワードアクセス時に前記第二のレジス
タファイルの対応するワードと切り換えることを特徴と
する請求項１記載のベクトルデータ処理回路。 - 【請求項４】 前記故障指示手段に、前記第一のレジス
タファイルのアドレスと１対１対応に１ビットを有し、
合計Ｎビットの内Ｍ（１≦Ｍ〈Ｎ）ビット以下の範囲で
故障を示す値を立てるものと定義された故障フラグを保
持する故障フラグ保持レジスタと、前記故障フラグ保持
レジスタで故障を示されているアドレスを最大Ｍ個まで
を保持できる故障アドレス保持レジスタとを設けたこと
と、前記第二のレジスタファイルはＷワードのデータを
保持することと、 前記切り換え手段は、前記故障アドレスレジスタに保持
されたアドレスと、前記第二のレジスタファイルのアド
レスとを対応させることにより、前記故障フラグ保持レ
ジスタにおいて故障フラグが立っているビットに対応す
る前記第一のレジスタファイルのワードアクセス時に、
前記第二のレジスタファイルの対応するワードを切り換
えることを特徴とする請求項１記載のベクトルデータ処
理回路。 - 【請求項５】 前記切り換え手段に、前記故障指示手段
が故障を示している前記第一のレジスタファイルのアド
レスに対し、ライトあるいはリード要求が出された場合
は、前記第一のレジスタファイルの該アドレスのワード
には、ライトあるいはリードを実行せず、前記第二のレ
ジスタファイルの対応ワードに対してライトあるいはリ
ードを実行し、また前記故障指示手段が故障を示してい
ない前記第一のレジスタファイルのアドレスに対しライ
トあるいはリード要求が出された場合は、前記第一のレ
ジスタファイルの該アドレスのワードに対してライトあ
るいはリードを実行する手段を設けたことを特徴とする
請求項２，３及び４記載のベクトルデータ処理回路。 - 【請求項６】 前記切り換え手段に、前記第一のレジス
タファイルのアドレスにライトあるいはリード要求が出
された場合、前記第一のレジスタファイルの該アドレス
のワードに対し、ライトあるいはリードを実行するとと
もに、該アドレスに対応する前記第二のレジスタファイ
ルのワードに対してもライトあるいはリードを実行し、
また前記第一のレジスタファイルの該アドレスが前記故
障指示手段により故障を示されている時には、同時にリ
ードされた２つのデータのうち、前記第二のレジスタフ
ァイルからリードされたデータを有効とし、故障を示さ
れていない時は前記第一のレジスタファイルからリード
されたデータを有効とする手段を設けたことを特徴とす
る請求項３及び４記載のベクトルデータ処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12843592A JPH0696112A (ja) | 1992-05-21 | 1992-05-21 | ベクトルデータ処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12843592A JPH0696112A (ja) | 1992-05-21 | 1992-05-21 | ベクトルデータ処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0696112A true JPH0696112A (ja) | 1994-04-08 |
Family
ID=14984676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12843592A Pending JPH0696112A (ja) | 1992-05-21 | 1992-05-21 | ベクトルデータ処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0696112A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101390926B1 (ko) * | 2012-12-26 | 2014-04-30 | 주식회사 네오너지 | 가축의 퇴비를 이용한 수직형 펠렛 제조장치 |
-
1992
- 1992-05-21 JP JP12843592A patent/JPH0696112A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101390926B1 (ko) * | 2012-12-26 | 2014-04-30 | 주식회사 네오너지 | 가축의 퇴비를 이용한 수직형 펠렛 제조장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6205530B1 (en) | Address translation unit supporting variable page sizes | |
| US7237172B2 (en) | Error detection and correction in a CAM | |
| JPS6259822B2 (ja) | ||
| US5611042A (en) | Data error detection and correction for a shared SRAM | |
| JPH1031619A (ja) | キャッシュメモリ制御装置 | |
| US5991848A (en) | Computing system accessible to a split line on border of two pages within one cycle | |
| JPH0696112A (ja) | ベクトルデータ処理回路 | |
| KR100517765B1 (ko) | 캐시 메모리 및 그 제어 방법 | |
| JPH05189352A (ja) | Ｉ／ｏアドレス変換方式 | |
| JPH0439099B2 (ja) | ||
| JPH02302855A (ja) | メモリ制御装置 | |
| JP2853736B2 (ja) | クラスタ番号変換回路 | |
| JP2684752B2 (ja) | 拡張記憶制御方式 | |
| JPH05151102A (ja) | マイクロコンピユータテスト回路 | |
| JPH0480824A (ja) | データ処理装置 | |
| JPS646492B2 (ja) | ||
| JPH08115261A (ja) | アドレス変換回路 | |
| JPH05127893A (ja) | マイクロプログラム制御方式 | |
| JPH0218638A (ja) | データ制御システム | |
| JPS60117353A (ja) | 記憶装置における交代メモリ制御方法 | |
| JPS61182151A (ja) | 半導体記憶装置 | |
| JPH1063577A (ja) | メモリ制御方法及び装置 | |
| JPH03113798A (ja) | 半導体メモリ | |
| JPH04344957A (ja) | キャッシュ装置 | |
| JPH03132851A (ja) | 書込みデータ縮退回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990309 |