JPH1031619A - キャッシュメモリ制御装置 - Google Patents

キャッシュメモリ制御装置

Info

Publication number
JPH1031619A
JPH1031619A JP8185932A JP18593296A JPH1031619A JP H1031619 A JPH1031619 A JP H1031619A JP 8185932 A JP8185932 A JP 8185932A JP 18593296 A JP18593296 A JP 18593296A JP H1031619 A JPH1031619 A JP H1031619A
Authority
JP
Japan
Prior art keywords
memory
tag
address
sent
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8185932A
Other languages
English (en)
Other versions
JP3116827B2 (ja
Inventor
Takahiro Fukui
孝宏 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP08185932A priority Critical patent/JP3116827B2/ja
Priority to EP97112097A priority patent/EP0823685B1/en
Priority to DE69715993T priority patent/DE69715993T2/de
Priority to KR1019970033020A priority patent/KR100241483B1/ko
Priority to US08/895,206 priority patent/US5825682A/en
Publication of JPH1031619A publication Critical patent/JPH1031619A/ja
Application granted granted Critical
Publication of JP3116827B2 publication Critical patent/JP3116827B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1064—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in cache or content addressable memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【課題】 キャッシュメモリの一部であるタグメモリに
故障が存在したときに、キャッシュメモリの整合性を保
ち、キャッシュアクセス動作の継続を可能にする。 【解決手段】 キャッシュメモリ制御装置内部にタグメ
モリ４内に不正データが存在するか否かを示すフラグレ
ジスタ３と、フラグレジスタ３の内容に応じてタグアド
レス４に対するアドレスを生成するデコーダ５と、デー
タ処理装置からのアドレス情報１０２とタグメモリ４か
らのタグアドレス情報１０６を比較する比較器６と、タ
グメモリ４内のタグアドレス情報１０６が不正データか
否かを検出する検出器７と、タグアドレス情報１０６に
不正データがあると検出された時、フラグレジスタ３を
セットする無効化処理部を有することにより、メモリセ
ル等の故障により不正データが発生した場合、デコーダ
５でタグメモリ４の未使用領域アドレスを指定すること
が可能となる。これによりキャッシュの整合性および動
作の継続性が保たれる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、キャッシュメモリ
制御装置に関する。
【０００２】
【従来の技術】キャッシュメモリはメインメモリの内容
の一部を一時的に保持格納するものであり、一つ以上の
データワードの多くのブロックから構成されている。各
ブロックには、それがメインメモリのどのブロックのコ
ピーであるかを一意に識別するアドレスタグが関連付け
られている。データ処理装置がメモリ参照を行うごと
に、キャッシュはアドレスタグの比較を行って要求され
たデータのコピーがあるかを調べる。コピーがあればそ
のデータを供給する。コピーがなければ、メインメモリ
から対応するブロックを検索して、キャッシュメモリに
格納されているブロックの一つを置き換えてから、該当
するデータをデータ処理装置に供給する。
【０００３】近来、キャッシュメモリの大容量化に伴
い、メモリセル等の故障が無視できなくなってきてい
る。そのため従来この種のキャッシュメモリは特開昭５
９−２０７０８０号公報に示されるようにパリティビッ
トやＥＣＣ（Ｅｒｒｏｒ Ｃｈｅｃｋ ａｎｄ Ｃｏｒ
ｒｅｃｔ）コード等の冗長ビットを付加することによ
り、メモリセルの故障に対処している。
【０００４】図５に示すように、従来のこの種のキャッ
シュメモリ制御装置２１はタグメモリ１７、データメモ
リ１０、比較器２０、検出器１８、無効化処理部１９を
備えている。
【０００５】データ処理装置１から送られてくるアドレ
ス情報１０１とパリティビット１２４はキャッシュメモ
リ１７内のアドレスレジスタ２にセットされる。タグメ
モリ１７から読みだされたタグアドレス情報１０６とア
ドレスレジスタ２にセットされたアドレス情報１０２
は、比較器２０に入力される。比較器２０ではアドレス
レジスタ２から送出されるアドレス情報１０２とタグメ
モリ１７から送出されるタグアドレス情報１０６との比
較を行う。比較結果が一致する場合一致信号１２１を比
較器２０において発生する。この一致信号２０をブロッ
クアクセス制御部８により判断し、比較器２０によりア
ドレス一致が検出されないキャッシュミスの場合アドレ
ス情報１１３をメインメモリ１１に送出する。そこで、
ブロックリードが起動され、タグメモリ１７へのアドレ
スデータ格納とメインメモリ１１からのデータのデータ
メモリ１０への格納が行われる。また、比較器２０によ
ってアドレス一致が検出されたキャッシュヒット状態で
は、検出器１８によりタグメモリ１７から送出されるパ
リティビット情報１０７とアドレスレジスタ２から送出
されるパリティビット１２５とが比較される。もし、パ
リティビット情報１０７とパリティビット１２５が一致
したならばキャッシュヒットとなり、データメモリ１０
をアクセスする。もし、パリティビット情報１０７とパ
リティビット１２５が一致しない場合、タグメモリ１７
内に不正データがあることを示している。この場合ブロ
ックアクセス制御装置８は通常のキャッシュミスと同様
の処理を行う。さらに無効化処理部１９は不正データの
存在するタグメモリ１７内の該当ブロックのバリッドビ
ットをセットし無効化する。これにより不正データの原
因が回復性故障で再度この該当ブロックをアクセスした
時、故障が回復していた場合、該当ブロックのバリット
ビットをチェックすることによりキャッシュミスを発生
させ、整合を保つことができる。
【０００６】
【発明が解決しようとする課題】近年、キャッシュメモ
リのラインサイズを変更可能な機能を有しているデータ
処理装置が出現してきている。これは、環境に適したラ
インサイズに設定することにより、システムの効率を高
めようというものである。例としてキャッシュメモリの
データ長を１２８ビット、ラインサイズを４ワード、８
ワードに設定可能な時を考える。まずラインサイズが４
ワードの場合はキャッシュメモリの構成は図６のように
なる。この時タグメモリへのアドレス信号はデータメモ
リと全く同様に接続すればよい。次にラインサイズが８
ワードの場合、キャッシュメモリの構成は図７のように
なる。タグメモリ内のタグ１はデータメモリ内のデータ
１、データ２の双方に対して有効である。ここでライン
サイズが４ワードの場合にタグ２としてアドレス情報を
保持格納していた領域は未使用となる。タグ４について
も同様である。このように従来のこの種のキャッシュメ
モリはラインサイズの変更に伴いタグメモリ内に未使用
領域が存在するという欠点がある。
【０００７】したがって、本発明の目的は、ラインサイ
ズの変更に対処してタグメモリ内の未使用領域を有効活
用したキャッシュメモリ制御装置を提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明による制御装置
は、データ処理装置とメインメモリの間におかれるキャ
ッシュメモリの制御装置として、当該キャッシュメモリ
制御装置内部に、前記メインメモリ内のデータの一部を
格納するためのデータメモリと、前記データメモリと前
記メインメモリに対するアドレス情報を格納するための
タグメモリと、前記タグメモリ内に不正データが存在す
るか否かを示す情報を保持するための保持手段と、前記
データ処理装置からのアドレス情報とタグメモリ内部の
アドレス情報を比較するための比較手段と、タグメモリ
内のアドレス情報に不正データが存在するか否かを判断
するための検出手段と、前記検出手段の結果に応じて前
記保持手段にデータを格納するための格納手段と、前記
レジスタの内容に応じてタグメモリに対するアドレスを
生成するための手段とを有している。
【０００９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【００１０】図１は本発明の一実施例を示すキャッシュ
メモリ制御装置の構成図である。図１に示されるよう
に、本実施例はキャッシュメモリ制御装置１２の内部に
タグメモリ４とデータメモリ１０とアドレスレジスタ２
とフラグレジスタ３とデコーダ５と比較器６と検出器７
と無効化処理部９とブロックアクセス制御部８とを有し
ている。アドレスレジスタ２はデータ処理装置１からの
キャッシュアクセス時のアドレス１０１を保持する。フ
ラグレジスタ３はタグメモリ４の各ブロックに対応した
ビットより成り、アドレスレジスタ２から送出されるア
ドレス情報１０２と無効化処理部９から送出されるフラ
グセット信号１１１により該当するビットがセットされ
る。デコーダ５はアドレスレジスタ２から送出されるア
ドレス情報１０２とフラグレジスタ３から送出されるマ
スク信号１０４をデコードしタグメモリへのアドレス信
号１０５を生成する。比較器６はアドレスレジスタ２か
ら送出されるアドレス情報１０２とタグメモリから送出
されるタグアドレス情報１０６とを比較し、一致したか
否かを一致信号１０８によって検出器７とブロックアク
セス制御部８とデータメモリ１０に通知する。検出器７
は比較器６での比較結果が一致した場合タグメモリ４か
ら送出されるタグアドレス情報１０６のパリティビット
を生成し、タグメモリ４から送出されるタグパリティビ
ット１０７と比較する。無効化処理部９は検出器７から
送出される不正データ信号１０９によりフラグレジスタ
３の該当ビットをセットする。ここで、キャッシュメモ
リのラインサイズが４ワードと８ワードの２種類に設定
可能で、データメモリのバス幅が４ワードの場合を考え
る。ラインサイズが４ワードの時は、図６に示すように
タグメモリおよびデータメモリが１対１に対応している
ため、タグメモリには未使用領域は存在しない。またラ
インサイズが８ワードの時は、タグメモリ内のタグ１は
データメモリ内のデータ１、データ２の双方に対して有
効である。ここでラインサイズが４ワードの場合にタグ
２としてアドレス情報を保持格納していた領域は未使用
となる。タグ４についても同様である。
【００１１】次にラインサイズが８ワードの場合の動作
を説明する。図２は本実施例のキャッシュメモリ制御装
置１２の詳細図である。キャッシュアクセスが発生する
とデータ処理装置１からのアドレス情報１０１がアドレ
スレジスタ２に格納される。いまフラグレジスタ３の各
ビットはクリアされているものとする。アドレスレジス
タ２から送出されるアドレス情報１０２がタグメモリ４
のタグ３及びタグ４の位置を示している場合、フラグレ
ジスタ３からはｆ３及びｆ４の値がフラグ信号１２１，
１２２によりデコーダ５に送出される。ここでｆ３及び
ｆ４はクリア状態であるためＡＮＤ素子５１の出力１２
３はロウレベルとなる。これがタグメモリ４へのアドレ
ス信号１０５の最下位ビットとなる。アドレス信号１０
５の上位はアドレスレジスタ２から送出されるアドレス
情報１０２を使用する。このようにフラグレジスタ３が
クリアされている、すなわちタグメモリ４の内容に不正
データが存在しないときはタグメモリ４のタグｎ＊２＋
１（ｎは整数）を指定するようにアドレス信号１０５が
処理される。比較器６にはアドレスレジスタ２から送出
されるアドレス情報１０２とタグメモリ４からタグアド
レス１０６を介してタグ３が入力され比較される。もし
比較結果が不一致ならば一致信号１０８はロウレベルと
なる。このとき無効化処理部から送出されるキャッシュ
ヒット信号１１０とフラグセット信号１１１はともにロ
ウレベルとなり、キャッシュアクセスがミスヒットと判
断され、ブロックアクセス制御部によりメインメモリへ
のアクセス動作に移る。またこのときフラグレジスタ３
はセットされない。もし比較結果が一致したならば一致
信号１０８はハイレベルとなる。さらに検出器７におい
てパリティ生成回路７１によりタグアドレス情報１０６
のパリティ１２２が生成され、タグメモリ４から送出さ
れるタグパリティ信号１０７と比較される。もし比較結
果が一致したならば、無効化処理部から送出されるキャ
ッシュヒット信号１１０がハイレベル、フラグセット信
号１１１がロウレベルとなる。すなわちタグメモリ４の
内容に不正データは存在しないと判断され、キャッシュ
ヒットとして動作を継続する。次にもし検出器７の比較
結果が不一致ならば無効化処理部から送出されるキャッ
シュヒット信号１１０がロウレベル、フラグセット信号
１１１がハイレベルとなる。このときキャッシュミスヒ
ットとなりメインメモリへのアクセス動作へと移り、さ
らにタグメモリ４内に不正データが存在することを現し
ている。フラグセット信号１１１がハイレベルの時、ア
ドレス情報２とＡＮＤ素子５１の出力１２３とで指定さ
れるフラグレジスタ３の該当ビットｆ３が１にセットさ
れる。
【００１２】次に、再びタグメモリ４内のタグ３及びタ
グ４へのキャッシュアクセスが発生したとする。アドレ
スレジスタ２から送出されるアドレス情報１０２により
フラグレジスタ３から送出されるマスク信号１２１，１
２２はそれぞれハイレベルとロウレベルになる。デコー
ダ５ではマスク信号１２１とマスク信号１２２からタグ
メモリ４へのアドレスの最下位ビット１２３を生成し、
ハイレベルとなる。つまりメモリセル等の不具合により
不正データが存在すると前回判断されたタグ３ではなく
未使用領域であったタグ４へのアドレス指定を行うこと
になる。もちろんこの場合、比較器６での比較結果は一
致しないことは周知であり、ミスヒット動作へと移行す
る。
【００１３】上述したように本実施例のキャッシュメモ
リ制御装置はタグメモリ内に不具合が存在し、本来キャ
ッシュヒットすべきでないのにキャッシュヒットしたと
き、故障が存在する領域と未使用領域との入れ替えが可
能となる。
【００１４】次に、本発明の他の実施例について図面を
参照して説明する。
【００１５】図３は本発明の他の実施例を示すキャッシ
ュメモリ制御装置の構成図である。図３に示されるよう
に、本実施例はキャッシュメモリ制御装置１３の内部に
タグメモリ４とデータメモリ１０とアドレスレジスタ２
とフラグレジスタ３とデコーダ５とアドレス加算器１４
と比較器６と検出器１５と無効化処理部１６とブロック
アクセス制御部８とを有している。第１の実施例との相
違点はアドレス加算器１４と検出器１５と無効化処理部
１６である。アドレス加算器１４はブロックリード時に
タグメモリ４へのアドレス制御をする。検出器１５は比
較器６での比較結果が一致した場合タグメモリ４から送
出されるタグアドレス情報１０６のパリティビットを生
成し、タグメモリ４から送出されるタグパリティビット
１０７と比較する。またタグメモリ４から送出されるタ
グアドレス情報１０６とアドレス加算器１１６の出力に
応じて送出されるその他のタグアドレス情報１２０とを
比較する。無効化処理部１６は検出器１５から送出され
る不正データ信号１０９によりフラグレジスタ３の該当
ビットをセットする。
【００１６】ここで、第１の実施例と同様キャッシュメ
モリのラインサイズが４ワードと８ワードの２種類に設
定可能で、データメモリのバス幅が４ワードの場合を考
える。ラインサイズが４ワードの時は、図６に示すよう
にタグメモリおよびデータメモリが１対１に対応してい
るため、タグメモリには未使用領域は存在しない。また
ラインサイズが８ワードの時は、タグメモリ内のタグ１
はデータメモリ内のデータ１、データ２の双方に対して
有効である。ここでラインサイズが４ワードの場合にタ
グ２としてアドレス情報を保持格納していた領域は未使
用となる。タグ４についても同様である。
【００１７】次にラインサイズが８ワードの場合の動作
を説明する。図４は本実施例のキャッシュメモリ制御装
置１３の詳細図である。キャッシュアクセスが発生する
とデータ処理装置１からのアドレス情報１０１がアドレ
スレジスタ２に格納される。いまフラグレジスタ３の各
ビットはクリアされているものとする。アドレスレジス
タ２から送出されるアドレス情報１０２がタグメモリ４
のタグ３及びタグ４の位置を示している場合、フラグレ
ジスタ３からはｆ３及びｆ４の値がフラグ信号１２１，
１２２によりデコーダ５に送出される。ここでｆ３及び
ｆ４はクリア状態であるためＡＮＤ素子５１の出力１２
３はロウレベルとなる。アドレス加算器１４はクロック
に同期して入力信号を反転させる。これがタグメモリ４
への最下位アドレス信号１１６となる。アドレス信号１
０５の上位はアドレスレジスタ２から送出されるアドレ
ス情報１０２を使用する。このようにフラグレジスタ３
がクリアされている、すなわちタグメモリ４の内容に不
正データが存在しないときはタグメモリ４のタグｎ＊２
＋１（ｎは整数）を指定するようにアドレス信号１０５
が処理される。比較器６にはアドレスレジスタ２から送
出されるアドレス情報１０２とタグメモリ４からタグア
ドレス１０６を介してタグ３が入力され比較される。も
し比較結果が不一致ならば一致信号１０８はロウレベル
となる。このとき無効化処理部から送出されるキャッシ
ュヒット信号１１０とフラグセット信号１１１はともに
ロウレベルとなり、キャッシュアクセスがミスヒットと
判断され、ブロックアクセス制御部によりメインメモリ
へのアクセス動作に移る。またこのときフラグレジスタ
３はセットされない。ここでブロックリード時、メイン
メモリからのデータをタグ情報とともにデータメモリ１
０、タグメモリ４に格納するわけであるが、タグメモリ
４へのアドレスをアドレス加算器で制御することによ
り、従来未使用領域であったタグ４にタグ３と同一デー
タを格納する。もし比較結果が一致したならば一致信号
１０８はハイレベルとなる。さらに検出器１５において
パリティ生成回路７１によりタグアドレス情報１０６の
パリティ１２２が生成され、タグメモリ４から送出され
るタグパリティ信号１０７と比較器７２で比較される。
さらに、アドレス加算器１４によりタグメモリ４へのア
ドレスが加算されタグ４がタグメモリ４より送出され
る。このタグアドレス情報１２０とタグアドレス情報１
０６とが比較器７３で比較される。比較器７３での比較
結果が一致かつ比較器７２での比較結果が一致していた
ならば無効化処理部１６への入力信号１１７，１１８は
ともにハイレベルとなり、キャッシュヒット信号１１０
がハイレベル、フラグセット信号１１１がロウレベルと
なる。この場合、タグ３は不正データでないことにな
り、キャッシュヒットとしてデータメモリ１０をアクセ
スする。もし比較器７３の比較結果が一致しない場合は
比較信号１１８がロウレベルとなり無効化処理部１１１
から送出されるキャッシュヒット信号１１０はロウレベ
ルとなる。すなわちキャッシュミスとなる。この時、比
較器７２での比較結果が一致していれば、無効化処理部
１６はフラグセット信号１１１をロウレベルにしタグメ
モリ４内のタグ３には不正データが存在しないことを、
比較結果が一致していなければ、無効化処理部１６はフ
ラグセット信号１１１をハイレベルにしタグメモリ４内
のタグ３に不正データが存在していることを示す。フラ
グセット信号１１１がハイレベルの時、アドレス情報２
とＡＮＤ素子５１の出力１２３とで指定されるフラグレ
ジスタ３の該当ビットｆ３が１にセットされる。
【００１８】次に、再びタグメモリ４内のタグ３及びタ
グ４へのキャッシュアクセスが発生したとする。アドレ
スレジスタ２から送出されるアドレス情報１０２により
フラグレジスタ３から送出されるマスク信号１２１，１
２２はそれぞれハイレベルとロウレベルになる。デコー
ダ５ではマスク信号１２１とマスク信号１２２からタグ
メモリ４へのアドレスの最下位ビット１２３を生成し、
ハイレベルとなる。つまりメモリセル等の不具合により
不正データが存在すると前回判断されたタグ３ではなく
未使用領域であったタグ４へのアドレス指定を行うこと
になる。この場合、タグメモリ４内のタグ４にはすでに
タグアドレス情報が格納されているので前述の一連の動
作によりキャッシュヒット、ミスの判定を行う。以後の
動作は前述したとおりである。
【００１９】上述したように本実施例のキャッシュメモ
リ制御装置はタグメモリ内に不具合が存在したとき、故
障の存在する領域と未使用領域との入れ替えが可能とな
る。またタグメモリ内のメモリセルの故障により本来キ
ャッシュヒットすべきでないのにキャッシュヒットした
場合のみでなく、本来キャッシュヒットすべきであるの
にキャッシュヒットしない場合においても、キャッシュ
メモリの整合性を保ちつつ動作の継続が可能となる。
【００２０】
【発明の効果】以上説明したように本発明のキャッシュ
メモリ制御装置はキャッシュメモリのラインサイズの変
更の際に生じるタグメモリの未使用領域の有効利用及び
信頼性の向上が図れる。
【図面の簡単な説明】
【図１】本発明の一実施例のキャッシュメモリ制御装置
の構成図
【図２】本発明の一実施例のキャッシュメモリ制御装置
の詳細図
【図３】本発明のその他の実施例のキャッシュメモリ制
御装置の構成図
【図４】本発明のその他の実施例のキャッシュメモリ制
御装置の詳細図
【図５】従来のキャッシュメモリ制御装置の構成図
【図６】キャッシュメモリ構成図（ラインサイズ４ワー
ド）
【図７】キャッシュメモリ構成図（ラインサイズ８ワー
ド）
【符号の説明】
１ データ処理装置 ２ アドレスレジスタ ３ フラグレジスタ ４ タグメモリ ５ デコーダ ６，７２，７３ 比較器 ７，１５ 検出器 ８ ブロックアクセス制御部 ９，１６ 無効化処理部 １０ データメモリ １１ メインメモリ １２，１３，２１ キャッシュメモリ制御装置 １４ アドレス加算器 ５１，９１，９２，９３，９４ ＡＮＤ素子 ７１ パリティ生成器 １０１〜１２５ 信号線

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 データ処理装置とメインメモリの間にお
    かれるキャッシュメモリの制御装置において、該キャッ
    シュメモリ制御装置内部に、前記メインメモリ内のデー
    タの一部を格納するためのデータメモリと、前記データ
    メモリと前記メインメモリに対するアドレス情報を格納
    するためのタグメモリと、前記タグメモリ内に不正デー
    タが存在するか否かを示す情報を保持するための保持手
    段と、前記データ処理装置からのアドレス情報とタグメ
    モリ内部のアドレス情報を比較するための比較手段と、
    タグメモリ内のアドレス情報に不正データが存在するか
    否かを判断するための検出手段と、前記検出手段の結果
    に応じて前記保持手段にデータを格納するための格納手
    段と、前記レジスタの内容に応じてタグメモリに対する
    アドレスを生成するための手段を有するキャッシュメモ
    リ制御装置。
  2. 【請求項２】 タグメモリより出力するタグアドレスが
    正常か否かを判断し、異常な場合は入力アドレスに対応
    するタグメモリのアドレス指定を切り換えるキャッシュ
    メモリ制御装置。
  3. 【請求項３】 タグメモリに記憶するタグアドレスのパ
    リティをアドレス毎に対応して記憶し、タグメモリより
    出力するタグアドレスのパリティを生成し、生成したパ
    リティと前記記憶したパリティとを比較し、不一致の場
    合は入力アドレスに対応するタグメモリのアドレス指定
    を切り換えるキャッシュメモリ制御装置。
JP08185932A 1996-07-16 1996-07-16 キャッシュメモリ制御装置 Expired - Fee Related JP3116827B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP08185932A JP3116827B2 (ja) 1996-07-16 1996-07-16 キャッシュメモリ制御装置
EP97112097A EP0823685B1 (en) 1996-07-16 1997-07-15 Cache memory capable of using faulty tag memory
DE69715993T DE69715993T2 (de) 1996-07-16 1997-07-15 Cache-Speicher mit Verwendung fehlerhaften Ettikettenspeichers
KR1019970033020A KR100241483B1 (ko) 1996-07-16 1997-07-16 불량 테그 메모리를 사용할 수 있는 캐쉬 메모리
US08/895,206 US5825682A (en) 1996-07-16 1997-07-16 Cache memory capable of using faulty tag memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08185932A JP3116827B2 (ja) 1996-07-16 1996-07-16 キャッシュメモリ制御装置

Publications (2)

Publication Number Publication Date
JPH1031619A true JPH1031619A (ja) 1998-02-03
JP3116827B2 JP3116827B2 (ja) 2000-12-11

Family

ID=16179409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08185932A Expired - Fee Related JP3116827B2 (ja) 1996-07-16 1996-07-16 キャッシュメモリ制御装置

Country Status (5)

Country Link
US (1) US5825682A (ja)
EP (1) EP0823685B1 (ja)
JP (1) JP3116827B2 (ja)
KR (1) KR100241483B1 (ja)
DE (1) DE69715993T2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154394A (ja) * 1996-11-21 1998-06-09 Toshiba Corp メモリ装置
US5901095A (en) * 1997-12-23 1999-05-04 Lsi Logic Corporation Reprogrammable address selector for an embedded DRAM
US6034433A (en) * 1997-12-23 2000-03-07 Intel Corporation Interconnect structure for protecting a transistor gate from charge damage
US5896331A (en) * 1997-12-23 1999-04-20 Lsi Logic Corporation Reprogrammable addressing process for embedded DRAM
US5907511A (en) * 1997-12-23 1999-05-25 Lsi Logic Corporation Electrically selectable redundant components for an embedded DRAM
US5999440A (en) * 1998-03-30 1999-12-07 Lsi Logic Corporation Embedded DRAM with noise-protecting substrate isolation well
US6064588A (en) * 1998-03-30 2000-05-16 Lsi Logic Corporation Embedded dram with noise-protected differential capacitor memory cells
US5978304A (en) * 1998-06-30 1999-11-02 Lsi Logic Corporation Hierarchical, adaptable-configuration dynamic random access memory
US6005824A (en) * 1998-06-30 1999-12-21 Lsi Logic Corporation Inherently compensated clocking circuit for dynamic random access memory
US6748562B1 (en) * 2000-10-31 2004-06-08 Agilent Technologies, Inc. Memory tester omits programming of addresses in detected bad columns
JP3701886B2 (ja) * 2001-04-27 2005-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 記憶回路ブロック及びアクセス方法
US7240277B2 (en) * 2003-09-26 2007-07-03 Texas Instruments Incorporated Memory error detection reporting
JP2006190402A (ja) * 2005-01-07 2006-07-20 Renesas Technology Corp 半導体装置
US10020037B2 (en) * 2007-12-10 2018-07-10 Intel Corporation Capacity register file
GB2576005B (en) 2018-07-31 2020-10-07 Advanced Risc Mach Ltd Handling guard tag loss

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59207080A (ja) * 1983-05-10 1984-11-24 Nec Corp キヤツシユ記憶制御装置
AU604101B2 (en) * 1987-04-13 1990-12-06 Computervision Corporation High availability cache organization
JPH035851A (ja) * 1989-06-01 1991-01-11 Fujitsu Ltd バッファ記憶装置
US5226150A (en) * 1990-10-01 1993-07-06 Digital Equipment Corporation Apparatus for suppressing an error report from an address for which an error has already been reported
US5497347A (en) * 1994-06-21 1996-03-05 Motorola Inc. BICMOS cache TAG comparator having redundancy and separate read an compare paths
US5617347A (en) * 1995-03-17 1997-04-01 Fujitsu Limited Cache memory system and method thereof for storing a staged memory item and a cache tag within a single cache array structure
US5668766A (en) * 1996-05-16 1997-09-16 Intel Corporation Method and apparatus for increasing memory read access speed using double-sensing

Also Published As

Publication number Publication date
DE69715993D1 (de) 2002-11-07
KR100241483B1 (ko) 2000-02-01
US5825682A (en) 1998-10-20
KR980010790A (ko) 1998-04-30
EP0823685A1 (en) 1998-02-11
JP3116827B2 (ja) 2000-12-11
DE69715993T2 (de) 2003-06-12
EP0823685B1 (en) 2002-10-02

Similar Documents

Publication Publication Date Title
US7069494B2 (en) Application of special ECC matrix for solving stuck bit faults in an ECC protected mechanism
US7272773B2 (en) Cache directory array recovery mechanism to support special ECC stuck bit matrix
EP0090638A2 (en) Cache memory systems
US5875201A (en) Second level cache having instruction cache parity error control
JPH1031619A (ja) キャッシュメモリ制御装置
JP3741318B2 (ja) 誤り検出および訂正方法および装置
JP2002007225A (ja) アドレスパリティエラー処理方法並びに情報処理装置および記憶装置
KR920001104B1 (ko) 어드레스 라인 오류 테스트 방법
JP2013196393A (ja) 演算処理装置及び演算処理装置の制御方法
JPS6310460B2 (ja)
JPS6049950B2 (ja) Ｌｒｕエラ−処理方式
US5381544A (en) Copyback memory system and cache memory controller which permits access while error recovery operations are performed
US5916314A (en) Method and apparatus for cache tag mirroring
US20020010891A1 (en) Redundant memory access system
JPS63257854A (ja) Ｌｒｕメモリ障害検出回路
JPH0773106A (ja) キャッシュメモリ
JPH06214890A (ja) 計算機
JPS60142759A (ja) Ｌｒｕ決定用記憶装置のエラ−検出方式
JP2993099B2 (ja) 二重化メモリ装置
JP3106448B2 (ja) プロセッサ装置
JPH1011284A (ja) 制御記憶装置
JPH0756816A (ja) メモリの制御装置
JP2000305840A (ja) キャッシュメモリ及びその障害検出方法
JPH0341538A (ja) 主記憶装置
JPH0223442A (ja) メモリ制御装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000905

LAPS Cancellation because of no payment of annual fees