JPH05127893A - マイクロプログラム制御方式 - Google Patents
マイクロプログラム制御方式Info
- Publication number
- JPH05127893A JPH05127893A JP31197891A JP31197891A JPH05127893A JP H05127893 A JPH05127893 A JP H05127893A JP 31197891 A JP31197891 A JP 31197891A JP 31197891 A JP31197891 A JP 31197891A JP H05127893 A JPH05127893 A JP H05127893A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- address
- control memory
- alternative
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 LSIに内蔵できる制御メモリが小さい場合
に、十分な数の代替マイクロ命令を確保できないという
問題を軽減し、より多くの代替マイクロ命令を用意する
ことができるマイクロプログラム制御方式を提供するこ
とを目的とする。 【構成】 マイクロ命令レジスタ1−4、代替マイクロ
命令アドレスの収納アドレスと不良マイクロ命令のアド
レスを記憶した連想メモリの代替マイクロ命令アドレス
メモリ1−6、そのヒット信号でメモリのアドレスを選
択する第1選択器1−8、基本マイクロ命令が収納され
た内蔵制御メモリ1−2、内蔵制御メモリのマイクロ命
令か外付け制御メモリのマイクロ命令の何れかを選択す
る第2選択器1−9、これに切替信号を出す切替信号発
生器1−7、マイクロ命令を設定するマイクロ命令レジ
スタ1−5等を収納したLSI1−1と、マイクロ命令
が収納された外付け制御メモリ1−3で構成される。
に、十分な数の代替マイクロ命令を確保できないという
問題を軽減し、より多くの代替マイクロ命令を用意する
ことができるマイクロプログラム制御方式を提供するこ
とを目的とする。 【構成】 マイクロ命令レジスタ1−4、代替マイクロ
命令アドレスの収納アドレスと不良マイクロ命令のアド
レスを記憶した連想メモリの代替マイクロ命令アドレス
メモリ1−6、そのヒット信号でメモリのアドレスを選
択する第1選択器1−8、基本マイクロ命令が収納され
た内蔵制御メモリ1−2、内蔵制御メモリのマイクロ命
令か外付け制御メモリのマイクロ命令の何れかを選択す
る第2選択器1−9、これに切替信号を出す切替信号発
生器1−7、マイクロ命令を設定するマイクロ命令レジ
スタ1−5等を収納したLSI1−1と、マイクロ命令
が収納された外付け制御メモリ1−3で構成される。
Description
【0001】
【産業上の利用分野】本発明は、マイクロプログラムを
持つデ−タ処理装置のマイクロプログラム制御方式に関
するものである。
持つデ−タ処理装置のマイクロプログラム制御方式に関
するものである。
【0002】
【従来技術】図3はマイクロプログラムを持つデ−タ処
理装置のマイクロ命令アクセス部分についての一構成例
を示すブロック図である。一般にマイクロ命令アドレス
レジスタ3−4に格納されたマイクロ命令アドレスに基
づき、内臓制御メモリ3−2または外付け制御メモリ3
−3から読み出され、マイクロ命令レジスタ3−5に格
納される。
理装置のマイクロ命令アクセス部分についての一構成例
を示すブロック図である。一般にマイクロ命令アドレス
レジスタ3−4に格納されたマイクロ命令アドレスに基
づき、内臓制御メモリ3−2または外付け制御メモリ3
−3から読み出され、マイクロ命令レジスタ3−5に格
納される。
【0003】本図では主たる制御メモリは二つあって、
一つは一点鎖線で示されるLSI3−1内に内蔵される
内蔵制御メモリ3−2と、もう一つはLSI3−1外に
存在する外付け制御メモリ3−3である。このようにな
っているのは、全体として制御メモリ容量が大きくLS
I3−1内に全てを集積搭載できなく、従って固定的基
本機能のマイクロ命令を内蔵制御メモリ3−2に収納
し、応用、拡張機能のマイクロ命令を書替え可能な外付
け制御メモリ3−3に収納しているからである。
一つは一点鎖線で示されるLSI3−1内に内蔵される
内蔵制御メモリ3−2と、もう一つはLSI3−1外に
存在する外付け制御メモリ3−3である。このようにな
っているのは、全体として制御メモリ容量が大きくLS
I3−1内に全てを集積搭載できなく、従って固定的基
本機能のマイクロ命令を内蔵制御メモリ3−2に収納
し、応用、拡張機能のマイクロ命令を書替え可能な外付
け制御メモリ3−3に収納しているからである。
【0004】又内蔵制御メモリ3−2は、やはりLSI
3−1の集積度の制約からビット当りのトランジスタ数
の多いスタティックRAM(SRAM)ではなく、ビッ
ト当りのトランジスタ数の少ないROMが使用される場
合が多い。この場合問題となるのはROMは読み出し専
用であるため、LSI3−1が製造された後に内蔵制御
メモリ3−2上に格納されたマイクロ命令に誤りが発見
されてもすぐには誤りを修正できない点である。誤りを
修正するにはLSI3−1を製造し直すほかない。
3−1の集積度の制約からビット当りのトランジスタ数
の多いスタティックRAM(SRAM)ではなく、ビッ
ト当りのトランジスタ数の少ないROMが使用される場
合が多い。この場合問題となるのはROMは読み出し専
用であるため、LSI3−1が製造された後に内蔵制御
メモリ3−2上に格納されたマイクロ命令に誤りが発見
されてもすぐには誤りを修正できない点である。誤りを
修正するにはLSI3−1を製造し直すほかない。
【0005】そこで図3の従来例では、内蔵制御メモリ
3−2上のマイクロ命令に誤りがあった場合、誤ってい
るマイクロ命令のマイクロ命令アドレスと正しいマイク
ロ命令を複数登録できる書替え可能な代替制御メモリ3
−6を所有している。代替制御メモリ3−6は連想メモ
リで作られており、Nビットのマイックロ命令アドレス
を入力し、そのアドレスが登録されていると(連想ヒッ
トすると)Mビットのマイクロ命令が読み出されるよう
になっている。
3−2上のマイクロ命令に誤りがあった場合、誤ってい
るマイクロ命令のマイクロ命令アドレスと正しいマイク
ロ命令を複数登録できる書替え可能な代替制御メモリ3
−6を所有している。代替制御メモリ3−6は連想メモ
リで作られており、Nビットのマイックロ命令アドレス
を入力し、そのアドレスが登録されていると(連想ヒッ
トすると)Mビットのマイクロ命令が読み出されるよう
になっている。
【0006】今マイクロ命令アドレスレジスタ3−4に
マイクロ命令アドレスがセットされると、これに基づい
て代替制御メモリ3−6、内蔵制御メモリ3−2又は外
付け制御メモリ3−3からマイクロ命令が読み出され
る。
マイクロ命令アドレスがセットされると、これに基づい
て代替制御メモリ3−6、内蔵制御メモリ3−2又は外
付け制御メモリ3−3からマイクロ命令が読み出され
る。
【0007】第1選択器3−8はマイクロ命令アドレス
が代替制御メモリ3−6に登録されている場合に、代替
制御メモリ3−6からのマイクロ命令(代替マイクロ命
令)を選択し、そうでない場合は内蔵制御メモリ3−2
からのマイクロ命令を選択するようになっている。
が代替制御メモリ3−6に登録されている場合に、代替
制御メモリ3−6からのマイクロ命令(代替マイクロ命
令)を選択し、そうでない場合は内蔵制御メモリ3−2
からのマイクロ命令を選択するようになっている。
【0008】切替信号発生器3−7は、マイクロ命令ア
ドレスが外付け制御メモリ3−3のものであると判断す
ると、第2選択器3−9を外付け制御メモリ3−3から
のマイクロ命令を選択するように切替信号を出力し、そ
の結果、外付け制御メモリ3−3からのマイクロ命令が
マイクロ命令レジスタ3−5に格納される。又マイクロ
命令アドレスが内蔵制御メモリ3−2のものである場合
は、第1選択器3−8で選択されたマイクロ命令がマイ
クロ命令レジスタ3−5に格納される。
ドレスが外付け制御メモリ3−3のものであると判断す
ると、第2選択器3−9を外付け制御メモリ3−3から
のマイクロ命令を選択するように切替信号を出力し、そ
の結果、外付け制御メモリ3−3からのマイクロ命令が
マイクロ命令レジスタ3−5に格納される。又マイクロ
命令アドレスが内蔵制御メモリ3−2のものである場合
は、第1選択器3−8で選択されたマイクロ命令がマイ
クロ命令レジスタ3−5に格納される。
【0009】このような構造にすることによって、内蔵
制御メモリ3−2のマイクロ命令に誤りがあっても、修
正したマイクロ命令(代替マイクロ命令)を代替制御メ
モリ3−6に登録しておけば正しいマイクロ命令がマイ
クロ命令レジスタ3−5に格納され、正しい動作が行わ
れることになる。
制御メモリ3−2のマイクロ命令に誤りがあっても、修
正したマイクロ命令(代替マイクロ命令)を代替制御メ
モリ3−6に登録しておけば正しいマイクロ命令がマイ
クロ命令レジスタ3−5に格納され、正しい動作が行わ
れることになる。
【0010】
【発明が解決しようとする課題】しかしながら、上記構
成中の代替制御メモリ3−6はMビットのマイクロ命令
を複数持っているが、マイクロ命令語のビット幅すなわ
ちMの値はかなり大きくデ−タ処理装置によっては百数
十ビットから数百ビットに至るものもあり、LSI集積
度の制約上十分な数の代替マイクロ命令を用意できるだ
けの代替制御メモリ容量を確保できないという問題点が
あった。
成中の代替制御メモリ3−6はMビットのマイクロ命令
を複数持っているが、マイクロ命令語のビット幅すなわ
ちMの値はかなり大きくデ−タ処理装置によっては百数
十ビットから数百ビットに至るものもあり、LSI集積
度の制約上十分な数の代替マイクロ命令を用意できるだ
けの代替制御メモリ容量を確保できないという問題点が
あった。
【0011】本発明は上述の点に鑑みてなされたもの
で、上記問題点即ち、十分な数の代替マイクロ命令を確
保できないという問題を軽減し、より多くの代替マイク
ロ命令を用意することができるマイクロプログラム制御
方式を提供することを目的とする。
で、上記問題点即ち、十分な数の代替マイクロ命令を確
保できないという問題を軽減し、より多くの代替マイク
ロ命令を用意することができるマイクロプログラム制御
方式を提供することを目的とする。
【0012】
【課題を解決するための手段】上記課題を解決するため
本発明は、 (1)図1に示すようにマイクロプログラムを持つデ−
タ処理装置において、マイクロ命令アドレス1−4に基
づいて代替マイクロ命令アドレスを発生する連想メモリ
手段と、マイクロ命令アドレスと代替マイクロ命令アド
レスを切替える手段とを設け、ビット数の多い代替マイ
クロ命令語を外付け制御メモリ1−3上に置き、代わり
にビット数の少ない代替マイクロ命令アドレスをLSI
1−1内に収納した。
本発明は、 (1)図1に示すようにマイクロプログラムを持つデ−
タ処理装置において、マイクロ命令アドレス1−4に基
づいて代替マイクロ命令アドレスを発生する連想メモリ
手段と、マイクロ命令アドレスと代替マイクロ命令アド
レスを切替える手段とを設け、ビット数の多い代替マイ
クロ命令語を外付け制御メモリ1−3上に置き、代わり
にビット数の少ない代替マイクロ命令アドレスをLSI
1−1内に収納した。
【0013】(2)図2のようにマイクロ命令アドレス
に基づいて代替指示を発生する手段と、その代替指示に
基づいて、代替されるべき誤りのあるマイクロ命令の代
わりに代替マイクロ命令を選択する手段とを設け、ビッ
ト数の多い代替命令をLSI2−1外の外付け制御メモ
リ2−3上に収納し、LSI2−1内からは代替マイク
ロ命令を除いた。
に基づいて代替指示を発生する手段と、その代替指示に
基づいて、代替されるべき誤りのあるマイクロ命令の代
わりに代替マイクロ命令を選択する手段とを設け、ビッ
ト数の多い代替命令をLSI2−1外の外付け制御メモ
リ2−3上に収納し、LSI2−1内からは代替マイク
ロ命令を除いた。
【0014】
【作用】上記(1)の手段によれば、代替されるべきマ
イクロ命令アドレスは、連想メモリの出力である代替マ
イクロ命令アドレスに変換される。代替のアドレス先の
外付けの書替え可能な制御メモリ上に収納されている代
替マイクロ命令が選択されて正しいマイクロ命令が実行
されるようになる。
イクロ命令アドレスは、連想メモリの出力である代替マ
イクロ命令アドレスに変換される。代替のアドレス先の
外付けの書替え可能な制御メモリ上に収納されている代
替マイクロ命令が選択されて正しいマイクロ命令が実行
されるようになる。
【0015】またマイクロ命令アドレスのビット数Nは
せいぜい16ビット程度のものであるからハ−ドウェア
量を削減したり、代替箇所の数を従来例より十分増やす
ことができる。
せいぜい16ビット程度のものであるからハ−ドウェア
量を削減したり、代替箇所の数を従来例より十分増やす
ことができる。
【0016】上記(2)の手段によれば、代替されるべ
きマイクロ命令アドレスは、代替指示発生器の信号によ
り切替信号発生器が動作し、代替のアドレス先の外付け
の書替え可能な制御メモリ上に収納されている代替マイ
クロ命令が選択されて正しいマイクロ命令が実行される
ようになる。
きマイクロ命令アドレスは、代替指示発生器の信号によ
り切替信号発生器が動作し、代替のアドレス先の外付け
の書替え可能な制御メモリ上に収納されている代替マイ
クロ命令が選択されて正しいマイクロ命令が実行される
ようになる。
【0017】またハ−ドウェア量を削減した分LSIの
面積が有効に使用でき、更に多くの代替箇所をLSI2
−1内に持つことができるようになる。即ち従来例より
代替箇所の数を十分大きな数とすることができる。
面積が有効に使用でき、更に多くの代替箇所をLSI2
−1内に持つことができるようになる。即ち従来例より
代替箇所の数を十分大きな数とすることができる。
【0018】
【実施例】以下本発明の一実施例を図面に基づいて詳細
に説明する。図1は請求項1に係るマイクロ命令アクセ
ス部分の構成例1を示す。マイクロ命令レジスタ1−
4、書替え可能な代替マイクロ命令アドレスメモリ1−
6、第1選択器1−8、内蔵制御メモリ1−2、切替信
号発生器1−7、第2選択器1−9、マイクロ命令レジ
スタ1−5を収納したLSI1−1と、外付け制御メモ
リ1−3で構成される。
に説明する。図1は請求項1に係るマイクロ命令アクセ
ス部分の構成例1を示す。マイクロ命令レジスタ1−
4、書替え可能な代替マイクロ命令アドレスメモリ1−
6、第1選択器1−8、内蔵制御メモリ1−2、切替信
号発生器1−7、第2選択器1−9、マイクロ命令レジ
スタ1−5を収納したLSI1−1と、外付け制御メモ
リ1−3で構成される。
【0019】この発明はマイクロプログラムを持つデ−
タ処理装置において、マイクロ命令アドレスに基づいて
代替マイクロ命令アドレスを発生する連想メモリ手段
と、マイクロ命令アドレスと代替マイクロ命令アドレス
を切替える手段とを設けたものである。これにより代替
されるべきマイクロ命令アドレスは、連想メモリの出力
である代替マイクロ命令アドレスに変換される。代替の
アドレス先の、置替え可能な制御メモリ上に収納されて
いる代替マイクロ命令が読み出されて正しいマイクロ命
令が実行されるようにしたものである。
タ処理装置において、マイクロ命令アドレスに基づいて
代替マイクロ命令アドレスを発生する連想メモリ手段
と、マイクロ命令アドレスと代替マイクロ命令アドレス
を切替える手段とを設けたものである。これにより代替
されるべきマイクロ命令アドレスは、連想メモリの出力
である代替マイクロ命令アドレスに変換される。代替の
アドレス先の、置替え可能な制御メモリ上に収納されて
いる代替マイクロ命令が読み出されて正しいマイクロ命
令が実行されるようにしたものである。
【0020】図1に示す構成のマイクロ命令アクセス部
分において、代替アドレスメモリ1−6は代替されるべ
きマイクロ命令アドレスとその代替マイクロ命令アドレ
スが対になって複数組が格納されている連想メモリであ
って、連想ヒットすると連想ヒット信号と代替マイクロ
命令アドレスを出力する。
分において、代替アドレスメモリ1−6は代替されるべ
きマイクロ命令アドレスとその代替マイクロ命令アドレ
スが対になって複数組が格納されている連想メモリであ
って、連想ヒットすると連想ヒット信号と代替マイクロ
命令アドレスを出力する。
【0021】第1選択器1−8は連想ヒット時には代替
アドレスメモリ1−6からの代替マイクロ命令アドレス
を選択し、それ以外の時はマイクロ命令アドレスレジス
タ1−4からのマイクロ命令アドレスを選択し出力す
る。この出力されたマイクロ命令アドレスに基づき、内
蔵制御メモリ1−2もしくは外付け制御メモリ1−3が
アクセスされる。
アドレスメモリ1−6からの代替マイクロ命令アドレス
を選択し、それ以外の時はマイクロ命令アドレスレジス
タ1−4からのマイクロ命令アドレスを選択し出力す
る。この出力されたマイクロ命令アドレスに基づき、内
蔵制御メモリ1−2もしくは外付け制御メモリ1−3が
アクセスされる。
【0022】内蔵制御メモリ1−2はROMであって、
一点鎖線で囲まれたLSI1−1内に比較的小容量存在
する。一方外付け制御メモリ1−3はLSI1−1外に
存在し、書替え可能な比較的大容量なSRAMである。
一点鎖線で囲まれたLSI1−1内に比較的小容量存在
する。一方外付け制御メモリ1−3はLSI1−1外に
存在し、書替え可能な比較的大容量なSRAMである。
【0023】切替信号発生器1−7は第1選択器1−8
で出力されたマイクロ命令アドレスが外付け制御メモリ
1−3のものであると判断すると第2選択器1−9を外
付け制御メモリ1−3からのマイクロ命令を選択するよ
うに切替信号を出力し、その結果外付け制御メモリ1−
3からのマイクロ命令がマイクロ命令レジスタ1−5に
格納される。又第1選択器1−8で出力されたマイクロ
命令アドレスが内蔵制御メモリ1−2のものである場合
には、切替信号は出力されず、内蔵制御メモリ1−2か
らのマイクロ命令が第2選択器1−9で選択され、マイ
クロ命令レジスタ1−5に格納される。
で出力されたマイクロ命令アドレスが外付け制御メモリ
1−3のものであると判断すると第2選択器1−9を外
付け制御メモリ1−3からのマイクロ命令を選択するよ
うに切替信号を出力し、その結果外付け制御メモリ1−
3からのマイクロ命令がマイクロ命令レジスタ1−5に
格納される。又第1選択器1−8で出力されたマイクロ
命令アドレスが内蔵制御メモリ1−2のものである場合
には、切替信号は出力されず、内蔵制御メモリ1−2か
らのマイクロ命令が第2選択器1−9で選択され、マイ
クロ命令レジスタ1−5に格納される。
【0024】内蔵制御メモリ1−2のマイクロ命令に誤
りがあった場合、代替マイクロ命令を外付け制御メモリ
1−3の空き番地に書いておく。代替マイクロ命令アド
レスメモリ1−6には、内蔵制御メモリ1−2上の誤っ
たマイクロ命令アドレスと、外付け制御メモリ1−3上
の代替マイクロ命令を収納したアドレスとを対にして登
録しておく。こうすることによって、内蔵制御メモリ1
−2上の誤ったマイクロ命令は、外付け制御メモリ1−
3上の正しいマイクロ命令に代替される。
りがあった場合、代替マイクロ命令を外付け制御メモリ
1−3の空き番地に書いておく。代替マイクロ命令アド
レスメモリ1−6には、内蔵制御メモリ1−2上の誤っ
たマイクロ命令アドレスと、外付け制御メモリ1−3上
の代替マイクロ命令を収納したアドレスとを対にして登
録しておく。こうすることによって、内蔵制御メモリ1
−2上の誤ったマイクロ命令は、外付け制御メモリ1−
3上の正しいマイクロ命令に代替される。
【0025】図2は請求項2に係るマイクロ命令アクセ
ス部分の構成例2を示すブロック図である。マイクロ命
令レジスタ2−4、書替え可能な代替指示発生器2−
6、内蔵制御メモリ2−2、切替信号発生器2−7、選
択器2−9、マイクロ命令レジスタ2−5を収納したL
SI2−1と、外付け制御メモリ2−3で構成される。
ス部分の構成例2を示すブロック図である。マイクロ命
令レジスタ2−4、書替え可能な代替指示発生器2−
6、内蔵制御メモリ2−2、切替信号発生器2−7、選
択器2−9、マイクロ命令レジスタ2−5を収納したL
SI2−1と、外付け制御メモリ2−3で構成される。
【0026】マイクロ命令アドレスに基づいて代替指示
を発生する代替指示発生器2−6と、その代替指示に基
づいて、代替されるべき内蔵制御メモリ2−2上のマイ
クロ命令の代わりに外付け制御メモリ2−3上の代替マ
イクロ命令を選択する選択器2−9とを設けたものであ
る。
を発生する代替指示発生器2−6と、その代替指示に基
づいて、代替されるべき内蔵制御メモリ2−2上のマイ
クロ命令の代わりに外付け制御メモリ2−3上の代替マ
イクロ命令を選択する選択器2−9とを設けたものであ
る。
【0027】代替指示発生器2−6は代替されるべきN
ビットのマイクロ命令アドレスが複数格納されており、
その内の一つが、入力されるNビットのマイクロ命令ア
ドレスと一致すると代替指示信号を発生することにより
代替指示を切替信号発生器2−7に対して行う。
ビットのマイクロ命令アドレスが複数格納されており、
その内の一つが、入力されるNビットのマイクロ命令ア
ドレスと一致すると代替指示信号を発生することにより
代替指示を切替信号発生器2−7に対して行う。
【0028】選択器2−9は内蔵制御メモリ2−2から
のマイクロ命令、又は外付け制御メモリ2−3からのマ
イクロ命令を選択し、マイクロ命令レジスタ2−5へ出
力する。切替信号発生器2−7は、選択器2−9に対
し、代替指示が行われていない場合は、入力されるマイ
クロ命令アドレスが内蔵制御メモリ2−2のものであれ
ば、内蔵制御メモリ2−2からのマイクロ命令を選択す
る様に、また外付け制御メモリ2−3のものであれば、
外付け制御メモリ2−3からのマイクロ命令を選択出力
するように切替信号を発生する。
のマイクロ命令、又は外付け制御メモリ2−3からのマ
イクロ命令を選択し、マイクロ命令レジスタ2−5へ出
力する。切替信号発生器2−7は、選択器2−9に対
し、代替指示が行われていない場合は、入力されるマイ
クロ命令アドレスが内蔵制御メモリ2−2のものであれ
ば、内蔵制御メモリ2−2からのマイクロ命令を選択す
る様に、また外付け制御メモリ2−3のものであれば、
外付け制御メモリ2−3からのマイクロ命令を選択出力
するように切替信号を発生する。
【0029】代替指示が行われている場合は、選択器2
−9に対し外付け制御メモリ2−3からのマイクロ命令
を選択出力するように切替信号を発生する。マイクロ命
令レジスタ2−5は選択器2−9により選択されたマイ
クロ命令を格納する。
−9に対し外付け制御メモリ2−3からのマイクロ命令
を選択出力するように切替信号を発生する。マイクロ命
令レジスタ2−5は選択器2−9により選択されたマイ
クロ命令を格納する。
【0030】内蔵制御メモリ2−2はROMであって一
点鎖線で囲まれたLSI2−1内に比較的小容量存在す
る。一方外付け制御メモリ2−3はLSI2−1外に存
在し、書替え可能な比較的大容量なSRAMであり、そ
のアドレス領域は、内蔵制御メモリ2−2のアドレス領
域を包含している。
点鎖線で囲まれたLSI2−1内に比較的小容量存在す
る。一方外付け制御メモリ2−3はLSI2−1外に存
在し、書替え可能な比較的大容量なSRAMであり、そ
のアドレス領域は、内蔵制御メモリ2−2のアドレス領
域を包含している。
【0031】内蔵制御メモリ2−2の或るアドレスのマ
イクロ命令に誤りがあった場合、外付け制御メモリ2−
3上の同一アドレス(内部制御メモリと同一アドレス)
上に予め代替マイクロ命令を書いておき、代替指示発生
器には、該アドレスを記録しておく。マイクロ命令アド
レスレジスタ2−4が該アドレスを示したとき、代替指
示発生器2−6は、切替信号発生器2−7に対し代替指
示信号を出し、更に選択器2−9を動作させて内蔵制御
メモリ2−2の誤ったマイクロ命令ではなく、外付け制
御メモリ上の正しいマイクロ命令を代替させてマイクロ
命令レジスタ2−5に設定する。
イクロ命令に誤りがあった場合、外付け制御メモリ2−
3上の同一アドレス(内部制御メモリと同一アドレス)
上に予め代替マイクロ命令を書いておき、代替指示発生
器には、該アドレスを記録しておく。マイクロ命令アド
レスレジスタ2−4が該アドレスを示したとき、代替指
示発生器2−6は、切替信号発生器2−7に対し代替指
示信号を出し、更に選択器2−9を動作させて内蔵制御
メモリ2−2の誤ったマイクロ命令ではなく、外付け制
御メモリ上の正しいマイクロ命令を代替させてマイクロ
命令レジスタ2−5に設定する。
【0032】
【発明の効果】以上、説明したように本発明によれば、
下記のような効果が期待される。 (1)請求項1によれば、代替部分をマイクロ命令その
ものではなくアドレスとしたことにより連想メモリのビ
ット数を少なくでき、その分十分な数の代替箇所を確保
することができる。 (2)請求項2によれば、一つの代替に対するハ−ドウ
ェア容量を少なくした分LSIの面積が有効に使用で
き、代替可能な箇所を十分確保することができる。
下記のような効果が期待される。 (1)請求項1によれば、代替部分をマイクロ命令その
ものではなくアドレスとしたことにより連想メモリのビ
ット数を少なくでき、その分十分な数の代替箇所を確保
することができる。 (2)請求項2によれば、一つの代替に対するハ−ドウ
ェア容量を少なくした分LSIの面積が有効に使用で
き、代替可能な箇所を十分確保することができる。
【図1】請求項1に係るマイクロ命令アクセス部分の構
成例1を示す図である。
成例1を示す図である。
【図2】請求項2に係るマイクロ命令アクセス部分の構
成例2を示す図である。
成例2を示す図である。
【図3】従来技術によるマイクロ命令アクセス部分の構
成例を示す図である。
成例を示す図である。
1−1 LSI 1−2 内蔵制御メモリ 1−3 外付け制御メモリ 1−4 マイクロ命令アドレスレジスタ 1−5 マイクロ命令レジスタ 1−6 代替マイクロ命令アドレスメモリ 1−7 切替信号発生器 1−8 第1選択器 1−9 第2選択器
Claims (2)
- 【請求項1】 LSIに内蔵された書替不可能な制御メ
モリと、LSIの外に設けた書替可能な制御メモリにマ
イクロプログラムを収納したデ−タ処理装置のマイクロ
プログラム制御方式において、 マイクロ命令アドレスに基づいて代替マイクロ命令アド
レスを発生する連想メモリ手段と、マイクロ命令アドレ
スと代替マイクロ命令アドレスとを切替る手段と、代替
マイクロ命令はLSI外の書換可能な制御メモリ上に置
き、書換不可能な制御メモリ上のマイクロ命令を代替す
る場合には、その書換可能な制御メモリ上に書かれた代
替マイクロ命令を選択する手段とを設けたことを特徴と
するマイクロプログラム制御方式。 - 【請求項2】 上記請求項1のマイクロプログラム制御
方式において、 マイクロ命令アドレスに基づいて代替指示信号を発生す
る手段と、代替マイクロ命令は、LSI外の書換可能な
制御メモリ上に置き、書換不可能な制御メモリ上のマイ
クロ命令を代替する場合には、前記代替指示信号によ
り、その書換可能な制御メモリ上に書かれた代替マイク
ロ命令を選択する手段とを設けたことを特徴とするマイ
クロプログラム制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31197891A JPH05127893A (ja) | 1991-10-30 | 1991-10-30 | マイクロプログラム制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31197891A JPH05127893A (ja) | 1991-10-30 | 1991-10-30 | マイクロプログラム制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05127893A true JPH05127893A (ja) | 1993-05-25 |
Family
ID=18023731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31197891A Pending JPH05127893A (ja) | 1991-10-30 | 1991-10-30 | マイクロプログラム制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05127893A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012238312A (ja) * | 2011-05-10 | 2012-12-06 | Crocus Technology Sa | 読み出し専用メモリを有する情報処理装置及び読み出し専用メモリをパッチングするための方法 |
-
1991
- 1991-10-30 JP JP31197891A patent/JPH05127893A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012238312A (ja) * | 2011-05-10 | 2012-12-06 | Crocus Technology Sa | 読み出し専用メモリを有する情報処理装置及び読み出し専用メモリをパッチングするための方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4059850A (en) | Memory system word group priority device with least-recently used criterion | |
US4446517A (en) | Microprogram memory with page addressing and address decode in memory | |
JPH0248931B2 (ja) | ||
US4942521A (en) | Microprocessor with a cache memory in which validity flags for first and second data areas are simultaneously readable | |
JP3190700B2 (ja) | アドレス変換装置 | |
JPH05127893A (ja) | マイクロプログラム制御方式 | |
KR100517765B1 (ko) | 캐시 메모리 및 그 제어 방법 | |
JPS6273499A (ja) | プロセツサの制御コ−ド記憶装置 | |
JPH01173241A (ja) | キャッシュメモリ装置 | |
JPS6148174B2 (ja) | ||
JPS6212532B2 (ja) | ||
JPS61214039A (ja) | キヤツシユメモリ | |
JP2002007154A (ja) | 情報処理装置 | |
JPH0226252B2 (ja) | ||
JPH0696112A (ja) | ベクトルデータ処理回路 | |
JPH05298086A (ja) | 情報処理装置 | |
JPH05334189A (ja) | データ記憶装置 | |
JPH04242431A (ja) | 情報処理装置 | |
JPH0363726A (ja) | 階層型分岐ヒストリテーブル | |
JPH06100980B2 (ja) | キャッシュメモリ | |
JPH0439099B2 (ja) | ||
JPH0256650A (ja) | メモリ装置 | |
JPH0546480A (ja) | メモリアクセス方式 | |
JPH05314003A (ja) | キャッシュメモリ装置 | |
JPS61271549A (ja) | キヤツシユメモリ |