JPH09284308A - Ａｔｍセルルーティング制御方法及び制御装置 - Google Patents
Ａｔｍセルルーティング制御方法及び制御装置Info
- Publication number
- JPH09284308A JPH09284308A JP9851296A JP9851296A JPH09284308A JP H09284308 A JPH09284308 A JP H09284308A JP 9851296 A JP9851296 A JP 9851296A JP 9851296 A JP9851296 A JP 9851296A JP H09284308 A JPH09284308 A JP H09284308A
- Authority
- JP
- Japan
- Prior art keywords
- port number
- cell
- logical port
- header
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ＡＴＭルーティング制御の処理を簡略化で
き、また、セルスイッチの入出力部とインターフェース
部との接続順序の柔軟な設定／変更を可能にする。 【解決手段】 セル信号に最初に付加する装置内ヘッダ
として論理的ポート番号（ＩＦ番号）を用い、前記論理
ポート番号と前記セルスイッチの物理的ポート番号との
変換テーブルを用いて、セルスイッチの入力ポートにお
いて前記セル信号の論理ポート番号を前記セルスイッチ
の物理的ポート番号に付け替えてセル信号を送出するこ
とにより、複数の入力ポートから複数の出力ポートにセ
ルスイッチによりセル信号を振り分ける。ルーティング
テーブルとルーティングの制御部のポート情報を論理的
ポート情報に一致させることができ処理等が簡略化でき
る。
き、また、セルスイッチの入出力部とインターフェース
部との接続順序の柔軟な設定／変更を可能にする。 【解決手段】 セル信号に最初に付加する装置内ヘッダ
として論理的ポート番号（ＩＦ番号）を用い、前記論理
ポート番号と前記セルスイッチの物理的ポート番号との
変換テーブルを用いて、セルスイッチの入力ポートにお
いて前記セル信号の論理ポート番号を前記セルスイッチ
の物理的ポート番号に付け替えてセル信号を送出するこ
とにより、複数の入力ポートから複数の出力ポートにセ
ルスイッチによりセル信号を振り分ける。ルーティング
テーブルとルーティングの制御部のポート情報を論理的
ポート情報に一致させることができ処理等が簡略化でき
る。
Description
【０００１】
【発明の属する技術分野】本発明はデータ通信の１手段
であるＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓ
ｆｅｒ Ｍｏｄｅ：非同期転送モード）通信方式に関
し、ＡＴＭセル信号を複数の入出力ポート間でルーティ
ングするＡＴＭセルルーティング制御方法及び装置に関
する。
であるＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓ
ｆｅｒ Ｍｏｄｅ：非同期転送モード）通信方式に関
し、ＡＴＭセル信号を複数の入出力ポート間でルーティ
ングするＡＴＭセルルーティング制御方法及び装置に関
する。
【０００２】
【従来の技術】ＡＴＭセル信号を複数の入力ポートと複
数の出力ポート間でルーティングするＡＴＭスイッチ機
能を実現する手段の従来の例を図１、図７〜図９を参照
し説明する。
数の出力ポート間でルーティングするＡＴＭスイッチ機
能を実現する手段の従来の例を図１、図７〜図９を参照
し説明する。
【０００３】入力部１０は複数のＡＴＭセル信号の入力
ポート、出力部１６は複数のＡＴＭセル信号の出力ポー
トでありそれぞれ５３バイト単位のＡＴＭセル信号が入
出力する。図１において全体は各入力・出力ポート毎に
設けたＩＦ（インターフェース）部１００、セルスイッ
チを行うＳＷ（スイッチ）部１０１、ルーティングの制
御を行う制御部１０３に分割し示しており、この分割自
体は本質的なものではないが機能的には一般的な構成で
ある。各入力ポート１０から入力したＡＴＭセル信号は
ＩＦ部１００のヘッダ付加部２００で各セル信号毎にヘ
ッダ追加部分（以下装置内ヘッダと呼ぶ）を付加する。
例えば装置内ヘッダが１バイトの場合はＡＴＭセル信号
の単位はここで５４バイトとなる。装置内ヘッダを追加
する目的は、複数の入力ポート・出力ポートを有する場
合もとのＡＴＭセル信号が持つヘッダ部分５バイトでは
処理に必要な情報が不足するからであり、例えば複数の
入力ポートを区別する情報を装置内ヘッダに置かれる。
ポート、出力部１６は複数のＡＴＭセル信号の出力ポー
トでありそれぞれ５３バイト単位のＡＴＭセル信号が入
出力する。図１において全体は各入力・出力ポート毎に
設けたＩＦ（インターフェース）部１００、セルスイッ
チを行うＳＷ（スイッチ）部１０１、ルーティングの制
御を行う制御部１０３に分割し示しており、この分割自
体は本質的なものではないが機能的には一般的な構成で
ある。各入力ポート１０から入力したＡＴＭセル信号は
ＩＦ部１００のヘッダ付加部２００で各セル信号毎にヘ
ッダ追加部分（以下装置内ヘッダと呼ぶ）を付加する。
例えば装置内ヘッダが１バイトの場合はＡＴＭセル信号
の単位はここで５４バイトとなる。装置内ヘッダを追加
する目的は、複数の入力ポート・出力ポートを有する場
合もとのＡＴＭセル信号が持つヘッダ部分５バイトでは
処理に必要な情報が不足するからであり、例えば複数の
入力ポートを区別する情報を装置内ヘッダに置かれる。
【０００４】ヘッダ付加部２００で装置内ヘッダを付加
されたＡＴＭセル信号１１はＳＷ部１０１に送られる。
ＳＷ部１０１は各入力ポート１０に応じたＩＦ部１００
からそれぞれ前記ＡＴＭセル信号１１を入力する。入力
したＡＴＭセル信号１１はヘッダ付替部２０１で装置内
ヘッダ情報、ＡＴＭセルヘッダ情報を付替えてＡＴＭセ
ル信号１２となりセルスイッチ２０３に入力される。
されたＡＴＭセル信号１１はＳＷ部１０１に送られる。
ＳＷ部１０１は各入力ポート１０に応じたＩＦ部１００
からそれぞれ前記ＡＴＭセル信号１１を入力する。入力
したＡＴＭセル信号１１はヘッダ付替部２０１で装置内
ヘッダ情報、ＡＴＭセルヘッダ情報を付替えてＡＴＭセ
ル信号１２となりセルスイッチ２０３に入力される。
【０００５】ヘッダ付替部２０１の詳細を図７に示す。
ＡＴＭセル信号１１はヘッダ検出部３０１に入力し、Ａ
ＴＭセルヘッダからＶＰ番号／ＶＣ番号を検出された
後、ヘッダ付替部３０２に送られる。検出したＶＰ番号
／ＶＣ番号は信号１４Ａとしてルーティングテーブル部
２０４に送られる。
ＡＴＭセル信号１１はヘッダ検出部３０１に入力し、Ａ
ＴＭセルヘッダからＶＰ番号／ＶＣ番号を検出された
後、ヘッダ付替部３０２に送られる。検出したＶＰ番号
／ＶＣ番号は信号１４Ａとしてルーティングテーブル部
２０４に送られる。
【０００６】ヘッダ付替部３０２では接続先ポート番号
１４Ｃ・接続先ＶＰ／ＶＣ番号１４Ｄをルーティングテ
ーブル部２０４から入力し、接続先ポート番号は装置内
セル部分の、接続先ＶＰ／ＶＣ番号はＡＴＭセルヘッダ
部分の該当部分を付替て、ＡＴＭセル信号１２としてセ
ルスイッチ部２０３に送られる。
１４Ｃ・接続先ＶＰ／ＶＣ番号１４Ｄをルーティングテ
ーブル部２０４から入力し、接続先ポート番号は装置内
セル部分の、接続先ＶＰ／ＶＣ番号はＡＴＭセルヘッダ
部分の該当部分を付替て、ＡＴＭセル信号１２としてセ
ルスイッチ部２０３に送られる。
【０００７】ルーティングテーブル部２０４の詳細を図
８に示す。ヘッダ検出部３０１から入力したＶＰ番号／
ＶＣ番号１４Ａは各入力ポート毎に送られてくるのでマ
ルチプレクサ３０３で順次選択して信号２２としてルー
ティングテーブル３０４に送られる。同時にＳＷ部又は
セルスイッチのどの入力ポートの信号かを示す入力ポー
ト番号信号２４を同時に送る。ルーティングテーブル３
０４の内容を図９に示す。接続元ポート番号は入力ポー
ト番号信号２４、接続元ＶＰＩ／ＶＣＩは入力ＶＰ番号
／ＶＣ番号２２を使用し、それにより接続先ポート番号
１４Ｃ、接続先ＶＰ番号／ＶＣ番号１４Ｄを出力し、ヘ
ッダ付替部２０１に送られる。ヘッダ付替部３０２は前
記接続先ポート番号１４Ｃ、接続先ＶＰ番号／ＶＣ番号
１４Ｄを入力し、ヘッダ部分をこれらに付替えたＡＴＭ
セル信号１２としてセルスイッチ２０３に送られる。
８に示す。ヘッダ検出部３０１から入力したＶＰ番号／
ＶＣ番号１４Ａは各入力ポート毎に送られてくるのでマ
ルチプレクサ３０３で順次選択して信号２２としてルー
ティングテーブル３０４に送られる。同時にＳＷ部又は
セルスイッチのどの入力ポートの信号かを示す入力ポー
ト番号信号２４を同時に送る。ルーティングテーブル３
０４の内容を図９に示す。接続元ポート番号は入力ポー
ト番号信号２４、接続元ＶＰＩ／ＶＣＩは入力ＶＰ番号
／ＶＣ番号２２を使用し、それにより接続先ポート番号
１４Ｃ、接続先ＶＰ番号／ＶＣ番号１４Ｄを出力し、ヘ
ッダ付替部２０１に送られる。ヘッダ付替部３０２は前
記接続先ポート番号１４Ｃ、接続先ＶＰ番号／ＶＣ番号
１４Ｄを入力し、ヘッダ部分をこれらに付替えたＡＴＭ
セル信号１２としてセルスイッチ２０３に送られる。
【０００８】ルーティングテーブルの内容、すなわち接
続元ポート番号・接続元ＶＰ番号／ＶＣ番号と接続先ポ
ート番号・接続先ＶＰ番号／ＶＣ番号の組は制御部１０
３のプロセッサ２０５から制御バス信号１５により読み
出し、書き込みが行われ設定される。
続元ポート番号・接続元ＶＰ番号／ＶＣ番号と接続先ポ
ート番号・接続先ＶＰ番号／ＶＣ番号の組は制御部１０
３のプロセッサ２０５から制御バス信号１５により読み
出し、書き込みが行われ設定される。
【０００９】セルスイッチ２０３では送られてきたＡＴ
Ｍセル信号１２の装置内ヘッダの接続先ポート番号によ
り所定の出力ポートを選択して出力し、複数のＡＴＭセ
ル信号１３としてＩＦ部１０２のヘッダ除去部２０２に
送られる。ヘッダ除去２０２ではヘッダ付加部２００で
追加付加された装置内ヘッダ部分を除去し、５３バイト
のＡＴＭセル信号として出力ポート１６から出力する。
Ｍセル信号１２の装置内ヘッダの接続先ポート番号によ
り所定の出力ポートを選択して出力し、複数のＡＴＭセ
ル信号１３としてＩＦ部１０２のヘッダ除去部２０２に
送られる。ヘッダ除去２０２ではヘッダ付加部２００で
追加付加された装置内ヘッダ部分を除去し、５３バイト
のＡＴＭセル信号として出力ポート１６から出力する。
【００１０】以上の手段により複数の入力ポート・出力
ポート間でＡＴＭセル信号のセル単位のルーティング機
能が実現される。
ポート間でＡＴＭセル信号のセル単位のルーティング機
能が実現される。
【００１１】
【発明が解決しようとする問題点】従来のＡＴＭセルル
ーティング方式においては、ヘッダ付替部２０１で接続
先ポート番号及びＶＰ番号／ＶＣ番号を付け替える場
合、接続元のポート番号及びＶＰ／ＶＣ番号をもとにル
ーティングテーブル３０４から読出を行う。すなわちＳ
Ｗ部における複数の入力ＡＴＭセル信号１１、出力ＡＴ
Ｍセル信号１３の識別はポート番号で行うのであるが、
このポート番号はＳＷ部１０１における物理的順番によ
って決まる物理ポート番号である。
ーティング方式においては、ヘッダ付替部２０１で接続
先ポート番号及びＶＰ番号／ＶＣ番号を付け替える場
合、接続元のポート番号及びＶＰ／ＶＣ番号をもとにル
ーティングテーブル３０４から読出を行う。すなわちＳ
Ｗ部における複数の入力ＡＴＭセル信号１１、出力ＡＴ
Ｍセル信号１３の識別はポート番号で行うのであるが、
このポート番号はＳＷ部１０１における物理的順番によ
って決まる物理ポート番号である。
【００１２】一方、ルーティングテーブル３０４に設定
する情報は制御部１０３から書き込み・読み出しを行う
のであるが、制御部が扱う複数のＡＴＭセル信号の識別
は物理ポート番号とは異なりＡＴＭセル信号を送出する
局、ルート、伝送路等、インターフェースの論理的な番
号であることが多く、このようなＩＦ部１００／１０２
が持つ論理ポート番号とＳＷ部１０１が持つ物理ポート
番号は１：１に対応しないことが多い。このような場
合、従来の技術では制御部２０５が内部で論理ポート番
号と物理ポート番号の対応情報を持ち、ルーティングテ
ーブル２０４の設定時に対応情報に従って設定を行う必
要があるという問題点があった。
する情報は制御部１０３から書き込み・読み出しを行う
のであるが、制御部が扱う複数のＡＴＭセル信号の識別
は物理ポート番号とは異なりＡＴＭセル信号を送出する
局、ルート、伝送路等、インターフェースの論理的な番
号であることが多く、このようなＩＦ部１００／１０２
が持つ論理ポート番号とＳＷ部１０１が持つ物理ポート
番号は１：１に対応しないことが多い。このような場
合、従来の技術では制御部２０５が内部で論理ポート番
号と物理ポート番号の対応情報を持ち、ルーティングテ
ーブル２０４の設定時に対応情報に従って設定を行う必
要があるという問題点があった。
【００１３】本発明の目的は、ＡＴＭルーティング制御
の処理を簡略化することができ、また、セルスイッチの
入出力部とインターフェース部との接続順序を容易かつ
柔軟に決定／変更することができるＡＴＭセルルーティ
ング制御方法及び制御装置を提供することにある。
の処理を簡略化することができ、また、セルスイッチの
入出力部とインターフェース部との接続順序を容易かつ
柔軟に決定／変更することができるＡＴＭセルルーティ
ング制御方法及び制御装置を提供することにある。
【００１４】
【課題を解決するための手段】上述の課題を解決するた
め、本発明のＡＴＭセルルーティング制御方法は、入出
力ポート情報に関する装置内ヘッダを用いて複数の入力
ポートから複数の出力ポートにセルスイッチによりセル
信号を振り分けるＡＴＭセルルーティング制御方法にお
いて、入力されたセル信号に最初に付加する装置内ヘッ
ダとして論理ポート番号を用い、前記論理ポート番号と
前記セルスイッチの物理ポート番号とのテーブル（ルー
ティングテーブル、物理ポート番号テーブル）を用い
て、前記セルスイッチの入力ポートにおいて前記セル信
号の論理ポート番号を前記セルスイッチの物理ポート番
号に付け替えることを特徴とする。
め、本発明のＡＴＭセルルーティング制御方法は、入出
力ポート情報に関する装置内ヘッダを用いて複数の入力
ポートから複数の出力ポートにセルスイッチによりセル
信号を振り分けるＡＴＭセルルーティング制御方法にお
いて、入力されたセル信号に最初に付加する装置内ヘッ
ダとして論理ポート番号を用い、前記論理ポート番号と
前記セルスイッチの物理ポート番号とのテーブル（ルー
ティングテーブル、物理ポート番号テーブル）を用い
て、前記セルスイッチの入力ポートにおいて前記セル信
号の論理ポート番号を前記セルスイッチの物理ポート番
号に付け替えることを特徴とする。
【００１５】また、本発明のＡＴＭセルルーティング制
御方法は、複数の入力ポートから入力したセル信号を、
ルーティングテーブルに従ってセルスイッチにより複数
の出力ポートに振り分けるＡＴＭセルルーティング制御
方法において、複数の入力ポート毎の前記セル信号に接
続元の論理ポート番号を付加した後、セルスイッチの入
力ポートにおいて前記セル信号毎に付加した前記接続元
の論理ポート番号とセルスイッチの入出力の物理ポート
番号との対応付けを行い、前記セル信号毎に前記ルーテ
ィングテーブルを参照して前記接続元の論理ポート番号
から接続先の物理ポート番号を読み出し、前記セル信号
に付加された前記接続元の論理ポート番号をセルスイッ
チの前記接続先の物理ポート番号に付け替えることを特
徴とする。
御方法は、複数の入力ポートから入力したセル信号を、
ルーティングテーブルに従ってセルスイッチにより複数
の出力ポートに振り分けるＡＴＭセルルーティング制御
方法において、複数の入力ポート毎の前記セル信号に接
続元の論理ポート番号を付加した後、セルスイッチの入
力ポートにおいて前記セル信号毎に付加した前記接続元
の論理ポート番号とセルスイッチの入出力の物理ポート
番号との対応付けを行い、前記セル信号毎に前記ルーテ
ィングテーブルを参照して前記接続元の論理ポート番号
から接続先の物理ポート番号を読み出し、前記セル信号
に付加された前記接続元の論理ポート番号をセルスイッ
チの前記接続先の物理ポート番号に付け替えることを特
徴とする。
【００１６】そして、前記ＡＴＭセルルーティング制御
方法は、前記セル信号に付加した接続元の論理ポート番
号をキーとして当該セル信号が入力されたセルスイッチ
の入出力の物理ポート番号を記憶回路（物理ポート番号
テーブル）に記録することでポート番号の対応付けを行
い、前記接続元の論理ポート番号により接続先の論理ポ
ート番号をルーティングテーブルから読み出し、前記接
続先の論理ポート番号により前記記憶回路から接続先の
物理ポート番号を読み出すことを特徴とする。
方法は、前記セル信号に付加した接続元の論理ポート番
号をキーとして当該セル信号が入力されたセルスイッチ
の入出力の物理ポート番号を記憶回路（物理ポート番号
テーブル）に記録することでポート番号の対応付けを行
い、前記接続元の論理ポート番号により接続先の論理ポ
ート番号をルーティングテーブルから読み出し、前記接
続先の論理ポート番号により前記記憶回路から接続先の
物理ポート番号を読み出すことを特徴とする。
【００１７】更に、本発明のＡＴＭセルルーティング制
御装置は、セル信号に論理ポート番号を付加するヘッダ
付加部と、付加した論理ポート番号を検出するヘッダ検
出部と、付加した論理ポート番号を物理ポート番号に付
け替えてセル信号をセルスイッチに送出するヘッダ付替
部とを複数の入力ポート毎に有するＡＴＭセルルーティ
ング制御装置において、各ヘッダ検出部で検出した論理
ポート番号とセルスイッチの各物理ポート番号を出力す
るマルチプレクサと、前記マルチプレクサからの各物理
ポート番号をキーとして対応する各論理ポート番号を記
録するポート番号テーブル（物理ポート番号テーブル）
と、前記各論理ポート番号と接続先の論理ポート番号の
対応を記録したルーティングテーブルと、前記論理ポー
ト番号からポート番号テーブルを参照して前記接続先の
物理ポート番号を出力し前記ヘッダ付替部においてセル
信号に付加した前記論理ポート番号を前記接続先の物理
ポート番号に付け替えることを特徴とする。
御装置は、セル信号に論理ポート番号を付加するヘッダ
付加部と、付加した論理ポート番号を検出するヘッダ検
出部と、付加した論理ポート番号を物理ポート番号に付
け替えてセル信号をセルスイッチに送出するヘッダ付替
部とを複数の入力ポート毎に有するＡＴＭセルルーティ
ング制御装置において、各ヘッダ検出部で検出した論理
ポート番号とセルスイッチの各物理ポート番号を出力す
るマルチプレクサと、前記マルチプレクサからの各物理
ポート番号をキーとして対応する各論理ポート番号を記
録するポート番号テーブル（物理ポート番号テーブル）
と、前記各論理ポート番号と接続先の論理ポート番号の
対応を記録したルーティングテーブルと、前記論理ポー
ト番号からポート番号テーブルを参照して前記接続先の
物理ポート番号を出力し前記ヘッダ付替部においてセル
信号に付加した前記論理ポート番号を前記接続先の物理
ポート番号に付け替えることを特徴とする。
【００１８】
（構成の説明）本発明の実施の形態を図１〜４を参照し
て説明する。
て説明する。
【００１９】本実施の形態のＡＴＭスイッチ機能を有す
る基本的な全体ブロック構成は図１に示す従来の構成と
同様である。しかし、ヘッダ付加部２００の詳細は図２
に示すように、インターフェースの論理的な番号の情報
である信号２０を入力しＡＴＭセル信号に前述の論理ポ
ート番号を付加する構成とする。
る基本的な全体ブロック構成は図１に示す従来の構成と
同様である。しかし、ヘッダ付加部２００の詳細は図２
に示すように、インターフェースの論理的な番号の情報
である信号２０を入力しＡＴＭセル信号に前述の論理ポ
ート番号を付加する構成とする。
【００２０】ヘッダ検出付替部２０１の従来例の図７に
対応する実施の形態の詳細を図３に示す。ヘッダ検出部
３０１について、ＶＰ番号／ＶＣ番号信号出力１４Ａと
もに論理ポート番号信号１４Ｂを出力する構成とする。
対応する実施の形態の詳細を図３に示す。ヘッダ検出部
３０１について、ＶＰ番号／ＶＣ番号信号出力１４Ａと
もに論理ポート番号信号１４Ｂを出力する構成とする。
【００２１】ルーティングテーブル部２０４の従来例の
詳細の図８に対応する実施の形態の詳細を図４に示す。
各ポートの論理ポート番号信号１４Ｂを入力し接続元論
理ポート番号信号２３と対応するポート位置の物理ポー
ト番号（接続元物理ポート番号）信号２４を出力するマ
ルチプレクサ３０３と、接続元論理ポート番号信号２
３、接続元物理ポート番号信号２４、接続先論理ポート
番号信号２６を入力し接続先論理ポート番号信号２７を
出力する論理ポート番号テーブル２７とが従来例に比し
追加される構成を有する。 （動作の説明）図１のＩＦ（インターフェース）部１０
０のヘッダ付加部は、図２のように、入力されたＡＴＭ
セル信号１０に対し、信号２０によりＡＴＭセルの装置
内ヘッダとしてインターフェースの論理的な番号である
前述の論理ポート番号を付加してＡＴＭセル信号１１を
出力する。
詳細の図８に対応する実施の形態の詳細を図４に示す。
各ポートの論理ポート番号信号１４Ｂを入力し接続元論
理ポート番号信号２３と対応するポート位置の物理ポー
ト番号（接続元物理ポート番号）信号２４を出力するマ
ルチプレクサ３０３と、接続元論理ポート番号信号２
３、接続元物理ポート番号信号２４、接続先論理ポート
番号信号２６を入力し接続先論理ポート番号信号２７を
出力する論理ポート番号テーブル２７とが従来例に比し
追加される構成を有する。 （動作の説明）図１のＩＦ（インターフェース）部１０
０のヘッダ付加部は、図２のように、入力されたＡＴＭ
セル信号１０に対し、信号２０によりＡＴＭセルの装置
内ヘッダとしてインターフェースの論理的な番号である
前述の論理ポート番号を付加してＡＴＭセル信号１１を
出力する。
【００２２】ＳＷ部１０１のヘッダ検出付替部は、図３
に示すように、ヘッダ検出部３０１は、入力されたＡＴ
Ｍセル信号１１のヘッダから接続元ＶＰ番号／ＶＣ番号
を検出し信号１４Ａとして出力するとともに、前記装置
内ヘッダから前記論理ポート番号を検出し信号１４Ｂと
して出力して、ルーティングテーブル部２０４に送る。
に示すように、ヘッダ検出部３０１は、入力されたＡＴ
Ｍセル信号１１のヘッダから接続元ＶＰ番号／ＶＣ番号
を検出し信号１４Ａとして出力するとともに、前記装置
内ヘッダから前記論理ポート番号を検出し信号１４Ｂと
して出力して、ルーティングテーブル部２０４に送る。
【００２３】ルーティングテーブル部２０４は、図４に
示すように各ポートのヘッダ検出付替部２０１のヘッダ
検出部３０１から送られてくるＶＰ番号／ＶＣ番号信号
１４Ａをそれぞれマルチプレクサ３０３に入力し、マル
チプレクサ３０３は、複数のポートからの信号１１の接
続元ＶＰ番号／ＶＣ番号信号２２を順次選択して出力す
る。同様に複数のポートのヘッダ検出部３０１から送ら
れてくる論理ポート番号信号１４Ｂをマルチプレクサ３
０３′に入力し、マルチプレクサ３０３′は複数のポー
トの信号１１の接続元論理ポート番号信号２３とともに
対応するＳＷ部又はＡＴＭスイッチ２０３の物理的入力
番号である物理ポート番号２４を順次選択して出力す
る。
示すように各ポートのヘッダ検出付替部２０１のヘッダ
検出部３０１から送られてくるＶＰ番号／ＶＣ番号信号
１４Ａをそれぞれマルチプレクサ３０３に入力し、マル
チプレクサ３０３は、複数のポートからの信号１１の接
続元ＶＰ番号／ＶＣ番号信号２２を順次選択して出力す
る。同様に複数のポートのヘッダ検出部３０１から送ら
れてくる論理ポート番号信号１４Ｂをマルチプレクサ３
０３′に入力し、マルチプレクサ３０３′は複数のポー
トの信号１１の接続元論理ポート番号信号２３とともに
対応するＳＷ部又はＡＴＭスイッチ２０３の物理的入力
番号である物理ポート番号２４を順次選択して出力す
る。
【００２４】論理ポート番号テーブル３０５は、図５に
示すように接続元論理ポート番号信号２３と物理ポート
番号信号２４を入力し、接続元論理ポート番号をキー
（アドレス）としてセルスイッチの物理ポート番号を記
憶する。従って、論理ポート番号テーブル３０５は、こ
のように、入力される複数のＡＴＭセル信号の装置内ヘ
ッダの情報を抽出し記憶する記憶動作により、自動的に
接続先論理ポート番号とセルスイッチの出力側の物理的
なポート番号である物理ポート番号との対応関係を表す
テーブル情報が蓄積される。また、論理ポート番号テー
ブル３０５は、後述するように接続先論理ポート番号を
キー（アドレス）としてＡＴＭスイッチの出力側ポート
の物理ポート番号を読み出すことができる機能を有す
る。なお、ＡＴＭスイッチの入出力ポートは物理的に同
一順序及び位置でポート番号が与えられている。
示すように接続元論理ポート番号信号２３と物理ポート
番号信号２４を入力し、接続元論理ポート番号をキー
（アドレス）としてセルスイッチの物理ポート番号を記
憶する。従って、論理ポート番号テーブル３０５は、こ
のように、入力される複数のＡＴＭセル信号の装置内ヘ
ッダの情報を抽出し記憶する記憶動作により、自動的に
接続先論理ポート番号とセルスイッチの出力側の物理的
なポート番号である物理ポート番号との対応関係を表す
テーブル情報が蓄積される。また、論理ポート番号テー
ブル３０５は、後述するように接続先論理ポート番号を
キー（アドレス）としてＡＴＭスイッチの出力側ポート
の物理ポート番号を読み出すことができる機能を有す
る。なお、ＡＴＭスイッチの入出力ポートは物理的に同
一順序及び位置でポート番号が与えられている。
【００２５】ルーティングテーブル３０４は、制御部１
０３のプロセッサ２０５からの書き込みにより、図６に
示すように接続元ＶＰ番号／ＶＣ番号と接続元論理ポー
ト番号に対し接続先ＶＰ番号／ＶＣ番号と接続先論理ポ
ート番号の対応テーブル情報を記憶しており、マルチプ
レクサ３０３，３０３′から入力した接続元ＶＰ番号／
ＶＣ番号信号２２と接続元論理ポート番号信号２３をキ
ー（アドレス）として、接続先ＶＰ番号／ＶＣ番号信号
２５と接続先論理ポート番号信号２６を出力する。そし
て、接続先論理ポート番号信号２６は論理ポート番号テ
ーブル３０５に入力し、接続先論理ポート番号をキーと
してセルスイッチの出力側ポート番号である物理ポート
番号を読み出し物理ポート番号信号２７を出力する。
０３のプロセッサ２０５からの書き込みにより、図６に
示すように接続元ＶＰ番号／ＶＣ番号と接続元論理ポー
ト番号に対し接続先ＶＰ番号／ＶＣ番号と接続先論理ポ
ート番号の対応テーブル情報を記憶しており、マルチプ
レクサ３０３，３０３′から入力した接続元ＶＰ番号／
ＶＣ番号信号２２と接続元論理ポート番号信号２３をキ
ー（アドレス）として、接続先ＶＰ番号／ＶＣ番号信号
２５と接続先論理ポート番号信号２６を出力する。そし
て、接続先論理ポート番号信号２６は論理ポート番号テ
ーブル３０５に入力し、接続先論理ポート番号をキーと
してセルスイッチの出力側ポート番号である物理ポート
番号を読み出し物理ポート番号信号２７を出力する。
【００２６】次に、各ヘッダ付替部３０２は、複数の前
記接続先物理ポート番号信号２７及び接続先ＶＰ番号／
ＶＣ番号信号２５のうち対応する信号１４Ｃ，１４Ｄを
入力し、ヘッダ検出部３０１からのＡＴＭセル信号２１
の接続元論理ポート番号及びＡＴＭスイッチの入力部の
物理ポート番号を、接続先ＶＰ番号／ＶＣ番号及び接続
先論理ポート番号にそれぞれ付け替えてセルスイッチに
送出する。
記接続先物理ポート番号信号２７及び接続先ＶＰ番号／
ＶＣ番号信号２５のうち対応する信号１４Ｃ，１４Ｄを
入力し、ヘッダ検出部３０１からのＡＴＭセル信号２１
の接続元論理ポート番号及びＡＴＭスイッチの入力部の
物理ポート番号を、接続先ＶＰ番号／ＶＣ番号及び接続
先論理ポート番号にそれぞれ付け替えてセルスイッチに
送出する。
【００２７】セルスイッチ２０３は、入力したＡＴＭセ
ル信号の論理ポート番号を検出して該当する出力側の物
理ポート番号の位置に当該ＡＴＭセル信号を出力する。
ル信号の論理ポート番号を検出して該当する出力側の物
理ポート番号の位置に当該ＡＴＭセル信号を出力する。
【００２８】ＳＷ部１０１の出力側のＩＦ（インターフ
ェース）部１０２のヘッダ除去部２０２は装置内ヘッダ
である物理ポート番号の部分を除去し最初のＡＴＭセル
信号として出力部１６に送出する。
ェース）部１０２のヘッダ除去部２０２は装置内ヘッダ
である物理ポート番号の部分を除去し最初のＡＴＭセル
信号として出力部１６に送出する。
【００２９】以上の構成により、制御部１０３のプロセ
ッサ２０５が設定するルーティングテーブル部２０４の
ルーティングテーブル３０４のデータは、従来例が図９
に示す通り接続元ポート番号・接続元ＶＰ／ＶＣ番号と
接続先ポート番号・接続先ＶＰ／ＶＣ番号の組であった
ところ、実施の形態では図６に示す通り接続元論理ポー
ト番号・接続元ＶＰ／ＶＣ番号と接続先論理ポート番号
・接続先ＶＰ／ＶＣ番号の組となる。
ッサ２０５が設定するルーティングテーブル部２０４の
ルーティングテーブル３０４のデータは、従来例が図９
に示す通り接続元ポート番号・接続元ＶＰ／ＶＣ番号と
接続先ポート番号・接続先ＶＰ／ＶＣ番号の組であった
ところ、実施の形態では図６に示す通り接続元論理ポー
ト番号・接続元ＶＰ／ＶＣ番号と接続先論理ポート番号
・接続先ＶＰ／ＶＣ番号の組となる。
【００３０】ルーティングテーブルの入力は従来例では
接続元物理ポート番号であるのに対し実施の形態ではＩ
Ｆ部で付加された接続元論理ポート番号となる。一方、
出力は従来例では接続先物理ポート番号であるのに対し
実施の形態では接続先論理ポート番号となるが、これは
論理ポート番号テーブルで接続先物理ポート番号に変換
されてセルスイッチ２０３に送られるので、セルスイッ
チ２０３以降の動作は従来例と同様の動作となる。
接続元物理ポート番号であるのに対し実施の形態ではＩ
Ｆ部で付加された接続元論理ポート番号となる。一方、
出力は従来例では接続先物理ポート番号であるのに対し
実施の形態では接続先論理ポート番号となるが、これは
論理ポート番号テーブルで接続先物理ポート番号に変換
されてセルスイッチ２０３に送られるので、セルスイッ
チ２０３以降の動作は従来例と同様の動作となる。
【００３１】
【発明の効果】本発明によれば、入力セル信号を送出し
た局、伝送ルート、伝送路等のインターフェースの論理
的番号である論理ポート番号等の情報を管理する制御部
１０３の情報とルーティングテーブルが持つ情報を一致
させることができるから、制御部が論理ポート番号とセ
ルスイッチ等の物理ポート番号との対応情報を持ちルー
ティングテーブルの設定時に対応情報に従って設定を行
うというような、煩雑な処理を必要とせず、交換処理の
簡略化が可能である。このため、セル信号を入出力する
ＩＦ部１００（入力部）／１０２（出力部）とＳＷ部１
０１との接続順序を容易且つ柔軟に決定／変更すること
が可能である。
た局、伝送ルート、伝送路等のインターフェースの論理
的番号である論理ポート番号等の情報を管理する制御部
１０３の情報とルーティングテーブルが持つ情報を一致
させることができるから、制御部が論理ポート番号とセ
ルスイッチ等の物理ポート番号との対応情報を持ちルー
ティングテーブルの設定時に対応情報に従って設定を行
うというような、煩雑な処理を必要とせず、交換処理の
簡略化が可能である。このため、セル信号を入出力する
ＩＦ部１００（入力部）／１０２（出力部）とＳＷ部１
０１との接続順序を容易且つ柔軟に決定／変更すること
が可能である。
【図１】従来例および実施例の全体ブロック図である。
【図２】実施例におけるヘッダ付加部２００のブロック
図である。
図である。
【図３】実施例におけるヘッダ付替部２０１のブロック
図である。
図である。
【図４】実施例におけるルーティングテーブル部２０４
のブロック図である。
のブロック図である。
【図５】実施例におけるＩＦ番号テーブル３０５の内容
である。
である。
【図６】実施例におけるルーティングテーブル３０４の
内容である。
内容である。
【図７】従来例におけるヘッダ付替部２０１のブロック
図である。
図である。
【図８】従来例におけるルーティングテーブル部２０４
のブロック図である。
のブロック図である。
【図９】従来例におけるルーティングテーブル３０４の
内容である。
内容である。
１０ 入力部 １１，１２，１３，２１ ＡＴＭセル信号 １４Ａ，２２ 接続元ＶＰ番号／ＶＣ番号信号 １４Ｂ，２０，２３ 接続元論理ポート番号信号 １４Ｃ 接続先物理ポート番号信号 １４Ｄ 接続先ＶＰ／ＶＣ番号信号 １５ プロセッサ制御バス信号 １６ 出力ＡＴＭセル信号 ２４ 接続元物理ポート番号信号 ２５ 接続先論理ポート番号信号 ２７ 接続先物理ポート番号信号
Claims (4)
- 【請求項１】 入出力ポート情報に関する装置内ヘッダ
を用いて複数の入力ポートから複数の出力ポートにセル
スイッチによりセル信号を振り分けるＡＴＭセルルーテ
ィング制御方法において、 セル信号に最初に付加する装置内ヘッダとして論理ポー
ト番号を用い、前記論理ポート番号と前記セルスイッチ
の物理ポート番号との変換テーブルを用いて、セルスイ
ッチの入力ポートにおいて前記セル信号の論理ポート番
号を前記セルスイッチの物理ポート番号に付け替えるこ
とを特徴とするＡＴＭセルルーティング制御方法。 - 【請求項２】 複数の入力ポートから入力したセル信号
を、ルーティングテーブルに従ってセルスイッチにより
複数の出力ポートに振り分けるＡＴＭセルルーティング
制御方法において、 複数の入力ポート毎の前記セル信号に接続元の論理ポー
ト番号を付加した後、セルスイッチの入力ポートにおい
て前記セル信号毎に付加した前記接続元の論理ポート番
号とセルスイッチの入出力の物理ポート番号との対応付
けを行い、前記セル信号毎に前記ルーティングテーブル
を参照して前記接続元の論理ポート番号から接続先の物
理ポート番号を読み出し、前記セル信号に付加された前
記接続元の論理ポート番号をセルスイッチの前記接続先
の物理ポート番号に付け替えることを特徴とするＡＴＭ
セルルーティング制御方法。 - 【請求項３】 前記セル信号に付加した接続元の論理ポ
ート番号をキーとして当該セル信号が入力されたセルス
イッチの入出力の物理ポート番号を記憶回路に記録する
ことでポート番号の対応付けを行い、前記接続元の論理
ポート番号により接続先の論理ポート番号をルーティン
グテーブルから読み出し、前記接続先の論理ポート番号
により前記記憶回路から接続先の物理ポート番号を読み
出すことを特徴とする請求項２記載のＡＴＭセルルーテ
ィング制御方法。 - 【請求項４】 セル信号に論理ポート番号を付加するヘ
ッダ付加部と、付加した論理ポート番号を検出するヘッ
ダ検出部と、付加した論理ポート番号を物理ポート番号
に付け替えてセル信号をセルスイッチに送出するヘッダ
付替部とを複数の入力ポート毎に有するＡＴＭセルルー
ティング制御装置において、 各ヘッダ検出部で検出した論理ポート番号とセルスイッ
チの各物理ポート番号を出力するマルチプレクサと、 前記マルチプレクサからの各物理ポート番号をキーとし
て対応する各論理ポート番号を記録するポート番号テー
ブルと、 前記各論理ポート番号と接続先の論理ポート番号の対応
を記録したルーティングテーブルと、 前記論理ポート番号からポート番号テーブルを参照して
前記接続先の物理ポート番号を出力し前記ヘッダ付替部
においてセル信号に付加した前記論理ポート番号を前記
接続先の物理ポート番号に付け替えることを特徴とする
ＡＴＭセルルーティング制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9851296A JPH09284308A (ja) | 1996-04-19 | 1996-04-19 | Ａｔｍセルルーティング制御方法及び制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9851296A JPH09284308A (ja) | 1996-04-19 | 1996-04-19 | Ａｔｍセルルーティング制御方法及び制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09284308A true JPH09284308A (ja) | 1997-10-31 |
Family
ID=14221709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9851296A Pending JPH09284308A (ja) | 1996-04-19 | 1996-04-19 | Ａｔｍセルルーティング制御方法及び制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09284308A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100428721B1 (ko) * | 2001-12-04 | 2004-04-28 | 주식회사 케이티 | Ａｔｍ 교환시스템에서의 논리포트 생성 및 제어 방법 |
| US7111101B1 (en) * | 2003-05-07 | 2006-09-19 | Ayago Technologies General Ip (Singapore) Ptd. Ltd. | Method and system for port numbering in an interconnect device |
| JP2012156732A (ja) * | 2011-01-26 | 2012-08-16 | Alaxala Networks Corp | パケット中継装置およびパケット中継装置における出力先決定方法 |
-
1996
- 1996-04-19 JP JP9851296A patent/JPH09284308A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100428721B1 (ko) * | 2001-12-04 | 2004-04-28 | 주식회사 케이티 | Ａｔｍ 교환시스템에서의 논리포트 생성 및 제어 방법 |
| US7111101B1 (en) * | 2003-05-07 | 2006-09-19 | Ayago Technologies General Ip (Singapore) Ptd. Ltd. | Method and system for port numbering in an interconnect device |
| JP2012156732A (ja) * | 2011-01-26 | 2012-08-16 | Alaxala Networks Corp | パケット中継装置およびパケット中継装置における出力先決定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5214639A (en) | Communication switching element and method for transmitting variable length cells | |
| JPH06276214A (ja) | Ｓｔｍ信号とａｔｍ信号の混在処理方法およびスイッチシステム | |
| KR960027730A (ko) | 비동기 전달모드(atm)망에서 비연결형 데이타 서비스 제공을 위한 비연결형 서버 | |
| KR100387048B1 (ko) | 중저속 가입자 멀티 캐스팅 구현 방법 및 장치 | |
| KR970009052A (ko) | 스위칭 장치 | |
| JPH09284308A (ja) | Ａｔｍセルルーティング制御方法及び制御装置 | |
| KR920009123A (ko) | 셀 스위치 | |
| EP0504710A1 (en) | Cross-point type switch using common memories | |
| US7075938B1 (en) | Common buffer memory control apparatus | |
| JP2824483B2 (ja) | Ａｔｍ交換機におけるスイッチ診断方式 | |
| JP2624834B2 (ja) | ラベル変換回路 | |
| JP2928165B2 (ja) | Ａｔｍスイッチ | |
| US5708661A (en) | Asynchronous transfer mode cell demultiplexing control apparatus | |
| JPH06284453A (ja) | Ａｔｍセルスイッチ | |
| JPH0936868A (ja) | Ａｔｍスイッチのアドレス生成回路 | |
| JP2830802B2 (ja) | Ａｔｍクロスコネクト装置 | |
| JP3008905B2 (ja) | Ａｂｒシェーパのレート制御方式 | |
| JPH0364228A (ja) | Ａｔｍ階層バッファメモリの構成法 | |
| JPH10341258A (ja) | 多重変換装置 | |
| JPH10294740A (ja) | 共有メモリ形ａｔｍスイッチ装置 | |
| JP3459518B2 (ja) | トラヒックシェーピング装置 | |
| JP2738639B2 (ja) | セル数計数方法およびその回路 | |
| JPH08191312A (ja) | Ａｔｍインタフェース回路 | |
| JPH11102325A (ja) | メモリ監視方式 | |
| KR100254588B1 (ko) | 메모리를 이용한 셀 버퍼 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990105 |