JPH11112525A - Abrシェーパのレート制御方式 - Google Patents

Abrシェーパのレート制御方式

Info

Publication number
JPH11112525A
JPH11112525A JP28106797A JP28106797A JPH11112525A JP H11112525 A JPH11112525 A JP H11112525A JP 28106797 A JP28106797 A JP 28106797A JP 28106797 A JP28106797 A JP 28106797A JP H11112525 A JPH11112525 A JP H11112525A
Authority
JP
Japan
Prior art keywords
cell
transmission time
abr
buffer
vci
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28106797A
Other languages
English (en)
Other versions
JP3008905B2 (ja
Inventor
Hideki Nishizaki
秀樹 西崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28106797A priority Critical patent/JP3008905B2/ja
Publication of JPH11112525A publication Critical patent/JPH11112525A/ja
Application granted granted Critical
Publication of JP3008905B2 publication Critical patent/JP3008905B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【課題】 コネクション毎に計算されたセル出力間隔を
管理することによって、動的に変化するATMセル出力
レート(セル出力間隔)を認識し、コネクション毎に理
想送出時刻を計算し、ATMセル出力順を管理すること
によってコネクション毎のセル出力間隔から理想送出時
刻を決定する。 【解決手段】 レート情報処理部5では、BRMセル内
情報からセル出力間隔を算出し、レート制御部4に出力
する。レート制御部4では、入力されたセルの情報とV
CI毎のセル出力間隔からVCI毎の理想送出時刻を決
定し、この理想送出時刻からセル送出時刻を決定し、管
理する。理想送出時刻は、前回セルを送出した時刻にセ
ル出力間隔を加えた時刻となる。ただし、理想送出時刻
が複数のVCIにおいて重なってしまった場合は、登録
順に読み出されるように管理している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ABR(Availabl
e Bit Rate)対応のシェーパ(Shaper)におけるレート
制御方式に関し、特に複数コネクションを収容した場合
の出力セル(コネクション)決定方式に関する。
【0002】
【従来の技術】ABRは、伝送遅延を保証せず、廃棄に
関する品質のみ保証しようとするサービスで、フィード
バック制御をもとにした輻輳制御方式が採用されてい
る。ABRサービスでは、CBR(Constant Bit Rat
e)、VBR(Variable Bit Rate)サービスと同様にシ
ェーパが必要となる。シェーピング動作を考えた場合、
ABRサービスでは、送出セルレートが時間的に変化す
るが、例えば、特開平8−125668号公報に記載さ
れているようなCBR、VBR用のトラヒックシェーピ
ング装置では動的に変化する端末の送出セルレートの情
報を感知することができないために、レート変化に対応
したシェーピング動作ができないという問題点があっ
た。
【0003】また、特開平8‐242238号公報に
は、RM(Resource Management)セルを受信し、その
ATMセルで指示されたピークレベル値に従って、送信
用VCの送出タイミングを決定する際、次に送出される
VCの送出時刻をCAM(Content Addressable Memor
y)部に記憶しておき、カウンターのカウント値がその
送出時刻と一致した場合、一致した送出時刻を記憶した
アドレスに対応したVCを送出VCとして決定する方式
が記載されている。しかしながら、この方式では、使用
される可能性があるABRコネクションが多数の場合、
現在使用していないコネクションに関する領域も確保し
なければならず、大容量のバッファが必要となってしま
う。
【0004】
【発明が解決しようとする課題】このように、従来のC
BRシェーパやVBRシェーパでは、ABRの動的に変
化するATMセル出力レートに対応できないため、CB
RシェーパやVBRシェーパをABRに使用できないと
いう問題があり、また、前記特開平8‐242238号
公報記載の制御方式では、ABRを使用する可能性のあ
る全てのコネクションの情報を必要とするために、AB
Rを使用するコネクションが多数の場合には、現在使用
しているかいないかに関わらず、そのコネクションの情
報を持つ必要があり、大きなバッファが必要となるとい
う問題があった。
【0005】本発明の目的は、ABRにおいて動的に変
化するATMセル出力レートに対応したセル出力制御を
行うシェーピング方式を提供することである。
【0006】本発明の他の目的は、ABRを使用する可
能性のあるコネクションが多数の場合でも、コネクショ
ン毎の情報を管理するバッファ量を低減させることであ
る。
【0007】
【課題を解決するための手段】本発明のABRシェーパ
のレート制御方式は、入力されたセルデータをバッファ
(セルバッファ)に蓄積し、Sourceにおいて決定
されたコネクション毎のセルレートから計算されたセル
出力間隔情報をもとに理想送出時刻を決定し、理想送出
時刻が複数コネクション間において重なってしまった場
合には、登録順に出力されるように制御することを特徴
としている。より具体的には、コネクション毎に計算さ
れたセル出力間隔を管理する手段と、コネクション毎に
理想送出時刻を計算し、ATMセル出力順を管理する手
段と、コネクション毎に計算された理想送出時刻に従っ
てセルを出力する手段を有する。
【0008】また、コネクション毎の管理テーブルを低
減できることも特徴である。具体的には、現在使用中の
VCIのみを登録する手段を有している。
【0009】本発明によれば、コネクション毎に計算さ
れたセル出力間隔を管理する手段によって、動的に変化
するATMセル出力レート(セル出力間隔)を認識する
ことができ、コネクション毎に理想送出時刻を計算し、
ATMセル出力順を管理する手段によってコネクション
毎のセル出力間隔から理想送出時刻を決定することがで
き、理想送出時刻が複数コネクションで重なってしまっ
た場合には、登録順に出力順番を管理することが可能と
なる。さらに、コネクション毎に計算された理想送出時
刻に従ってセルを出力する手段によって、計算されたA
TMセル出力レートを守ることができる。
【0010】また、現在使用中のVCIのみ登録する手
段があればよく、ABRを使用する可能性のある全ての
コネクションの情報を持つ必要はなくなり、バッファ量
の低減が可能となる。
【0011】
【発明の実施の形態】図1は、本発明の実施の形態を示
すブロック図である。図1において、1は入力されてき
たセルの有効、無効を判定するセル種別判定部で、有効
と判定したデータはセルバッファ2へ出力し、判定結果
はセルバッファアドレス管理部3へ出力する。2は、入
力されてきた有効セルを蓄積するセルバッファで、セル
種別判定部1から出力される有効セルを蓄積する。3は
セルバッファ2の書込アドレスと読出アドレスを生成、
管理するセルバッファアドレス管理部で、読出アドレス
はレート制御部4からの情報をもとに生成する。
【0012】4はVCI毎のセル読出時刻を管理するレ
ート制御部で、レート情報処理部5からの出力セル間隔
をもとにセル読出時刻を決定する。5はBRM(Backwa
rd Resource Management)セル内情報から出力セル間隔
を算出するレート情報処理部で、6はBRMセルを検出
するBRMセル検出部である。
【0013】図2は、レート制御部4において管理され
るバッファ(セルバッファ2含む)を示している。7は
セルバッファ2の領域に対応して、次の同じVCIのセ
ルが格納されている領域情報を格納する次アドレス管理
バッファで、8はセルバッファ2に格納されているセル
の情報をVCI単位で格納しているVCI情報管理バッ
ファで、9はVCI毎のセル出力間隔を格納しているセ
ル出力間隔管理バッファである。
【0014】VCI情報管理バッファ8内には、VCI
番号、セルバッファ2のReadpointer、次ア
ドレス管理バッファ7のWritepointer、格
納されているセル数、理想送出時刻、同理想送出時刻の
VCI間における読出順が先頭であることを示す先頭セ
ルフラグ、同様に最後であることを示す最終セルフラ
グ、次に読み出すべきVCIの情報が格納されているV
CI情報管理バッファ8の領域を示す読出次アドレス情
報が格納されている。
【0015】例えば、VC0については、セルバッファ
2におけるReadpointerは領域0、Writ
epointerは領域9であり、セルバッファ2に格
納されているセル数は3であることを示している。ま
た、VC0、VC8、VC3の理想送出時刻はいずれも
3で重なっているが、その送出順序は、先ず、先頭セル
フラグが付されているVC0セル、次に、読出し次アド
レスに格納されている「領域2」が参照されてVC8セ
ル、次に、読出し次アドレスに格納されている「領域
3」が参照されてVC3セルの順となる。そして、領域
3の最終セルフラグにより、セルバッファ2の中にはそ
のほかに理想送出時刻が重なるセルがないことが確認さ
れる。
【0016】また、VCI情報管理バッファ8では、セ
ルバッファ2の空き領域情報も格納しており、セルバッ
ファ2と次アドレス管理バッファ7の空き領域管理用の
情報を格納している。
【0017】次に本発明の実施の形態の動作について、
図1を参照して説明する。図1において、入力されたセ
ルはセル種別判定部1で判定され、セルバッファ2に書
き込まれる。その時のセルバッファ2への書込アドレス
はセルバッファアドレス管理部3で生成される。セルバ
ッファアドレス管理部3は、セルバッファ2に書き込ん
だセルの情報(書込アドレス、VCI)をレート制御部
4に出力する。BRMセル検出部6はBRMセルを検出
したら、BRMセルをレート情報処理部5に渡し、レー
ト情報処理部5では、BRMセル内情報からセル出力間
隔を算出し、レート制御部4に出力する。
【0018】レート制御部4では、入力されたセルの情
報とVCI毎のセル出力間隔からVCI毎の理想送出時
刻を算出してセル送出時刻を決定し、管理する。理想送
出時刻は、前回セルを送出した時刻にセル出力間隔を加
えた時刻となる。ただし、理想送出時刻が複数のVCI
において重なってしまった場合は、登録順に読み出され
るように管理している。セル送出時刻になれば、セルバ
ッファアドレス管理部3に読出指示を出し、セルバッフ
ァ2からセルが出力される。
【0019】図3と図4は、レート制御部4に図2に示
すようなバッファを使用した場合の処理フロー図であ
る。以下、この処理について説明する。図3は読み出す
VCIを決定するためのセルバッファ2ヘの書込側の処
理のフローであり、ステップ10では、到着セルのチェ
ックを行う。有効セルであれば次処理へ行きそれ以外の
無効セルの場合は処理を終了する。ステップ11では、
VCI情報管理バッファ8の空き領域管理情報からセル
バッファ2の空き領域を得て受信データの書込を行う。
【0020】ステップ12では受信した有効セルのVC
I情報の登録状態の検索を行う(VCI情報管理バッフ
ァ8はCAM(Content Addressable Memory)で構成す
ることを前提とするのでCAM searchでVCI
を検索する)。ステップ13では、VCI情報管理バッ
ファ8に対して、受信した有効セルの新規VCIの登録
を行う。ステップ14では新規に受信したVCIの出力
登録をする。受信した時刻を理想送出時刻とする。ステ
ップ15では、前記理想送出時刻が他のVCIの理想送
出時刻と重なっていないかを、理想送出時刻+最終セル
フラグをサーチキーとして検索する。
【0021】ステップ16では、検索絡果があるかない
かの判定をする。検索結果がない場合、ステップ17
で、理想送出時刻の登録とともに先頭セルフラグと最終
セルフラグを同時に立てる(図2の例では、VC2とV
C5がこれに相当している)。検索結果がある揚合、ス
テップ18で、検索されたデータの最終セルフラグを取
り下げ、新規に登録するデータに最終セルフラグを立て
る。ステップ19では、検索されたデータの読み出し次
アドレスに新規に登録した領域番号を書き込む。
【0022】ステップ20では、VCIの登録があれば
次アドレス管理バッファ7の情報とVCI情報管理バッ
ファ8のセルバッファ2のWritepointerの
更新を行う。新規登録時にはセルバッファ2のRead
pointerにセルバッファ2へ書き込んだ領域番
号、Writepointerに未登録を書き込む。さ
らに、受信データをセルバッファ2へ書き込んだ領域に
対応する次アドレス管理バッファ7の領域の情報をVC
I情報管理バッファ8の空き領域管理情報のセルバッフ
ァ2のWritepointer領域に書き込む。ステ
ップ21では、VCI情報管理バッファ8の該当データ
のセル数を更新する。登録がもともとあった場合には書
き込まれている数に1を加算し、なかった場合には新た
に1を書き込む。
【0023】図4は読み出すVCIを決定するためのセ
ルバッファ2からの読出処理フローであり、ステップ2
2では、読出VCIの検索を行う。この検索は、前回処
理において出力したVCIデータの理想送出時刻と読出
次アドレス情報から決定する。読出次アドレス情報が設
定されていたらそれが示す領域のVCIが読出VCIと
なる。また、読出次アドレスが未設定だった揚合は、理
想送出時刻に1加算した結果+先頭セルフラグを検索キ
ーとして検索を行い、検索結果がない場合には理想送出
時刻に1を加えながら見つかるまで検索を続ける。検索
対象の理想送出時刻=現セル時刻となっても検索結果が
ないときは「検索結果なし」として次処理に行く。ステ
ップ23では、読出VCIの検索結果を判定する。ステ
ップ24は、検索結果がない場合の処理で、空きセル出
力指示を出して終了する。ステップ25は、検索結果が
ある場合の処理で、読出VCIのデータの先頭セルフラ
グ、最終セルフラグを取り下げる。
【0024】ステップ26では、読出VCIのセルバッ
ファ2中のセル数をチェックし、読み出すデータがある
かどうか確認する。なければ該当VCIの登録を削除
し、ステップ22処理からやり直す。あれば次の処理を
行う。ステップ27では、読出VCIのセルバッファ2
のReadpointerを参照し、セルの読出を指示
する。ステップ28では、セルを読み出したセルバッフ
ァ2の領域に対応している次アドレス管理バッファ7の
領域の情報を読み出したVCIのReadpointe
rとして書き込む。また、VCI情報管理バッファ8の
空き領域管理情報の次アドレス管理バッファのWrit
epointerが示す領域にセルを読み出したセルバ
ッファ2の領域番号を書き込む。さらに、VCI情報管
理バッファ8の空き領域管理情報の次アドレス管理バッ
ファ7のWritepointerにもセルを読み出し
たセルバッファ2の領域番号を書き込む。
【0025】ステップ29では、読み出したVCIのセ
ル数から1を減算して書き込む。ステップ30では、読
み出したVCIの次の理想送出時刻を決定する。セル出
力間隔管理バッファから読み出した該当VCIのセル出
力間隔を読み出し、現セル時刻と加算して理想送出時刻
とする。その結果、再び理想送出時刻が他のVCIの理
想送出時刻と重なる場合が生じるので、ステップ31〜
35において、図3における書込側フローのステップ1
5〜19と同様の処理を行う。
【0026】図5は、本発明のレート制御部4において
管理されるバッファの第2の実施の形態を示すものであ
る。図5では、図2に示しているVCI情報管理バッフ
ァ8における先頭セルフラグと最終セルフラグと読出次
アドレスを削除している。この場合の読み出すVCIを
決定するためのセルバッファ2への書込側処理フローを
図6に示す。図6におけるステップ14までの処理は図
3における処理と同様である。ステップ37は、決定し
た理想送出時刻をVCI情報管理バッファ36に登録す
る処理である。この形態での処理は、図3における処理
とは違い、先頭セルフラグや最終セルフラグを使用しな
いために、理想送出時刻が決定すればそのまま登録する
処理となる。
【0027】図7は、読み出すVCIを決定するため
の、セルバッファ2からの読出処理フローを示してい
る。ステップ26〜30の処理は図4における処理と同
様である。ステップ38では、読出VCIの検索を行
う。ここでの処理は、図4に示した処理とは違い、理想
送出時刻のみを検索キーとして検索を行う。ステップ3
9では、検索結果がなかった場合に検索に使用した理想
送出時刻が現セル時刻と同じ値かどうかを確認する。ス
テップ40では、ステップ39での処理の結果、検索対
象の理想送出時刻が現セル時刻と同じ値ではなかった場
合に検索対象の理想送出時刻を更新する処理を行う。こ
の形態での処理は、登録された理想送出時刻の古い順に
VCIを検索して出力VCIを決定するために、検索対
象の理想送出時刻が現セル時刻と等しくなるまで出力V
CIを検索し続けることになる。
【0028】
【発明の効果】本発明においては、動的に変化するAT
Mセル出力レートから算出したセル出力間隔をShap
er処理において参照する処理を行っているので、動的
に変化するATMセル出力レ―ト(セル出力間隔)に対
応可能となる。
【0029】また、使用中のコネクションのみ登録する
ような制御を行っているので、コネクション毎の情報を
管理するバッファ容量を低減することができる。
【0030】
【図面の簡単な説明】
【図1】本発明のABRシェーパのレート制御方式の実
施の形態を示すブロック図である。
【図2】本発明の第1の実施の形態においてレート制御
部4で管理されるバッファを示す図である。
【図3】本発明のABRシェーパのレート制御方式の第
1の実施の形態(セルバッファへの書き込み処理)を示
すフローチャートである。
【図4】本発明のABRシェーパのレート制御方式の第
1の実施の形態(読み出しVCIを決定するためのセル
バッファからの読出し処理)を示すフローチャートであ
る。
【図5】本発明の第2の実施の形態においてレート制御
部4で管理されるバッファを示す図である。
【図6】本発明のABRシェーパのレート制御方式の第
2の実施の形態(セルバッファへの書き込み処理)を示
すフローチャートである。
【図7】本発明のABRシェーパのレート制御方式の第
2の実施の形態を(読み出しVCIを決定するためのセ
ルバッファからの読出し処理)示すフローチャートであ
る。
【符号の説明】
1 セル種別判定部 2 セルバッファ 3 セルバッファアドレス管理部 4 レート制御部 5 レート情報処理部 6 BRMセル検出部 7 次アドレス管理バッフア 8 VCI情報管理バッファ 9 セル出力間隔管理バッファ 36 第2の実施の形態におけるVCI情報管理バッ
ファ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 網の状態により動的にATM(Asynchro
    nous Transfer Mode)セル送出レートが変化するABR
    (Available Bit Rate)サービスにおけるシェーパにお
    いて、 ABRを使用しているコネクションを管理する手段と、 コネクション毎にBRM(Backward Resource Manageme
    nt)セルを検出し、BRMセル内のセル送出レート情報
    よりセル出力間隔を算出し、管理する手段と、 コネクション毎に前記セル出力間隔とセル到着時刻より
    理想送出時刻を計算し、ATMセル出力順を管理する手
    段と、 コネクション毎に計算された理想送出時刻に従ってセル
    を出力する手段を備えたABRシェーパのレート制御方
    式。
  2. 【請求項2】 前記コネクション毎に理想送出時刻を計
    算し、ATMセル出力順を管理する手段は、 理想送出時刻が他のコネクションと重なってしまった場
    合には、その登録順にセルを出力させるレート制御部を
    備えていることを特徴とする請求項1記載のABRシェ
    ーパのレート制御方式。
  3. 【請求項3】 前記ABRを使用しているコネクション
    を管理する手段は、 現在使用中のABRコネクションのみをCAM(Conten
    t Addressable Memory)により管理するVCI情報管理
    バッファを備えていることを特徴とする請求項1記載の
    ABRシェーパのレート制御方式。
  4. 【請求項4】 前記VCI情報管理バッファは、現在使
    用中のABRコネクションのVCI毎に、入力されたセ
    ルを格納しているセルバッファの読出し領域を示すリー
    ドポインタ、次に入力されるセルを格納する前記セルバ
    ッファの書き込み領域を示すライトポインタ、前記セル
    バッファに格納されているセル数、及び前記理想送出時
    刻情報を格納する領域を備えていることを特徴とする請
    求項3記載のABRシェーパのレート制御方式。
  5. 【請求項5】 前記VCI情報管理バッファは、さら
    に、前記理想送出時刻のVCI間における読出し順が先
    頭であることを示す先頭セルフラグと、最後であること
    を示す最終セルフラグと、次に読み出すべきVCIの情
    報が格納されている前記VCI情報管理バッファの領域
    を示す読出し次アドレス情報を格納する領域を備えてい
    ることを特徴とする請求項4記載のABRシェーパのレ
    ート制御方式。
JP28106797A 1997-09-30 1997-09-30 Abrシェーパのレート制御方式 Expired - Fee Related JP3008905B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28106797A JP3008905B2 (ja) 1997-09-30 1997-09-30 Abrシェーパのレート制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28106797A JP3008905B2 (ja) 1997-09-30 1997-09-30 Abrシェーパのレート制御方式

Publications (2)

Publication Number Publication Date
JPH11112525A true JPH11112525A (ja) 1999-04-23
JP3008905B2 JP3008905B2 (ja) 2000-02-14

Family

ID=17633859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28106797A Expired - Fee Related JP3008905B2 (ja) 1997-09-30 1997-09-30 Abrシェーパのレート制御方式

Country Status (1)

Country Link
JP (1) JP3008905B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6711130B1 (en) 1999-02-01 2004-03-23 Nec Electronics Corporation Asynchronous transfer mode data transmitting apparatus and method used therein
JP2009049931A (ja) * 2007-08-22 2009-03-05 Nec System Technologies Ltd シェーピング装置およびシェーピング方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6711130B1 (en) 1999-02-01 2004-03-23 Nec Electronics Corporation Asynchronous transfer mode data transmitting apparatus and method used therein
JP2009049931A (ja) * 2007-08-22 2009-03-05 Nec System Technologies Ltd シェーピング装置およびシェーピング方法
JP4716194B2 (ja) * 2007-08-22 2011-07-06 Necシステムテクノロジー株式会社 シェーピング装置およびシェーピング方法

Also Published As

Publication number Publication date
JP3008905B2 (ja) 2000-02-14

Similar Documents

Publication Publication Date Title
US5974033A (en) Dynamic shaping apparatus of traffic of ATM network
US5875173A (en) Communication control device and method for use in an ATM system operable in an ABR mode
US5440552A (en) ATM cell assembling/disassembling system
US6788684B2 (en) Cell bridge apparatus and cell bridging method as well as information transmission system having cell bridge apparatus
US6411622B1 (en) Method and apparatus for detecting timeout of ATM reception packet
JP3008905B2 (ja) Abrシェーパのレート制御方式
US5999515A (en) Method and apparatus for shaping processing in which discard of ATM cell effectively performed
JP3134702B2 (ja) 通信制御装置及びその制御方法
CA2058808C (en) Preliminary operation system in atm network using flag for indicating preliminary operation mode
US6674723B1 (en) Apparatus and method of monitoring a queue state in an asynchronous transfer mode switch
US6549518B1 (en) Policing method and apparatus with small access amount to cell data table for policing determination
JPH06276209A (ja) Atm網におけるトラヒックシェイピング装置
JP2871646B2 (ja) Atmトラヒックシェーパ回路
JP2937750B2 (ja) ポインタ挿入装置
JPH10341238A (ja) 受信atmセル処理制御装置
US7130793B2 (en) System and method for minimizing overrun and underrun errors in packetized voice transmission
JP3094995B2 (ja) 通信制御装置及び通信制御方法
KR0129609B1 (ko) 사용변수제어/망변수제어의(upc/npc) 적응적 셀간격 조정방법
JP3421546B2 (ja) セル並べ替え装置
JP3087733B2 (ja) Atm通信制御装置
JPH09284308A (ja) Atmセルルーティング制御方法及び制御装置
JP2923892B1 (ja) Atmセル挿入方式および方法
JP3805881B2 (ja) Atmスイッチ
KR100490305B1 (ko) 에이티엠 셀 스위치 블럭에서의 셀 포획 장치 및 방법
JPH08191312A (ja) Atmインタフェース回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees