JPH11112525A - Ａｂｒシェーパのレート制御方式 - Google Patents
Ａｂｒシェーパのレート制御方式Info
- Publication number
- JPH11112525A JPH11112525A JP28106797A JP28106797A JPH11112525A JP H11112525 A JPH11112525 A JP H11112525A JP 28106797 A JP28106797 A JP 28106797A JP 28106797 A JP28106797 A JP 28106797A JP H11112525 A JPH11112525 A JP H11112525A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- transmission time
- abr
- buffer
- vci
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 コネクション毎に計算されたセル出力間隔を
管理することによって、動的に変化するＡＴＭセル出力
レート（セル出力間隔）を認識し、コネクション毎に理
想送出時刻を計算し、ＡＴＭセル出力順を管理すること
によってコネクション毎のセル出力間隔から理想送出時
刻を決定する。 【解決手段】 レート情報処理部５では、ＢＲＭセル内
情報からセル出力間隔を算出し、レート制御部４に出力
する。レート制御部４では、入力されたセルの情報とＶ
ＣＩ毎のセル出力間隔からＶＣＩ毎の理想送出時刻を決
定し、この理想送出時刻からセル送出時刻を決定し、管
理する。理想送出時刻は、前回セルを送出した時刻にセ
ル出力間隔を加えた時刻となる。ただし、理想送出時刻
が複数のＶＣＩにおいて重なってしまった場合は、登録
順に読み出されるように管理している。
管理することによって、動的に変化するＡＴＭセル出力
レート（セル出力間隔）を認識し、コネクション毎に理
想送出時刻を計算し、ＡＴＭセル出力順を管理すること
によってコネクション毎のセル出力間隔から理想送出時
刻を決定する。 【解決手段】 レート情報処理部５では、ＢＲＭセル内
情報からセル出力間隔を算出し、レート制御部４に出力
する。レート制御部４では、入力されたセルの情報とＶ
ＣＩ毎のセル出力間隔からＶＣＩ毎の理想送出時刻を決
定し、この理想送出時刻からセル送出時刻を決定し、管
理する。理想送出時刻は、前回セルを送出した時刻にセ
ル出力間隔を加えた時刻となる。ただし、理想送出時刻
が複数のＶＣＩにおいて重なってしまった場合は、登録
順に読み出されるように管理している。
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＢＲ（Availabl
e Bit Rate）対応のシェーパ（Shaper）におけるレート
制御方式に関し、特に複数コネクションを収容した場合
の出力セル（コネクション）決定方式に関する。
e Bit Rate）対応のシェーパ（Shaper）におけるレート
制御方式に関し、特に複数コネクションを収容した場合
の出力セル（コネクション）決定方式に関する。
【０００２】
【従来の技術】ＡＢＲは、伝送遅延を保証せず、廃棄に
関する品質のみ保証しようとするサービスで、フィード
バック制御をもとにした輻輳制御方式が採用されてい
る。ＡＢＲサービスでは、ＣＢＲ（Constant Bit Rat
e）、ＶＢＲ（Variable Bit Rate）サービスと同様にシ
ェーパが必要となる。シェーピング動作を考えた場合、
ＡＢＲサービスでは、送出セルレートが時間的に変化す
るが、例えば、特開平８−１２５６６８号公報に記載さ
れているようなＣＢＲ、ＶＢＲ用のトラヒックシェーピ
ング装置では動的に変化する端末の送出セルレートの情
報を感知することができないために、レート変化に対応
したシェーピング動作ができないという問題点があっ
た。
関する品質のみ保証しようとするサービスで、フィード
バック制御をもとにした輻輳制御方式が採用されてい
る。ＡＢＲサービスでは、ＣＢＲ（Constant Bit Rat
e）、ＶＢＲ（Variable Bit Rate）サービスと同様にシ
ェーパが必要となる。シェーピング動作を考えた場合、
ＡＢＲサービスでは、送出セルレートが時間的に変化す
るが、例えば、特開平８−１２５６６８号公報に記載さ
れているようなＣＢＲ、ＶＢＲ用のトラヒックシェーピ
ング装置では動的に変化する端末の送出セルレートの情
報を感知することができないために、レート変化に対応
したシェーピング動作ができないという問題点があっ
た。
【０００３】また、特開平８‐２４２２３８号公報に
は、ＲＭ（Resource Management）セルを受信し、その
ＡＴＭセルで指示されたピークレベル値に従って、送信
用ＶＣの送出タイミングを決定する際、次に送出される
ＶＣの送出時刻をＣＡＭ（Content Addressable Memor
y）部に記憶しておき、カウンターのカウント値がその
送出時刻と一致した場合、一致した送出時刻を記憶した
アドレスに対応したＶＣを送出ＶＣとして決定する方式
が記載されている。しかしながら、この方式では、使用
される可能性があるＡＢＲコネクションが多数の場合、
現在使用していないコネクションに関する領域も確保し
なければならず、大容量のバッファが必要となってしま
う。
は、ＲＭ（Resource Management）セルを受信し、その
ＡＴＭセルで指示されたピークレベル値に従って、送信
用ＶＣの送出タイミングを決定する際、次に送出される
ＶＣの送出時刻をＣＡＭ（Content Addressable Memor
y）部に記憶しておき、カウンターのカウント値がその
送出時刻と一致した場合、一致した送出時刻を記憶した
アドレスに対応したＶＣを送出ＶＣとして決定する方式
が記載されている。しかしながら、この方式では、使用
される可能性があるＡＢＲコネクションが多数の場合、
現在使用していないコネクションに関する領域も確保し
なければならず、大容量のバッファが必要となってしま
う。
【０００４】
【発明が解決しようとする課題】このように、従来のＣ
ＢＲシェーパやＶＢＲシェーパでは、ＡＢＲの動的に変
化するＡＴＭセル出力レートに対応できないため、ＣＢ
ＲシェーパやＶＢＲシェーパをＡＢＲに使用できないと
いう問題があり、また、前記特開平８‐２４２２３８号
公報記載の制御方式では、ＡＢＲを使用する可能性のあ
る全てのコネクションの情報を必要とするために、ＡＢ
Ｒを使用するコネクションが多数の場合には、現在使用
しているかいないかに関わらず、そのコネクションの情
報を持つ必要があり、大きなバッファが必要となるとい
う問題があった。
ＢＲシェーパやＶＢＲシェーパでは、ＡＢＲの動的に変
化するＡＴＭセル出力レートに対応できないため、ＣＢ
ＲシェーパやＶＢＲシェーパをＡＢＲに使用できないと
いう問題があり、また、前記特開平８‐２４２２３８号
公報記載の制御方式では、ＡＢＲを使用する可能性のあ
る全てのコネクションの情報を必要とするために、ＡＢ
Ｒを使用するコネクションが多数の場合には、現在使用
しているかいないかに関わらず、そのコネクションの情
報を持つ必要があり、大きなバッファが必要となるとい
う問題があった。
【０００５】本発明の目的は、ＡＢＲにおいて動的に変
化するＡＴＭセル出力レートに対応したセル出力制御を
行うシェーピング方式を提供することである。
化するＡＴＭセル出力レートに対応したセル出力制御を
行うシェーピング方式を提供することである。
【０００６】本発明の他の目的は、ＡＢＲを使用する可
能性のあるコネクションが多数の場合でも、コネクショ
ン毎の情報を管理するバッファ量を低減させることであ
る。
能性のあるコネクションが多数の場合でも、コネクショ
ン毎の情報を管理するバッファ量を低減させることであ
る。
【０００７】
【課題を解決するための手段】本発明のＡＢＲシェーパ
のレート制御方式は、入力されたセルデータをバッファ
（セルバッファ）に蓄積し、Ｓｏｕｒｃｅにおいて決定
されたコネクション毎のセルレートから計算されたセル
出力間隔情報をもとに理想送出時刻を決定し、理想送出
時刻が複数コネクション間において重なってしまった場
合には、登録順に出力されるように制御することを特徴
としている。より具体的には、コネクション毎に計算さ
れたセル出力間隔を管理する手段と、コネクション毎に
理想送出時刻を計算し、ＡＴＭセル出力順を管理する手
段と、コネクション毎に計算された理想送出時刻に従っ
てセルを出力する手段を有する。
のレート制御方式は、入力されたセルデータをバッファ
（セルバッファ）に蓄積し、Ｓｏｕｒｃｅにおいて決定
されたコネクション毎のセルレートから計算されたセル
出力間隔情報をもとに理想送出時刻を決定し、理想送出
時刻が複数コネクション間において重なってしまった場
合には、登録順に出力されるように制御することを特徴
としている。より具体的には、コネクション毎に計算さ
れたセル出力間隔を管理する手段と、コネクション毎に
理想送出時刻を計算し、ＡＴＭセル出力順を管理する手
段と、コネクション毎に計算された理想送出時刻に従っ
てセルを出力する手段を有する。
【０００８】また、コネクション毎の管理テーブルを低
減できることも特徴である。具体的には、現在使用中の
ＶＣＩのみを登録する手段を有している。
減できることも特徴である。具体的には、現在使用中の
ＶＣＩのみを登録する手段を有している。
【０００９】本発明によれば、コネクション毎に計算さ
れたセル出力間隔を管理する手段によって、動的に変化
するＡＴＭセル出力レート（セル出力間隔）を認識する
ことができ、コネクション毎に理想送出時刻を計算し、
ＡＴＭセル出力順を管理する手段によってコネクション
毎のセル出力間隔から理想送出時刻を決定することがで
き、理想送出時刻が複数コネクションで重なってしまっ
た場合には、登録順に出力順番を管理することが可能と
なる。さらに、コネクション毎に計算された理想送出時
刻に従ってセルを出力する手段によって、計算されたＡ
ＴＭセル出力レートを守ることができる。
れたセル出力間隔を管理する手段によって、動的に変化
するＡＴＭセル出力レート（セル出力間隔）を認識する
ことができ、コネクション毎に理想送出時刻を計算し、
ＡＴＭセル出力順を管理する手段によってコネクション
毎のセル出力間隔から理想送出時刻を決定することがで
き、理想送出時刻が複数コネクションで重なってしまっ
た場合には、登録順に出力順番を管理することが可能と
なる。さらに、コネクション毎に計算された理想送出時
刻に従ってセルを出力する手段によって、計算されたＡ
ＴＭセル出力レートを守ることができる。
【００１０】また、現在使用中のＶＣＩのみ登録する手
段があればよく、ＡＢＲを使用する可能性のある全ての
コネクションの情報を持つ必要はなくなり、バッファ量
の低減が可能となる。
段があればよく、ＡＢＲを使用する可能性のある全ての
コネクションの情報を持つ必要はなくなり、バッファ量
の低減が可能となる。
【００１１】
【発明の実施の形態】図１は、本発明の実施の形態を示
すブロック図である。図１において、１は入力されてき
たセルの有効、無効を判定するセル種別判定部で、有効
と判定したデータはセルバッファ２へ出力し、判定結果
はセルバッファアドレス管理部３へ出力する。２は、入
力されてきた有効セルを蓄積するセルバッファで、セル
種別判定部１から出力される有効セルを蓄積する。３は
セルバッファ２の書込アドレスと読出アドレスを生成、
管理するセルバッファアドレス管理部で、読出アドレス
はレート制御部４からの情報をもとに生成する。
すブロック図である。図１において、１は入力されてき
たセルの有効、無効を判定するセル種別判定部で、有効
と判定したデータはセルバッファ２へ出力し、判定結果
はセルバッファアドレス管理部３へ出力する。２は、入
力されてきた有効セルを蓄積するセルバッファで、セル
種別判定部１から出力される有効セルを蓄積する。３は
セルバッファ２の書込アドレスと読出アドレスを生成、
管理するセルバッファアドレス管理部で、読出アドレス
はレート制御部４からの情報をもとに生成する。
【００１２】４はＶＣＩ毎のセル読出時刻を管理するレ
ート制御部で、レート情報処理部５からの出力セル間隔
をもとにセル読出時刻を決定する。５はＢＲＭ（Backwa
rd Resource Management）セル内情報から出力セル間隔
を算出するレート情報処理部で、６はＢＲＭセルを検出
するＢＲＭセル検出部である。
ート制御部で、レート情報処理部５からの出力セル間隔
をもとにセル読出時刻を決定する。５はＢＲＭ（Backwa
rd Resource Management）セル内情報から出力セル間隔
を算出するレート情報処理部で、６はＢＲＭセルを検出
するＢＲＭセル検出部である。
【００１３】図２は、レート制御部４において管理され
るバッファ（セルバッファ２含む）を示している。７は
セルバッファ２の領域に対応して、次の同じＶＣＩのセ
ルが格納されている領域情報を格納する次アドレス管理
バッファで、８はセルバッファ２に格納されているセル
の情報をＶＣＩ単位で格納しているＶＣＩ情報管理バッ
ファで、９はＶＣＩ毎のセル出力間隔を格納しているセ
ル出力間隔管理バッファである。
るバッファ（セルバッファ２含む）を示している。７は
セルバッファ２の領域に対応して、次の同じＶＣＩのセ
ルが格納されている領域情報を格納する次アドレス管理
バッファで、８はセルバッファ２に格納されているセル
の情報をＶＣＩ単位で格納しているＶＣＩ情報管理バッ
ファで、９はＶＣＩ毎のセル出力間隔を格納しているセ
ル出力間隔管理バッファである。
【００１４】ＶＣＩ情報管理バッファ８内には、ＶＣＩ
番号、セルバッファ２のＲｅａｄｐｏｉｎｔｅｒ、次ア
ドレス管理バッファ７のＷｒｉｔｅｐｏｉｎｔｅｒ、格
納されているセル数、理想送出時刻、同理想送出時刻の
ＶＣＩ間における読出順が先頭であることを示す先頭セ
ルフラグ、同様に最後であることを示す最終セルフラ
グ、次に読み出すべきＶＣＩの情報が格納されているＶ
ＣＩ情報管理バッファ８の領域を示す読出次アドレス情
報が格納されている。
番号、セルバッファ２のＲｅａｄｐｏｉｎｔｅｒ、次ア
ドレス管理バッファ７のＷｒｉｔｅｐｏｉｎｔｅｒ、格
納されているセル数、理想送出時刻、同理想送出時刻の
ＶＣＩ間における読出順が先頭であることを示す先頭セ
ルフラグ、同様に最後であることを示す最終セルフラ
グ、次に読み出すべきＶＣＩの情報が格納されているＶ
ＣＩ情報管理バッファ８の領域を示す読出次アドレス情
報が格納されている。
【００１５】例えば、ＶＣ０については、セルバッファ
２におけるＲｅａｄｐｏｉｎｔｅｒは領域０、Ｗｒｉｔ
ｅｐｏｉｎｔｅｒは領域９であり、セルバッファ２に格
納されているセル数は３であることを示している。ま
た、ＶＣ０、ＶＣ８、ＶＣ３の理想送出時刻はいずれも
３で重なっているが、その送出順序は、先ず、先頭セル
フラグが付されているＶＣ０セル、次に、読出し次アド
レスに格納されている「領域２」が参照されてＶＣ８セ
ル、次に、読出し次アドレスに格納されている「領域
３」が参照されてＶＣ３セルの順となる。そして、領域
３の最終セルフラグにより、セルバッファ２の中にはそ
のほかに理想送出時刻が重なるセルがないことが確認さ
れる。
２におけるＲｅａｄｐｏｉｎｔｅｒは領域０、Ｗｒｉｔ
ｅｐｏｉｎｔｅｒは領域９であり、セルバッファ２に格
納されているセル数は３であることを示している。ま
た、ＶＣ０、ＶＣ８、ＶＣ３の理想送出時刻はいずれも
３で重なっているが、その送出順序は、先ず、先頭セル
フラグが付されているＶＣ０セル、次に、読出し次アド
レスに格納されている「領域２」が参照されてＶＣ８セ
ル、次に、読出し次アドレスに格納されている「領域
３」が参照されてＶＣ３セルの順となる。そして、領域
３の最終セルフラグにより、セルバッファ２の中にはそ
のほかに理想送出時刻が重なるセルがないことが確認さ
れる。
【００１６】また、ＶＣＩ情報管理バッファ８では、セ
ルバッファ２の空き領域情報も格納しており、セルバッ
ファ２と次アドレス管理バッファ７の空き領域管理用の
情報を格納している。
ルバッファ２の空き領域情報も格納しており、セルバッ
ファ２と次アドレス管理バッファ７の空き領域管理用の
情報を格納している。
【００１７】次に本発明の実施の形態の動作について、
図１を参照して説明する。図１において、入力されたセ
ルはセル種別判定部１で判定され、セルバッファ２に書
き込まれる。その時のセルバッファ２への書込アドレス
はセルバッファアドレス管理部３で生成される。セルバ
ッファアドレス管理部３は、セルバッファ２に書き込ん
だセルの情報（書込アドレス、ＶＣＩ）をレート制御部
４に出力する。ＢＲＭセル検出部６はＢＲＭセルを検出
したら、ＢＲＭセルをレート情報処理部５に渡し、レー
ト情報処理部５では、ＢＲＭセル内情報からセル出力間
隔を算出し、レート制御部４に出力する。
図１を参照して説明する。図１において、入力されたセ
ルはセル種別判定部１で判定され、セルバッファ２に書
き込まれる。その時のセルバッファ２への書込アドレス
はセルバッファアドレス管理部３で生成される。セルバ
ッファアドレス管理部３は、セルバッファ２に書き込ん
だセルの情報（書込アドレス、ＶＣＩ）をレート制御部
４に出力する。ＢＲＭセル検出部６はＢＲＭセルを検出
したら、ＢＲＭセルをレート情報処理部５に渡し、レー
ト情報処理部５では、ＢＲＭセル内情報からセル出力間
隔を算出し、レート制御部４に出力する。
【００１８】レート制御部４では、入力されたセルの情
報とＶＣＩ毎のセル出力間隔からＶＣＩ毎の理想送出時
刻を算出してセル送出時刻を決定し、管理する。理想送
出時刻は、前回セルを送出した時刻にセル出力間隔を加
えた時刻となる。ただし、理想送出時刻が複数のＶＣＩ
において重なってしまった場合は、登録順に読み出され
るように管理している。セル送出時刻になれば、セルバ
ッファアドレス管理部３に読出指示を出し、セルバッフ
ァ２からセルが出力される。
報とＶＣＩ毎のセル出力間隔からＶＣＩ毎の理想送出時
刻を算出してセル送出時刻を決定し、管理する。理想送
出時刻は、前回セルを送出した時刻にセル出力間隔を加
えた時刻となる。ただし、理想送出時刻が複数のＶＣＩ
において重なってしまった場合は、登録順に読み出され
るように管理している。セル送出時刻になれば、セルバ
ッファアドレス管理部３に読出指示を出し、セルバッフ
ァ２からセルが出力される。
【００１９】図３と図４は、レート制御部４に図２に示
すようなバッファを使用した場合の処理フロー図であ
る。以下、この処理について説明する。図３は読み出す
ＶＣＩを決定するためのセルバッファ２ヘの書込側の処
理のフローであり、ステップ１０では、到着セルのチェ
ックを行う。有効セルであれば次処理へ行きそれ以外の
無効セルの場合は処理を終了する。ステップ１１では、
ＶＣＩ情報管理バッファ８の空き領域管理情報からセル
バッファ２の空き領域を得て受信データの書込を行う。
すようなバッファを使用した場合の処理フロー図であ
る。以下、この処理について説明する。図３は読み出す
ＶＣＩを決定するためのセルバッファ２ヘの書込側の処
理のフローであり、ステップ１０では、到着セルのチェ
ックを行う。有効セルであれば次処理へ行きそれ以外の
無効セルの場合は処理を終了する。ステップ１１では、
ＶＣＩ情報管理バッファ８の空き領域管理情報からセル
バッファ２の空き領域を得て受信データの書込を行う。
【００２０】ステップ１２では受信した有効セルのＶＣ
Ｉ情報の登録状態の検索を行う（ＶＣＩ情報管理バッフ
ァ８はＣＡＭ（Content Addressable Memory）で構成す
ることを前提とするのでＣＡＭ ｓｅａｒｃｈでＶＣＩ
を検索する）。ステップ１３では、ＶＣＩ情報管理バッ
ファ８に対して、受信した有効セルの新規ＶＣＩの登録
を行う。ステップ１４では新規に受信したＶＣＩの出力
登録をする。受信した時刻を理想送出時刻とする。ステ
ップ１５では、前記理想送出時刻が他のＶＣＩの理想送
出時刻と重なっていないかを、理想送出時刻＋最終セル
フラグをサーチキーとして検索する。
Ｉ情報の登録状態の検索を行う（ＶＣＩ情報管理バッフ
ァ８はＣＡＭ（Content Addressable Memory）で構成す
ることを前提とするのでＣＡＭ ｓｅａｒｃｈでＶＣＩ
を検索する）。ステップ１３では、ＶＣＩ情報管理バッ
ファ８に対して、受信した有効セルの新規ＶＣＩの登録
を行う。ステップ１４では新規に受信したＶＣＩの出力
登録をする。受信した時刻を理想送出時刻とする。ステ
ップ１５では、前記理想送出時刻が他のＶＣＩの理想送
出時刻と重なっていないかを、理想送出時刻＋最終セル
フラグをサーチキーとして検索する。
【００２１】ステップ１６では、検索絡果があるかない
かの判定をする。検索結果がない場合、ステップ１７
で、理想送出時刻の登録とともに先頭セルフラグと最終
セルフラグを同時に立てる（図２の例では、ＶＣ２とＶ
Ｃ５がこれに相当している）。検索結果がある揚合、ス
テップ１８で、検索されたデータの最終セルフラグを取
り下げ、新規に登録するデータに最終セルフラグを立て
る。ステップ１９では、検索されたデータの読み出し次
アドレスに新規に登録した領域番号を書き込む。
かの判定をする。検索結果がない場合、ステップ１７
で、理想送出時刻の登録とともに先頭セルフラグと最終
セルフラグを同時に立てる（図２の例では、ＶＣ２とＶ
Ｃ５がこれに相当している）。検索結果がある揚合、ス
テップ１８で、検索されたデータの最終セルフラグを取
り下げ、新規に登録するデータに最終セルフラグを立て
る。ステップ１９では、検索されたデータの読み出し次
アドレスに新規に登録した領域番号を書き込む。
【００２２】ステップ２０では、ＶＣＩの登録があれば
次アドレス管理バッファ７の情報とＶＣＩ情報管理バッ
ファ８のセルバッファ２のＷｒｉｔｅｐｏｉｎｔｅｒの
更新を行う。新規登録時にはセルバッファ２のＲｅａｄ
ｐｏｉｎｔｅｒにセルバッファ２へ書き込んだ領域番
号、Ｗｒｉｔｅｐｏｉｎｔｅｒに未登録を書き込む。さ
らに、受信データをセルバッファ２へ書き込んだ領域に
対応する次アドレス管理バッファ７の領域の情報をＶＣ
Ｉ情報管理バッファ８の空き領域管理情報のセルバッフ
ァ２のＷｒｉｔｅｐｏｉｎｔｅｒ領域に書き込む。ステ
ップ２１では、ＶＣＩ情報管理バッファ８の該当データ
のセル数を更新する。登録がもともとあった場合には書
き込まれている数に１を加算し、なかった場合には新た
に１を書き込む。
次アドレス管理バッファ７の情報とＶＣＩ情報管理バッ
ファ８のセルバッファ２のＷｒｉｔｅｐｏｉｎｔｅｒの
更新を行う。新規登録時にはセルバッファ２のＲｅａｄ
ｐｏｉｎｔｅｒにセルバッファ２へ書き込んだ領域番
号、Ｗｒｉｔｅｐｏｉｎｔｅｒに未登録を書き込む。さ
らに、受信データをセルバッファ２へ書き込んだ領域に
対応する次アドレス管理バッファ７の領域の情報をＶＣ
Ｉ情報管理バッファ８の空き領域管理情報のセルバッフ
ァ２のＷｒｉｔｅｐｏｉｎｔｅｒ領域に書き込む。ステ
ップ２１では、ＶＣＩ情報管理バッファ８の該当データ
のセル数を更新する。登録がもともとあった場合には書
き込まれている数に１を加算し、なかった場合には新た
に１を書き込む。
【００２３】図４は読み出すＶＣＩを決定するためのセ
ルバッファ２からの読出処理フローであり、ステップ２
２では、読出ＶＣＩの検索を行う。この検索は、前回処
理において出力したＶＣＩデータの理想送出時刻と読出
次アドレス情報から決定する。読出次アドレス情報が設
定されていたらそれが示す領域のＶＣＩが読出ＶＣＩと
なる。また、読出次アドレスが未設定だった揚合は、理
想送出時刻に１加算した結果＋先頭セルフラグを検索キ
ーとして検索を行い、検索結果がない場合には理想送出
時刻に１を加えながら見つかるまで検索を続ける。検索
対象の理想送出時刻＝現セル時刻となっても検索結果が
ないときは「検索結果なし」として次処理に行く。ステ
ップ２３では、読出ＶＣＩの検索結果を判定する。ステ
ップ２４は、検索結果がない場合の処理で、空きセル出
力指示を出して終了する。ステップ２５は、検索結果が
ある場合の処理で、読出ＶＣＩのデータの先頭セルフラ
グ、最終セルフラグを取り下げる。
ルバッファ２からの読出処理フローであり、ステップ２
２では、読出ＶＣＩの検索を行う。この検索は、前回処
理において出力したＶＣＩデータの理想送出時刻と読出
次アドレス情報から決定する。読出次アドレス情報が設
定されていたらそれが示す領域のＶＣＩが読出ＶＣＩと
なる。また、読出次アドレスが未設定だった揚合は、理
想送出時刻に１加算した結果＋先頭セルフラグを検索キ
ーとして検索を行い、検索結果がない場合には理想送出
時刻に１を加えながら見つかるまで検索を続ける。検索
対象の理想送出時刻＝現セル時刻となっても検索結果が
ないときは「検索結果なし」として次処理に行く。ステ
ップ２３では、読出ＶＣＩの検索結果を判定する。ステ
ップ２４は、検索結果がない場合の処理で、空きセル出
力指示を出して終了する。ステップ２５は、検索結果が
ある場合の処理で、読出ＶＣＩのデータの先頭セルフラ
グ、最終セルフラグを取り下げる。
【００２４】ステップ２６では、読出ＶＣＩのセルバッ
ファ２中のセル数をチェックし、読み出すデータがある
かどうか確認する。なければ該当ＶＣＩの登録を削除
し、ステップ２２処理からやり直す。あれば次の処理を
行う。ステップ２７では、読出ＶＣＩのセルバッファ２
のＲｅａｄｐｏｉｎｔｅｒを参照し、セルの読出を指示
する。ステップ２８では、セルを読み出したセルバッフ
ァ２の領域に対応している次アドレス管理バッファ７の
領域の情報を読み出したＶＣＩのＲｅａｄｐｏｉｎｔｅ
ｒとして書き込む。また、ＶＣＩ情報管理バッファ８の
空き領域管理情報の次アドレス管理バッファのＷｒｉｔ
ｅｐｏｉｎｔｅｒが示す領域にセルを読み出したセルバ
ッファ２の領域番号を書き込む。さらに、ＶＣＩ情報管
理バッファ８の空き領域管理情報の次アドレス管理バッ
ファ７のＷｒｉｔｅｐｏｉｎｔｅｒにもセルを読み出し
たセルバッファ２の領域番号を書き込む。
ファ２中のセル数をチェックし、読み出すデータがある
かどうか確認する。なければ該当ＶＣＩの登録を削除
し、ステップ２２処理からやり直す。あれば次の処理を
行う。ステップ２７では、読出ＶＣＩのセルバッファ２
のＲｅａｄｐｏｉｎｔｅｒを参照し、セルの読出を指示
する。ステップ２８では、セルを読み出したセルバッフ
ァ２の領域に対応している次アドレス管理バッファ７の
領域の情報を読み出したＶＣＩのＲｅａｄｐｏｉｎｔｅ
ｒとして書き込む。また、ＶＣＩ情報管理バッファ８の
空き領域管理情報の次アドレス管理バッファのＷｒｉｔ
ｅｐｏｉｎｔｅｒが示す領域にセルを読み出したセルバ
ッファ２の領域番号を書き込む。さらに、ＶＣＩ情報管
理バッファ８の空き領域管理情報の次アドレス管理バッ
ファ７のＷｒｉｔｅｐｏｉｎｔｅｒにもセルを読み出し
たセルバッファ２の領域番号を書き込む。
【００２５】ステップ２９では、読み出したＶＣＩのセ
ル数から１を減算して書き込む。ステップ３０では、読
み出したＶＣＩの次の理想送出時刻を決定する。セル出
力間隔管理バッファから読み出した該当ＶＣＩのセル出
力間隔を読み出し、現セル時刻と加算して理想送出時刻
とする。その結果、再び理想送出時刻が他のＶＣＩの理
想送出時刻と重なる場合が生じるので、ステップ３１〜
３５において、図３における書込側フローのステップ１
５〜１９と同様の処理を行う。
ル数から１を減算して書き込む。ステップ３０では、読
み出したＶＣＩの次の理想送出時刻を決定する。セル出
力間隔管理バッファから読み出した該当ＶＣＩのセル出
力間隔を読み出し、現セル時刻と加算して理想送出時刻
とする。その結果、再び理想送出時刻が他のＶＣＩの理
想送出時刻と重なる場合が生じるので、ステップ３１〜
３５において、図３における書込側フローのステップ１
５〜１９と同様の処理を行う。
【００２６】図５は、本発明のレート制御部４において
管理されるバッファの第２の実施の形態を示すものであ
る。図５では、図２に示しているＶＣＩ情報管理バッフ
ァ８における先頭セルフラグと最終セルフラグと読出次
アドレスを削除している。この場合の読み出すＶＣＩを
決定するためのセルバッファ２への書込側処理フローを
図６に示す。図６におけるステップ１４までの処理は図
３における処理と同様である。ステップ３７は、決定し
た理想送出時刻をＶＣＩ情報管理バッファ３６に登録す
る処理である。この形態での処理は、図３における処理
とは違い、先頭セルフラグや最終セルフラグを使用しな
いために、理想送出時刻が決定すればそのまま登録する
処理となる。
管理されるバッファの第２の実施の形態を示すものであ
る。図５では、図２に示しているＶＣＩ情報管理バッフ
ァ８における先頭セルフラグと最終セルフラグと読出次
アドレスを削除している。この場合の読み出すＶＣＩを
決定するためのセルバッファ２への書込側処理フローを
図６に示す。図６におけるステップ１４までの処理は図
３における処理と同様である。ステップ３７は、決定し
た理想送出時刻をＶＣＩ情報管理バッファ３６に登録す
る処理である。この形態での処理は、図３における処理
とは違い、先頭セルフラグや最終セルフラグを使用しな
いために、理想送出時刻が決定すればそのまま登録する
処理となる。
【００２７】図７は、読み出すＶＣＩを決定するため
の、セルバッファ２からの読出処理フローを示してい
る。ステップ２６〜３０の処理は図４における処理と同
様である。ステップ３８では、読出ＶＣＩの検索を行
う。ここでの処理は、図４に示した処理とは違い、理想
送出時刻のみを検索キーとして検索を行う。ステップ３
９では、検索結果がなかった場合に検索に使用した理想
送出時刻が現セル時刻と同じ値かどうかを確認する。ス
テップ４０では、ステップ３９での処理の結果、検索対
象の理想送出時刻が現セル時刻と同じ値ではなかった場
合に検索対象の理想送出時刻を更新する処理を行う。こ
の形態での処理は、登録された理想送出時刻の古い順に
ＶＣＩを検索して出力ＶＣＩを決定するために、検索対
象の理想送出時刻が現セル時刻と等しくなるまで出力Ｖ
ＣＩを検索し続けることになる。
の、セルバッファ２からの読出処理フローを示してい
る。ステップ２６〜３０の処理は図４における処理と同
様である。ステップ３８では、読出ＶＣＩの検索を行
う。ここでの処理は、図４に示した処理とは違い、理想
送出時刻のみを検索キーとして検索を行う。ステップ３
９では、検索結果がなかった場合に検索に使用した理想
送出時刻が現セル時刻と同じ値かどうかを確認する。ス
テップ４０では、ステップ３９での処理の結果、検索対
象の理想送出時刻が現セル時刻と同じ値ではなかった場
合に検索対象の理想送出時刻を更新する処理を行う。こ
の形態での処理は、登録された理想送出時刻の古い順に
ＶＣＩを検索して出力ＶＣＩを決定するために、検索対
象の理想送出時刻が現セル時刻と等しくなるまで出力Ｖ
ＣＩを検索し続けることになる。
【００２８】
【発明の効果】本発明においては、動的に変化するＡＴ
Ｍセル出力レートから算出したセル出力間隔をＳｈａｐ
ｅｒ処理において参照する処理を行っているので、動的
に変化するＡＴＭセル出力レ―ト（セル出力間隔）に対
応可能となる。
Ｍセル出力レートから算出したセル出力間隔をＳｈａｐ
ｅｒ処理において参照する処理を行っているので、動的
に変化するＡＴＭセル出力レ―ト（セル出力間隔）に対
応可能となる。
【００２９】また、使用中のコネクションのみ登録する
ような制御を行っているので、コネクション毎の情報を
管理するバッファ容量を低減することができる。
ような制御を行っているので、コネクション毎の情報を
管理するバッファ容量を低減することができる。
【００３０】
【図１】本発明のＡＢＲシェーパのレート制御方式の実
施の形態を示すブロック図である。
施の形態を示すブロック図である。
【図２】本発明の第１の実施の形態においてレート制御
部４で管理されるバッファを示す図である。
部４で管理されるバッファを示す図である。
【図３】本発明のＡＢＲシェーパのレート制御方式の第
１の実施の形態（セルバッファへの書き込み処理）を示
すフローチャートである。
１の実施の形態（セルバッファへの書き込み処理）を示
すフローチャートである。
【図４】本発明のＡＢＲシェーパのレート制御方式の第
１の実施の形態（読み出しＶＣＩを決定するためのセル
バッファからの読出し処理）を示すフローチャートであ
る。
１の実施の形態（読み出しＶＣＩを決定するためのセル
バッファからの読出し処理）を示すフローチャートであ
る。
【図５】本発明の第２の実施の形態においてレート制御
部４で管理されるバッファを示す図である。
部４で管理されるバッファを示す図である。
【図６】本発明のＡＢＲシェーパのレート制御方式の第
２の実施の形態（セルバッファへの書き込み処理）を示
すフローチャートである。
２の実施の形態（セルバッファへの書き込み処理）を示
すフローチャートである。
【図７】本発明のＡＢＲシェーパのレート制御方式の第
２の実施の形態を（読み出しＶＣＩを決定するためのセ
ルバッファからの読出し処理）示すフローチャートであ
る。
２の実施の形態を（読み出しＶＣＩを決定するためのセ
ルバッファからの読出し処理）示すフローチャートであ
る。
１ セル種別判定部 ２ セルバッファ ３ セルバッファアドレス管理部 ４ レート制御部 ５ レート情報処理部 ６ ＢＲＭセル検出部 ７ 次アドレス管理バッフア ８ ＶＣＩ情報管理バッファ ９ セル出力間隔管理バッファ ３６ 第２の実施の形態におけるＶＣＩ情報管理バッ
ファ
ファ
Claims (5)
- 【請求項１】 網の状態により動的にＡＴＭ（Asynchro
nous Transfer Mode）セル送出レートが変化するＡＢＲ
（Available Bit Rate）サービスにおけるシェーパにお
いて、 ＡＢＲを使用しているコネクションを管理する手段と、 コネクション毎にＢＲＭ（Backward Resource Manageme
nt）セルを検出し、ＢＲＭセル内のセル送出レート情報
よりセル出力間隔を算出し、管理する手段と、 コネクション毎に前記セル出力間隔とセル到着時刻より
理想送出時刻を計算し、ＡＴＭセル出力順を管理する手
段と、 コネクション毎に計算された理想送出時刻に従ってセル
を出力する手段を備えたＡＢＲシェーパのレート制御方
式。 - 【請求項２】 前記コネクション毎に理想送出時刻を計
算し、ＡＴＭセル出力順を管理する手段は、 理想送出時刻が他のコネクションと重なってしまった場
合には、その登録順にセルを出力させるレート制御部を
備えていることを特徴とする請求項１記載のＡＢＲシェ
ーパのレート制御方式。 - 【請求項３】 前記ＡＢＲを使用しているコネクション
を管理する手段は、 現在使用中のＡＢＲコネクションのみをＣＡＭ（Conten
t Addressable Memory）により管理するＶＣＩ情報管理
バッファを備えていることを特徴とする請求項１記載の
ＡＢＲシェーパのレート制御方式。 - 【請求項４】 前記ＶＣＩ情報管理バッファは、現在使
用中のＡＢＲコネクションのＶＣＩ毎に、入力されたセ
ルを格納しているセルバッファの読出し領域を示すリー
ドポインタ、次に入力されるセルを格納する前記セルバ
ッファの書き込み領域を示すライトポインタ、前記セル
バッファに格納されているセル数、及び前記理想送出時
刻情報を格納する領域を備えていることを特徴とする請
求項３記載のＡＢＲシェーパのレート制御方式。 - 【請求項５】 前記ＶＣＩ情報管理バッファは、さら
に、前記理想送出時刻のＶＣＩ間における読出し順が先
頭であることを示す先頭セルフラグと、最後であること
を示す最終セルフラグと、次に読み出すべきＶＣＩの情
報が格納されている前記ＶＣＩ情報管理バッファの領域
を示す読出し次アドレス情報を格納する領域を備えてい
ることを特徴とする請求項４記載のＡＢＲシェーパのレ
ート制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28106797A JP3008905B2 (ja) | 1997-09-30 | 1997-09-30 | Ａｂｒシェーパのレート制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28106797A JP3008905B2 (ja) | 1997-09-30 | 1997-09-30 | Ａｂｒシェーパのレート制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11112525A true JPH11112525A (ja) | 1999-04-23 |
| JP3008905B2 JP3008905B2 (ja) | 2000-02-14 |
Family
ID=17633859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28106797A Expired - Fee Related JP3008905B2 (ja) | 1997-09-30 | 1997-09-30 | Ａｂｒシェーパのレート制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3008905B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6711130B1 (en) | 1999-02-01 | 2004-03-23 | Nec Electronics Corporation | Asynchronous transfer mode data transmitting apparatus and method used therein |
| JP2009049931A (ja) * | 2007-08-22 | 2009-03-05 | Nec System Technologies Ltd | シェーピング装置およびシェーピング方法 |
-
1997
- 1997-09-30 JP JP28106797A patent/JP3008905B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6711130B1 (en) | 1999-02-01 | 2004-03-23 | Nec Electronics Corporation | Asynchronous transfer mode data transmitting apparatus and method used therein |
| JP2009049931A (ja) * | 2007-08-22 | 2009-03-05 | Nec System Technologies Ltd | シェーピング装置およびシェーピング方法 |
| JP4716194B2 (ja) * | 2007-08-22 | 2011-07-06 | Ｎｅｃシステムテクノロジー株式会社 | シェーピング装置およびシェーピング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3008905B2 (ja) | 2000-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5974033A (en) | Dynamic shaping apparatus of traffic of ATM network | |
| US5875173A (en) | Communication control device and method for use in an ATM system operable in an ABR mode | |
| US5440552A (en) | ATM cell assembling/disassembling system | |
| US6788684B2 (en) | Cell bridge apparatus and cell bridging method as well as information transmission system having cell bridge apparatus | |
| US6411622B1 (en) | Method and apparatus for detecting timeout of ATM reception packet | |
| JP3008905B2 (ja) | Ａｂｒシェーパのレート制御方式 | |
| US5999515A (en) | Method and apparatus for shaping processing in which discard of ATM cell effectively performed | |
| US6535479B1 (en) | Hitless switching system of ATM switch apparatus in which discard priority control is stopped | |
| JP3134702B2 (ja) | 通信制御装置及びその制御方法 | |
| CA2058808C (en) | Preliminary operation system in atm network using flag for indicating preliminary operation mode | |
| US6674723B1 (en) | Apparatus and method of monitoring a queue state in an asynchronous transfer mode switch | |
| US6549518B1 (en) | Policing method and apparatus with small access amount to cell data table for policing determination | |
| JP2871646B2 (ja) | Ａｔｍトラヒックシェーパ回路 | |
| JP2937750B2 (ja) | ポインタ挿入装置 | |
| JPH10341238A (ja) | 受信ａｔｍセル処理制御装置 | |
| US7130793B2 (en) | System and method for minimizing overrun and underrun errors in packetized voice transmission | |
| JP3094995B2 (ja) | 通信制御装置及び通信制御方法 | |
| KR0129609B1 (ko) | 사용변수제어/망변수제어의(upc/npc) 적응적 셀간격 조정방법 | |
| JP3421546B2 (ja) | セル並べ替え装置 | |
| JPH09284308A (ja) | Ａｔｍセルルーティング制御方法及び制御装置 | |
| JP2923892B1 (ja) | Ａｔｍセル挿入方式および方法 | |
| JP3805881B2 (ja) | Ａｔｍスイッチ | |
| JPH08191312A (ja) | Ａｔｍインタフェース回路 | |
| JPH1065703A (ja) | Ａｔｍ交換装置 | |
| JPH06311174A (ja) | Ａｔｍ端末におけるコネクション管理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |