KR0121094B1 - 메모리 테스트 방법 - Google Patents

메모리 테스트 방법

Info

Publication number
KR0121094B1
KR0121094B1 KR1019940039441A KR19940039441A KR0121094B1 KR 0121094 B1 KR0121094 B1 KR 0121094B1 KR 1019940039441 A KR1019940039441 A KR 1019940039441A KR 19940039441 A KR19940039441 A KR 19940039441A KR 0121094 B1 KR0121094 B1 KR 0121094B1
Authority
KR
South Korea
Prior art keywords
address
specific value
memory
recorded
last
Prior art date
Application number
KR1019940039441A
Other languages
English (en)
Other versions
KR960024957A (ko
Inventor
김인철
Original Assignee
정장호
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신주식회사 filed Critical 정장호
Priority to KR1019940039441A priority Critical patent/KR0121094B1/ko
Publication of KR960024957A publication Critical patent/KR960024957A/ko
Application granted granted Critical
Publication of KR0121094B1 publication Critical patent/KR0121094B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 메모리 테스트 방법에 관한 것으로, 특히 메모리측의 제어버스, 데이타 버스 및 어드레스 버스상에 발생된 오류를 효과적으로 테스트 할 수 있도록 하는 메모리 테스트 방법에 관한 것이다.
종래의 메모리 테스트 방법은 메모리측의 제어버스나 데이타 버스의 오류를 감지할 수 있으나, 특정 어드레스 라인간의 단락이나 특정 어드레스 라인이 기판 상에서 절단된 경우 등과 같은 어드레스 버스상의 오류는 감지할 수 없었다.
본 발명은 메모리 테스트시 어드레스 버스상에서의 오류를 감지하고 오류 발생된 어드레스 라인의 위치를 파악하여 운용자에게 알려주므로 보다 정밀한 테스트가 가능하다.

Description

메모리 테스트 방법
제1도는 종래의 메모리 테스트 방법을 설명하기 위한 흐름도.
제2도는 본 발명에 따른 메모리 테스트 방법을 설명하기 위한 흐름도.
본 발명은 메모리 테스트 방법에 관한 것으로, 특히 메모리측의 제어버스, 데이타 버스 및 어드레스 버스상에 발생된 오류를 효과적으로 테스트 할 수 있도록 하는 메모리 테스트 방법에 관한 것이다.
종래에는 메모리의 정상여부를 테스트하는 경우 제1도에 도시된 순서로 테스트하였다.
먼저 CPU가 테스트하고자 하는 어드레스 영역을 지정하기 위하여 첫번째 어드레스(iP1)와 마지막 어드레스(iP2)를 설정하고, 특정값(K)을 설정한다. 그후, CPU는 첫번째 어드레스(iP1)로부터 마지막 어드레스(iP2)까지 순서대로 특정값(K)을 메모리에 기록하고, 메모리에 기록되어 있는 특정값(K)을 어드레스 순서대로 읽어들여 해당 어드레스의 특정값(K)이 정상적인지의 여부를 확인한다. CPU는 해당 어드레스의 특정값(K)이 정상적인 경우에는 메모리의 해당 저장영역이 정상이라고 판정하고, 해당 어드레스의 특정값(K)이 정상이 아닌 경우에는 메모리의 해당 저장영역이 비정상이라고 판정한다.
이와 같은 종래의 메모리 테스트 방법은 메모리측의 제어버스나 데이타 버스의 오류를 감지할 수 있으나, 특정 어드레스 라인 간의 단락이나 특정 어드레스 라인이 기판상에서 절단된 경우 등과 같은 어드레스 버스상의 오류는 감지할 수 없었다. 왜냐하면, 어드레스 버스상에 오류가 발생된 경우 CPU가 잘못된 어드레스에 특정값(K)을 기록한 후 다시 잘못된 어드레스의 특정값(K)을 읽어 들이기 때문에 마치 정상적인 것처럼 판단할 수 밖에 없게 되는 문제점이 있었다.
본 발명은 상술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 어드레스 버스상에서의 오류를 감지하므로써 보다 정밀한 테스트를 가능하게 하는 메모리 테스트 방법을 제공하는 데에 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명은 메모리 테스트 방법에 있어서, 어드레스 영역을 지정하기 위한 첫번째 어드레스와 마지막 어드레스를 설정함과 동시에 소정의 특정값을 설정하는 제1과정, 상기 제1과정 이후 어드레스의 첫번째 비트만을 1로하고 메모리의 해당 어드레스에 상기 특정값을 기록하는 제2과정, 상기 제2과정 이후 메모리의 전체 어드레스 영역에 기록되어 있는 상기 특정값의 기록갯수와 해당 특정값이 기록된 어드레스를 저장하는 제3과정, 상기 제3과정에서 저장된 특정값의 기록갯수가 1개 이내인지의 여부를 확인하는 제4과정, 상기 제4과정에서 특정값 기록 갯수가 1개 이내가 아닌 경우, 해당 특정값이 기록된 어드레스를 출력하고, 출력된 해당 어드레스에서 1로 설정된 비트를 출력한 후 메모리가 비정상 상태임을 판정하는 제5과정, 상기 제4과정에서 특정값의 기록갯수가 1개 이내인 경우, 특정값을 기록했던 어드레스가 상기 마지막 어드레스에 도달했는지의 여부를 확인하는 제6과정, 상기 제6과정에서 특정값을 기록했던 어드레스가 마지막 어드레스에 도달하지 않을 경우 메모리를 클리어 시키고 어드레스의 다음 비트만을 1로 하고 메모리의 해당 어드레스에 상기 특정값을 기록한 후 상기 제3과정으로 귀환하는 제7과정, 상기 제6과정에서 특정값을 기록했던 어드레스가 마지막 어드레스에 도달한 경우 메모리가 정상 상태임을 판정하는 제8과정을 포함하는 것을 특징으로 하는 메모리 테스트 방법을 제공한다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명에서는 어드레스 라인들 중 1비트씩 순환적으로 1로 설정한 어드레스(,1,2,4,6,8,16,…)에 특정값을 기록한 후 전체 메모리영역에 해당 특정값이 몇개가 존재하는가를 확인하여 해당 특정값이 1개 이상인 경우(1개는 제외)에는 메모리 측의 어드레스 라인에 이상이 있는 것으로 판단하여 이를 운용자에게 알려주도록 하였다. 또한, 특정값이 메모리에 1개 이상 존재하는 경우 해당 특정값이 존재하는 어드레스 중 1로 설정된 라인이 어딘지를 찾아 알려줌으로써 오류가 발생된 어드레스 라인을 알려 주도록 하였다.
이와 같은 본 발명의 메모리 테스트 과정은 제2도에 도시된 순서로 진행된다.
먼저, CPU는 특정값(K)을 설정함과 동시에 테스트할 어드레스 영역을 지정하기 위한 첫번째 어드레스(iP1)와 마지막 어드레스(iP2)를 설정한다(스텝 20). 그 후, CPU는 어드레스의 1번째 비트만을 1로 하고 메모리의 해당 어드레스에 특정값(K)을 기록한 후(스텝 21), 메모리의 전체 어드레스 영역에 기록되어 있는 해당 특정값(K)의 기록갯수와 그 특정값(K)이 기록되어 있는 해당 어드레스를 저장한다(스텝 22).
스텝 22 이후, CPU는 특정값(K)의 기록갯수가 1개 이내인지의 여부를 확인하여(스텝 23), 특정값(K)의 기록갯수가 1개 이내가 아니면 특정값(K)이 기록된 다수의 어드레스를 출력하고(스텝 28), 해당 출력된 어드레스에서 1로 설정된 비트를 출력한 후(스텝 29), 메모리가 비정상 상태라고 판정한다(스텝 30). 또한, 스텝 23에서 CPU는 특정값(K)의 기록갯수가 1개 이내이면 특정값(K)을 기록하기 위한 어드레스가 마지막 어드레스(iP2)에 도달했는지의 여부를 확인하여(스텝 24), 마지막 어드레스(iP2)에 도달하지 않은 경우 메모리의 전체영역을 클리어시키고(스텝 26), 어드레스의 다음 비트만을 1로 하고 해당 어드레스에 특정값(K)을 기록한 후(스텝 27), 스텝 22로 귀환하여 상술한 바와 같은 반복동작을 수행한다. 이와 같이 반복동작을 수행한 후, CPU는 스텝 24에서 특정값을 기록하기 위한 어드레스가 마지막 어드레스(iP2)에 도달한 것으로 확인되면 메모리가 정상상태라고 판정한다(스텝 25).
이상 설명한 바와 같이, 본 발명은 메모리 테스트시 어드레스상에서의 오류를 감지하고 오류발생된 어드레스 라인의 위치를 진단하여 운용자에게 알려 주므로 보다 정밀한 테스트가 가능하게 된다.

Claims (1)

  1. 메모리 테스트 방법에 있어서, 어드레스 영역을 지정하기 위한 첫번째 어드레스와 마지막 어드레스를 설정함과 동시에 소정의 특정값을 설정하는 제1과정; 상기 제1과정 이후 어드레스의 첫번째 비트만을 "1"로 하고 메모리의 해당 어드레스에 상기 특정값을 기록하는 제2과정; 상기 제2과정 이후 메모리의 전체 어드레스 영역에 기록되어 있는 상기 특정값의 기록갯수와 해당 특정값이 기록된 어드레스를 저장하는 제3과정; 상기 제3과정에서 저장된 특정값의 기록갯수가 1개 이내인지의 여부를 확인하는 제4과정; 상기 제4과정에서 특정값 기록갯수가 1개 이내가 아닌 경우, 해당 특정값이 기록된 어드레스를 출력하고, 출력된 해당 어드레스에서 "1"로설정된 비트를 출력한 후 메모리가 비정상 상태임을 판정하는 제5과정; 상기 제4과정에서 특정값의 기록갯수가 1개 이내인 경우, 특정값을 기록했던 어드레스가 상기 마지막 어드레스에 도달했는지의 여부를 확인하는 제6과정; 상기 제6과정에서 특정값을 기록했던 어드레스가 마지막 어드레스에 도달하지 않을 경우 메모리를 클리어 시키고 어드레스의 다음 비트만을 "1"로 하고 메모리의 해당 어드레스에 상기 특정값을 기록한 후 상기 제3과정으로 귀환하는 제7과정; 상기 제6과정에서 특정값을 기록했던 어드레스가 마지막 어드레스에 도달한 경우 메모리가 정상 상태임을 판정하는 제8과정을 포함하는 것을 특징으로 하는 메모리 테스트 방법.
KR1019940039441A 1994-12-30 1994-12-30 메모리 테스트 방법 KR0121094B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940039441A KR0121094B1 (ko) 1994-12-30 1994-12-30 메모리 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039441A KR0121094B1 (ko) 1994-12-30 1994-12-30 메모리 테스트 방법

Publications (2)

Publication Number Publication Date
KR960024957A KR960024957A (ko) 1996-07-20
KR0121094B1 true KR0121094B1 (ko) 1997-11-21

Family

ID=19405542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039441A KR0121094B1 (ko) 1994-12-30 1994-12-30 메모리 테스트 방법

Country Status (1)

Country Link
KR (1) KR0121094B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486509B2 (en) 2005-07-18 2009-02-03 Samsung Electronics Co., Ltd. Bracket for disk drive

Also Published As

Publication number Publication date
KR960024957A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
EP0032957A1 (en) Information processing system for error processing, and error processing method
AU597140B2 (en) Efficient address test for large memories
JPH07134663A (ja) 情報処理装置のキャッシュメモリテスト方法
KR0121094B1 (ko) 메모리 테스트 방법
EP0070184B1 (en) A method of testing memory
KR100196608B1 (ko) Ram의 데이타 라인 테스트 방법
JP2751822B2 (ja) Fifoメモリ装置のメモリ制御方法
JP2878014B2 (ja) Ram試験方式
JPH0793225A (ja) メモリチェック方式
KR100262183B1 (ko) 전전자 교환기의 데이타 오토 리드 방법
JPS60549A (ja) メモリ試験方式
JPS63123140A (ja) 履歴情報記憶装置
JPH1186595A (ja) 半導体メモリ試験装置
JPH01162300A (ja) Romチェック回路試験方式
CN114267402A (zh) 闪存的坏存储单元测试方法、装置、设备及存储介质
JPH0573437A (ja) メモリパリテイ回路
JPH1196793A (ja) 半導体メモリ試験装置
JP3040508B2 (ja) メモリ試験方法
JPH04236644A (ja) キャッシュメモリ診断方式
JPS63118953A (ja) パリテイ異常検出方式
JPS6218943B2 (ko)
JPS6035695B2 (ja) メモリ試験方式
KR950015087A (ko) 메모리 진단장치 및 방법
JPH07262163A (ja) マイクロプロセッサ具備装置
JPH0997194A (ja) フェイルメモリのデータ取得装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000428

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee