JP3104429B2 - コピー機能を有する共通バッファ形ａｔｍスイッチ及びそのコピー方法 - Google Patents
コピー機能を有する共通バッファ形ａｔｍスイッチ及びそのコピー方法Info
- Publication number
- JP3104429B2 JP3104429B2 JP26996992A JP26996992A JP3104429B2 JP 3104429 B2 JP3104429 B2 JP 3104429B2 JP 26996992 A JP26996992 A JP 26996992A JP 26996992 A JP26996992 A JP 26996992A JP 3104429 B2 JP3104429 B2 JP 3104429B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- copy
- atm
- broadcast
- common buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/108—ATM switching elements using shared central buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/20—Support for services
- H04L49/201—Multicast operation; Broadcast operation
- H04L49/203—ATM switching fabrics with multicast or broadcast capabilities
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
- H04L49/309—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＡＴＭセルをセル単位
にスイッチングするＡＴＭスイッチに係り、特に、放送
機能を有するのに好適な共通バッファ形ＡＴＭスイッチ
に関する。
にスイッチングするＡＴＭスイッチに係り、特に、放送
機能を有するのに好適な共通バッファ形ＡＴＭスイッチ
に関する。
【０００２】
【従来の技術】ＡＴＭスイッチは、ＡＴＭセル（固定長
パケットのこと）のヘッダ部に示されるルーチング情報
を基に出力方路へ振り分けることでスイッチングが行な
われる。従って、ＡＴＭセルは対応する１つの出力方路
へ出力されることになるが、各種の分配サービスや会議
サービス等を行なうためには、１つのＡＴＭセルを複数
の出力方路に対して同じセルを出力しなければならな
い。このような分配にための機能を放送機能、そのため
に用られるＡＴＭセルを放送セルという。
パケットのこと）のヘッダ部に示されるルーチング情報
を基に出力方路へ振り分けることでスイッチングが行な
われる。従って、ＡＴＭセルは対応する１つの出力方路
へ出力されることになるが、各種の分配サービスや会議
サービス等を行なうためには、１つのＡＴＭセルを複数
の出力方路に対して同じセルを出力しなければならな
い。このような分配にための機能を放送機能、そのため
に用られるＡＴＭセルを放送セルという。
【０００３】従来、このような放送機能を有する共通バ
ッファ形ＡＴＭスイッチの構成として、文献「Kuwahar
a, H., et al. "A shared buffer memory switch for a
n ATMexchange" IEEE International Conference on Co
mmunications, pp.0118-0122, June 11-14, 1989.」に
記載されたものがある。これによると共通バッファ形Ａ
ＴＭスイッチにおける放送機能は、共通バッファメモリ
部の出力側で放送セルレジスタに一時蓄えられ、放送ル
ーチングテーブルによって指示される複数の出力方路に
対して、出力カウンタで指示する出力方路番号が一周す
る時に、放送セルを送り出すことによって実現してい
る。
ッファ形ＡＴＭスイッチの構成として、文献「Kuwahar
a, H., et al. "A shared buffer memory switch for a
n ATMexchange" IEEE International Conference on Co
mmunications, pp.0118-0122, June 11-14, 1989.」に
記載されたものがある。これによると共通バッファ形Ａ
ＴＭスイッチにおける放送機能は、共通バッファメモリ
部の出力側で放送セルレジスタに一時蓄えられ、放送ル
ーチングテーブルによって指示される複数の出力方路に
対して、出力カウンタで指示する出力方路番号が一周す
る時に、放送セルを送り出すことによって実現してい
る。
【０００４】
【発明が解決しようとする課題】上記従来技術の放送機
能を有する共通バッファ形ＡＴＭスイッチにおいて、非
放送セルは、1つの放送セルが複数の出力方路に出力さ
れる一周期の間、出力待機状態になってしまう。また、
１つの放送セルを複数の出力方路に振り分けるには、一
周期間必要になるため、ｎ個の放送セルを出力する時は
ｎ倍の時間を必要としてしまう。したがって、スイッチ
のスループットが低下するという問題があった。
能を有する共通バッファ形ＡＴＭスイッチにおいて、非
放送セルは、1つの放送セルが複数の出力方路に出力さ
れる一周期の間、出力待機状態になってしまう。また、
１つの放送セルを複数の出力方路に振り分けるには、一
周期間必要になるため、ｎ個の放送セルを出力する時は
ｎ倍の時間を必要としてしまう。したがって、スイッチ
のスループットが低下するという問題があった。
【０００５】本発明の目的は、共通バッファ形ＡＴＭス
イッチにおいて、放送機能を有し、かつ、高スループッ
ト化を可能にするＡＴＭスイッチの構成法を提供するこ
とにある。
イッチにおいて、放送機能を有し、かつ、高スループッ
ト化を可能にするＡＴＭスイッチの構成法を提供するこ
とにある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、共通バッファ形ＡＴＭスイッチにおいて、入力方路
から入力したＡＴＭセルを多重化するための多重手段
と、放送セルをコピーするためのセルコピー手段と、多
重化されたＡＴＭセルを格納するための共通バッファメ
モリ手段と、上記共通バッファメモリ手段から読み出し
たＡＴＭセルを分離して出力方路に送り出すための分離
手段と、上記共通バッファメモリ手段に対してＡＴＭセ
ルの書き込みと読み出しを行なうためのバッファメモリ
制御手段から構成されて、セルコピー手段は、放送セル
をコピーして、複数の出力方路に出力するためのルーチ
ング情報を付加する機能を有する構成としたものであ
る。
め、共通バッファ形ＡＴＭスイッチにおいて、入力方路
から入力したＡＴＭセルを多重化するための多重手段
と、放送セルをコピーするためのセルコピー手段と、多
重化されたＡＴＭセルを格納するための共通バッファメ
モリ手段と、上記共通バッファメモリ手段から読み出し
たＡＴＭセルを分離して出力方路に送り出すための分離
手段と、上記共通バッファメモリ手段に対してＡＴＭセ
ルの書き込みと読み出しを行なうためのバッファメモリ
制御手段から構成されて、セルコピー手段は、放送セル
をコピーして、複数の出力方路に出力するためのルーチ
ング情報を付加する機能を有する構成としたものであ
る。
【０００７】
【作用】上記の共通バッファ形ＡＴＭスイッチにおい
て、セルコピー手段は、ＡＴＭセルのヘッダ部のセル種
別識別子によって、放送セルか、非放送セルかを判定す
る。放送セルである場合は、コピー制御部によって、放
送セルをコピー情報テーブルに示されている数だけコピ
ーし、出力方路先のルーチング情報をヘッダ部に付加す
るように動作する。
て、セルコピー手段は、ＡＴＭセルのヘッダ部のセル種
別識別子によって、放送セルか、非放送セルかを判定す
る。放送セルである場合は、コピー制御部によって、放
送セルをコピー情報テーブルに示されている数だけコピ
ーし、出力方路先のルーチング情報をヘッダ部に付加す
るように動作する。
【０００８】
【実施例】以下、本発明の実施例を図１乃至図１３によ
り説明する。
り説明する。
【０００９】先ず、本発明の第１の実施例を図１乃至図
３により説明する。図１は、本発明の第１の実施例のコ
ピー機能を有する共通バッファ形ＡＴＭスイッチの構成
図であり、図２は、本発明の第１の実施例のコピー機能
を有する共通バッファ形ＡＴＭスイッチのセルコピー部
の動作説明図であり、図３は、本発明の第１の実施例の
コピー機能を有する共通バッファ形ＡＴＭスイッチのＡ
ＴＭセルのフォーマット図である。
３により説明する。図１は、本発明の第１の実施例のコ
ピー機能を有する共通バッファ形ＡＴＭスイッチの構成
図であり、図２は、本発明の第１の実施例のコピー機能
を有する共通バッファ形ＡＴＭスイッチのセルコピー部
の動作説明図であり、図３は、本発明の第１の実施例の
コピー機能を有する共通バッファ形ＡＴＭスイッチのＡ
ＴＭセルのフォーマット図である。
【００１０】先ず、図３により、本発明の第１の実施例
のコピー機能を有する共通バッファ形ＡＴＭスイッチの
ＡＴＭセルのフォーマットを説明する。ＣＣＩＴＴの勧
告によればＡＴＭセルは５３バイト長のフォーマットで
構成される。本実施例のＡＴＭセルフォーマットは、上
記５３バイト長のＡＴＭセル３−２に対して付加ヘッダ
３−１を１バイト付加した５４バイト長である。該付加
ヘッダ３−１は、セル種別識別子３−１１に１ビット、
ルーチング情報３−１２に７ビット割り当てる。
のコピー機能を有する共通バッファ形ＡＴＭスイッチの
ＡＴＭセルのフォーマットを説明する。ＣＣＩＴＴの勧
告によればＡＴＭセルは５３バイト長のフォーマットで
構成される。本実施例のＡＴＭセルフォーマットは、上
記５３バイト長のＡＴＭセル３−２に対して付加ヘッダ
３−１を１バイト付加した５４バイト長である。該付加
ヘッダ３−１は、セル種別識別子３−１１に１ビット、
ルーチング情報３−１２に７ビット割り当てる。
【００１１】次に、図１により、本発明の第１の実施例
のコピー機能を有する共通バッファ形ＡＴＭスイッチの
構成を説明する。スイッチ１は、入力方路Ｌ０１乃至Ｌ
０Ｎから入力されたＡＴＭセルを多重化するための多重
器２と、放送セルをコピーするためのセルコピー部３
と、多重化されたＡＴＭセルを各出力方路毎に格納する
ための共通バッファメモリ部４と、該共通バッファメモ
リ部４から読み出されたＡＴＭセルを多重分離して出力
方路Ｌ９１乃至Ｌ９Ｎに振り分けるための分離器５と、
該共通バッファメモリ部４の書き込みアドレスと読み出
しアドレスを制御して各出力方路毎のＡＴＭセルを管理
するためのバッファメモリ制御部６から構成される。
のコピー機能を有する共通バッファ形ＡＴＭスイッチの
構成を説明する。スイッチ１は、入力方路Ｌ０１乃至Ｌ
０Ｎから入力されたＡＴＭセルを多重化するための多重
器２と、放送セルをコピーするためのセルコピー部３
と、多重化されたＡＴＭセルを各出力方路毎に格納する
ための共通バッファメモリ部４と、該共通バッファメモ
リ部４から読み出されたＡＴＭセルを多重分離して出力
方路Ｌ９１乃至Ｌ９Ｎに振り分けるための分離器５と、
該共通バッファメモリ部４の書き込みアドレスと読み出
しアドレスを制御して各出力方路毎のＡＴＭセルを管理
するためのバッファメモリ制御部６から構成される。
【００１２】また、上記セルコピー部３は、入力方路か
ら入力されたＡＴＭセルを格納するためのコピーＦＩＦ
Ｏバッファ３１と、コピーされた放送セルにルーチング
情報を付加するためのルーチング情報付加３２と、放送
セルをコピーするためのコピー制御３３と、放送セルの
コピー回数とルーチング情報を保持するためのコピー情
報テーブル３４から構成される。
ら入力されたＡＴＭセルを格納するためのコピーＦＩＦ
Ｏバッファ３１と、コピーされた放送セルにルーチング
情報を付加するためのルーチング情報付加３２と、放送
セルをコピーするためのコピー制御３３と、放送セルの
コピー回数とルーチング情報を保持するためのコピー情
報テーブル３４から構成される。
【００１３】また、上記バッファメモリ制御部６は、Ａ
ＴＭセルの付加ヘッダに示されるルーチング情報を基に
出力方路に対応する書き込みアドレスレジスタＷＡＲを
指示するための方路選択デコーダ６１と、共通バッファ
メモリ部４の書き込みアドレスＷＡを指示するための書
き込みアドレスレジスタＷＡＲ６２１乃至６２Ｎと、共
通バッファメモリ部４の読み出しアドレスＲＡを指示す
るための読み出しアドレスレジスタＲＡＲ６３１乃至６
３Ｎと、次書き込みアドレスＮＷＡの読み出しと読み出
しアドレスＲＡの書き込みを行なうための空アドレスＦ
ＩＦＯバッファ６４と、出力方路番号に対応する読み出
しアドレスレジスタＲＡＲを選択するための出力選択デ
コーダ６５と、出力方路番号を指示するための出力カウ
ンタ６６から構成される。
ＴＭセルの付加ヘッダに示されるルーチング情報を基に
出力方路に対応する書き込みアドレスレジスタＷＡＲを
指示するための方路選択デコーダ６１と、共通バッファ
メモリ部４の書き込みアドレスＷＡを指示するための書
き込みアドレスレジスタＷＡＲ６２１乃至６２Ｎと、共
通バッファメモリ部４の読み出しアドレスＲＡを指示す
るための読み出しアドレスレジスタＲＡＲ６３１乃至６
３Ｎと、次書き込みアドレスＮＷＡの読み出しと読み出
しアドレスＲＡの書き込みを行なうための空アドレスＦ
ＩＦＯバッファ６４と、出力方路番号に対応する読み出
しアドレスレジスタＲＡＲを選択するための出力選択デ
コーダ６５と、出力方路番号を指示するための出力カウ
ンタ６６から構成される。
【００１４】次に、セルコピー部３による放送セルのコ
ピー動作を説明する。
ピー動作を説明する。
【００１５】多重器２からラインＬ２に出力されたＡＴ
Ｍセルは、コピーＦＩＦＯバッファ３１に格納され、さ
らにコピー制御３３によってＡＴＭセルの付加ヘッダ部
のセル種別識別子を基に放送セルか、非放送セルかを判
定する。放送セルと判定されたＡＴＭセルに対してコピ
ー情報テーブル３４は、ＡＴＭセルの付加ヘッダ部のル
ーチング情報を基にして対応するコピー回数とルーチン
グ情報をラインＬ３４に出力する。該コピー情報テーブ
ル３４は、コピー回数とルーチング情報の更新を行なう
ためにマイコンインタフェースなどで制御する。コピー
制御３３は、コピーＦＩＦＯバッファ３１に読み出し制
御情報をラインＬ３３ａを介して出力する。同時に、コ
ピー制御３３は、ラインＬ３４から得たルーチング情報
をルーチング情報付加３２にラインＬ３３ｂを介して送
る。ルーチング情報付加３２は、ラインＬ３１に出力さ
れている放送セルを入力して、コピー情報テーブル３４
に示されている数だけコピーして、各放送セルにルーチ
ング情報を付加した後ラインＬ３に出力する。上記コピ
ーＦＩＦＯバッファ３１は、放送セルのコピー中に入力
方路から入力されたＡＴＭセルを格納することで一時的
に待機させ、コピー動作が終了した時点で上記ＡＴＭセ
ルをラインＬ３に出力する。
Ｍセルは、コピーＦＩＦＯバッファ３１に格納され、さ
らにコピー制御３３によってＡＴＭセルの付加ヘッダ部
のセル種別識別子を基に放送セルか、非放送セルかを判
定する。放送セルと判定されたＡＴＭセルに対してコピ
ー情報テーブル３４は、ＡＴＭセルの付加ヘッダ部のル
ーチング情報を基にして対応するコピー回数とルーチン
グ情報をラインＬ３４に出力する。該コピー情報テーブ
ル３４は、コピー回数とルーチング情報の更新を行なう
ためにマイコンインタフェースなどで制御する。コピー
制御３３は、コピーＦＩＦＯバッファ３１に読み出し制
御情報をラインＬ３３ａを介して出力する。同時に、コ
ピー制御３３は、ラインＬ３４から得たルーチング情報
をルーチング情報付加３２にラインＬ３３ｂを介して送
る。ルーチング情報付加３２は、ラインＬ３１に出力さ
れている放送セルを入力して、コピー情報テーブル３４
に示されている数だけコピーして、各放送セルにルーチ
ング情報を付加した後ラインＬ３に出力する。上記コピ
ーＦＩＦＯバッファ３１は、放送セルのコピー中に入力
方路から入力されたＡＴＭセルを格納することで一時的
に待機させ、コピー動作が終了した時点で上記ＡＴＭセ
ルをラインＬ３に出力する。
【００１６】図２により、セルコピー部３による放送セ
ルのコピー動作を説明する。セルコピー部３は、ライン
Ｌ２から放送セルＣ２ａと非放送セルＣ２ｂを入力す
る。仮にコピー情報テーブルにルーチング情報として
ａ、ｂ、ｃ、ｄが示されているとき、放送セルＣ２ａ
は、セルコピー部によってセルをコピーして４個の放送
セルＣ２ａ１、Ｃ２ａ２、Ｃ２ａ３、Ｃ２ａ４を生成
し、該放送セルＣ２ａ１にルーチング情報ａを、該放送
セルＣ２ａ２にルーチング情報ｂを、該放送セルＣ２ａ
３にルーチング情報ｃを、該放送セルＣ２ａ４にルーチ
ング情報ｄを付加して、ラインＬ３に出力する。放送セ
ルのコピー動作中、上記非放送セルＣ２ｂは、セルコピ
ー部３のコピーＦＩＦＯバッファ３１で一時的に待機
し、放送セルが全て出力された後にラインＬ３に出力さ
れる。すなわち、ラインＬ３には、放送セルＣ２ａ１、
Ｃ２ａ２、Ｃ２ａ３、Ｃ２ａ４、非放送セルＣ２ｂの順
序でＡＴＭセルが出力される。
ルのコピー動作を説明する。セルコピー部３は、ライン
Ｌ２から放送セルＣ２ａと非放送セルＣ２ｂを入力す
る。仮にコピー情報テーブルにルーチング情報として
ａ、ｂ、ｃ、ｄが示されているとき、放送セルＣ２ａ
は、セルコピー部によってセルをコピーして４個の放送
セルＣ２ａ１、Ｃ２ａ２、Ｃ２ａ３、Ｃ２ａ４を生成
し、該放送セルＣ２ａ１にルーチング情報ａを、該放送
セルＣ２ａ２にルーチング情報ｂを、該放送セルＣ２ａ
３にルーチング情報ｃを、該放送セルＣ２ａ４にルーチ
ング情報ｄを付加して、ラインＬ３に出力する。放送セ
ルのコピー動作中、上記非放送セルＣ２ｂは、セルコピ
ー部３のコピーＦＩＦＯバッファ３１で一時的に待機
し、放送セルが全て出力された後にラインＬ３に出力さ
れる。すなわち、ラインＬ３には、放送セルＣ２ａ１、
Ｃ２ａ２、Ｃ２ａ３、Ｃ２ａ４、非放送セルＣ２ｂの順
序でＡＴＭセルが出力される。
【００１７】次に、図１により、バッファメモリ制御部
６による共通バッファメモリ部４のアドレス管理方法を
説明する。入力方路Ｌ０１乃至Ｌ０Ｎから入力されたＡ
ＴＭセルは、多重器２で多重化され、セルコピー部３を
介し、１セルづつ共通バッファメモリ部４へ格納され
る。この時、ＡＴＭセルの付加ヘッダ部のルーチング情
報は、方路選択デコーダ６１でデコードされ、その出力
方路番号に対応する書き込みアドレスレジスタＷＡＲの
値を書き込みアドレスＷＡとしてラインＬ４２を介して
上記共通バッファメモリ部４に送る。この時、空アドレ
スＦＩＦＯバッファ６４から次書き込みアドレスＮＷＡ
を出力し、共通バッファメモリ部４に格納されるＡＴＭ
セルと同一の書き込みアドレスＷＡに格納され、さらに
上記次書き込みアドレスＮＷＡは、書き込みアドレスＷ
Ａを出力した上記書き込みアドレスレジスタＷＡＲにも
格納される。
６による共通バッファメモリ部４のアドレス管理方法を
説明する。入力方路Ｌ０１乃至Ｌ０Ｎから入力されたＡ
ＴＭセルは、多重器２で多重化され、セルコピー部３を
介し、１セルづつ共通バッファメモリ部４へ格納され
る。この時、ＡＴＭセルの付加ヘッダ部のルーチング情
報は、方路選択デコーダ６１でデコードされ、その出力
方路番号に対応する書き込みアドレスレジスタＷＡＲの
値を書き込みアドレスＷＡとしてラインＬ４２を介して
上記共通バッファメモリ部４に送る。この時、空アドレ
スＦＩＦＯバッファ６４から次書き込みアドレスＮＷＡ
を出力し、共通バッファメモリ部４に格納されるＡＴＭ
セルと同一の書き込みアドレスＷＡに格納され、さらに
上記次書き込みアドレスＮＷＡは、書き込みアドレスＷ
Ａを出力した上記書き込みアドレスレジスタＷＡＲにも
格納される。
【００１８】一方、共通バッファメモリ部４から読み出
されるＡＴＭセルは、分離器５で出力カウンタ６６で指
示される出力方路（Ｌ９１乃至Ｌ９Ｎ）に振り分けられ
る。出力カウンタ６６は、出力方路番号をラインＬ６６
１を介して指示し、出力選択デコーダ６５でデコードさ
れてその出力方路に対応する読み出しアドレスレジスタ
ＲＡＲから読み出しアドレスＲＡをラインＬ４３を介し
て共通バッファメモリ部４へ出力する。この時、上記共
通バッファメモリ部４からＡＴＭセルと次読み出しアド
レスＮＲＡが読み出され、読み出しアドレスＲＡは空ア
ドレスＦＩＦＯバッファ６４へ格納され、次読み出しア
ドレスＮＲＡは読み出しアドレスＲＡを出力した読み出
しアドレスレジスタＲＡＲに格納される。
されるＡＴＭセルは、分離器５で出力カウンタ６６で指
示される出力方路（Ｌ９１乃至Ｌ９Ｎ）に振り分けられ
る。出力カウンタ６６は、出力方路番号をラインＬ６６
１を介して指示し、出力選択デコーダ６５でデコードさ
れてその出力方路に対応する読み出しアドレスレジスタ
ＲＡＲから読み出しアドレスＲＡをラインＬ４３を介し
て共通バッファメモリ部４へ出力する。この時、上記共
通バッファメモリ部４からＡＴＭセルと次読み出しアド
レスＮＲＡが読み出され、読み出しアドレスＲＡは空ア
ドレスＦＩＦＯバッファ６４へ格納され、次読み出しア
ドレスＮＲＡは読み出しアドレスＲＡを出力した読み出
しアドレスレジスタＲＡＲに格納される。
【００１９】以上の動作によって、入力方路から入力さ
れた放送セルは、セルコピー部３で一括コピーされて共
通バッファメモリ部４に格納され、出力カウンタ６６の
指示で読み出されて各出力方路に振り分けることで放送
機能を実現している。
れた放送セルは、セルコピー部３で一括コピーされて共
通バッファメモリ部４に格納され、出力カウンタ６６の
指示で読み出されて各出力方路に振り分けることで放送
機能を実現している。
【００２０】次に、本発明の第２の実施例を図４乃至図
５により説明する。図４は、本発明の第２の実施例のコ
ピー機能を有する共通バッファ形ＡＴＭスイッチの構成
図であり、図５は、本発明の第２の実施例のコピー機能
を有する共通バッファ形ＡＴＭスイッチのセルコピー部
の動作説明図である。
５により説明する。図４は、本発明の第２の実施例のコ
ピー機能を有する共通バッファ形ＡＴＭスイッチの構成
図であり、図５は、本発明の第２の実施例のコピー機能
を有する共通バッファ形ＡＴＭスイッチのセルコピー部
の動作説明図である。
【００２１】図４により、本発明の第２の実施例のコピ
ー機能を有する共通バッファ形ＡＴＭスイッチの構成を
説明する。スイッチ１ａは、入力方路Ｌ０１乃至Ｌ０Ｎ
から入力されたＡＴＭセルを多重化するための多重器２
と、放送セルをコピーするためのセルコピー部３ａと、
多重化されたＡＴＭセルを各出力方路毎に格納するため
の共通バッファメモリ部４と、該共通バッファメモリ部
４から読み出されたＡＴＭセルを多重分離して出力方路
Ｌ９１乃至Ｌ９Ｎに振り分けるための分離器５と、該共
通バッファメモリ部４の書き込みアドレスＷＡと読み出
しアドレスＲＡＲを制御して各出力方路毎のＡＴＭセル
を管理するためのバッファメモリ制御部６から構成され
る。
ー機能を有する共通バッファ形ＡＴＭスイッチの構成を
説明する。スイッチ１ａは、入力方路Ｌ０１乃至Ｌ０Ｎ
から入力されたＡＴＭセルを多重化するための多重器２
と、放送セルをコピーするためのセルコピー部３ａと、
多重化されたＡＴＭセルを各出力方路毎に格納するため
の共通バッファメモリ部４と、該共通バッファメモリ部
４から読み出されたＡＴＭセルを多重分離して出力方路
Ｌ９１乃至Ｌ９Ｎに振り分けるための分離器５と、該共
通バッファメモリ部４の書き込みアドレスＷＡと読み出
しアドレスＲＡＲを制御して各出力方路毎のＡＴＭセル
を管理するためのバッファメモリ制御部６から構成され
る。
【００２２】また、上記セルコピー部３ａは、入力方路
から入力されたＡＴＭセルを格納するためのコピーＦＩ
ＦＯバッファ３１と、コピーされた放送セルにルーチン
グ情報を付加するためのルーチング情報付加３２と、放
送セルをコピーするためのコピー制御３３と、放送セル
のコピー回数とルーチング情報を保持するためのコピー
情報テーブル３４と、非放送セルを格納するためのセル
ＦＩＦＯバッファ３５と、非放送セルと放送セルを選択
するためのセレクタ３６から構成される。
から入力されたＡＴＭセルを格納するためのコピーＦＩ
ＦＯバッファ３１と、コピーされた放送セルにルーチン
グ情報を付加するためのルーチング情報付加３２と、放
送セルをコピーするためのコピー制御３３と、放送セル
のコピー回数とルーチング情報を保持するためのコピー
情報テーブル３４と、非放送セルを格納するためのセル
ＦＩＦＯバッファ３５と、非放送セルと放送セルを選択
するためのセレクタ３６から構成される。
【００２３】また、上記バッファメモリ制御部６は、Ａ
ＴＭセルの付加ヘッダに示されるルーチング情報を基に
出力方路に対応する書き込みアドレスレジスタＷＡＲを
指示するための方路選択デコーダ６１と、共通バッファ
メモリ部４の書き込みアドレスＷＡを指示するための書
き込みアドレスレジスタＷＡＲ６２１乃至６２Ｎと、共
通バッファメモリ部４の読み出しアドレスＲＡを指示す
るための読み出しアドレスレジスタＲＡＲ６３１乃至６
３Ｎと、次書き込みアドレスＮＷＡの読み出しと読み出
しアドレスＲＡの書き込みを行なうための空アドレスＦ
ＩＦＯバッファ６４と、出力方路番号に対応する読み出
しアドレスレジスタＲＡＲを選択するための出力選択デ
コーダ６５と、出力方路番号を指示するための出力カウ
ンタ６６から構成される。
ＴＭセルの付加ヘッダに示されるルーチング情報を基に
出力方路に対応する書き込みアドレスレジスタＷＡＲを
指示するための方路選択デコーダ６１と、共通バッファ
メモリ部４の書き込みアドレスＷＡを指示するための書
き込みアドレスレジスタＷＡＲ６２１乃至６２Ｎと、共
通バッファメモリ部４の読み出しアドレスＲＡを指示す
るための読み出しアドレスレジスタＲＡＲ６３１乃至６
３Ｎと、次書き込みアドレスＮＷＡの読み出しと読み出
しアドレスＲＡの書き込みを行なうための空アドレスＦ
ＩＦＯバッファ６４と、出力方路番号に対応する読み出
しアドレスレジスタＲＡＲを選択するための出力選択デ
コーダ６５と、出力方路番号を指示するための出力カウ
ンタ６６から構成される。
【００２４】図５により、セルコピー部３ａによる放送
セルのコピー動作を説明する。セルコピー部３ａは、ラ
インＬ２から放送セルＣ２ａと非放送セルＣ２ｂを入力
する。仮にコピー情報テーブルにルーチング情報として
ａ、ｂ、ｃ、ｄが示されているとき、放送セルＣ２ａ
は、セルコピー部によってセルをコピーして４個の放送
セルＣ２ａ１、Ｃ２ａ２、Ｃ２ａ３、Ｃ２ａ４を生成
し、該放送セルＣ２ａ１にルーチング情報ａを、該放送
セルＣ２ａ２にルーチング情報ｂを、該放送セルＣ２ａ
３にルーチング情報ｃを、該放送セルＣ２ａ４にルーチ
ング情報ｄを付加する。セルＦＩＦＯバッファ３５は、
非放送セルを格納するバッファである。コピー制御３３
は、セルＦＩＦＯバッファ３５に非放送セルが格納され
ているときセレクタ３６に指示して非放送セルをライン
Ｌ３に出力させ、セルＦＩＦＯバッファ３５が空であれ
ばセレクタ３６に指示して放送セルをラインＬ３に出力
する。したがって、放送セルのコピー動作中であって
も、上記非放送セルＣ２ｂが入力されると優先的に出力
させ、非放送セルが全て出力された後の空きタイミング
などで放送セルをにラインＬ３に出力する。すなわち、
ラインＬ３には、放送セルＣ２ａ１、非放送セルＣ２
ｂ、放送セルＣ２ａ２、Ｃ２ａ３、Ｃ２ａ４の順序でＡ
ＴＭセルが出力される。
セルのコピー動作を説明する。セルコピー部３ａは、ラ
インＬ２から放送セルＣ２ａと非放送セルＣ２ｂを入力
する。仮にコピー情報テーブルにルーチング情報として
ａ、ｂ、ｃ、ｄが示されているとき、放送セルＣ２ａ
は、セルコピー部によってセルをコピーして４個の放送
セルＣ２ａ１、Ｃ２ａ２、Ｃ２ａ３、Ｃ２ａ４を生成
し、該放送セルＣ２ａ１にルーチング情報ａを、該放送
セルＣ２ａ２にルーチング情報ｂを、該放送セルＣ２ａ
３にルーチング情報ｃを、該放送セルＣ２ａ４にルーチ
ング情報ｄを付加する。セルＦＩＦＯバッファ３５は、
非放送セルを格納するバッファである。コピー制御３３
は、セルＦＩＦＯバッファ３５に非放送セルが格納され
ているときセレクタ３６に指示して非放送セルをライン
Ｌ３に出力させ、セルＦＩＦＯバッファ３５が空であれ
ばセレクタ３６に指示して放送セルをラインＬ３に出力
する。したがって、放送セルのコピー動作中であって
も、上記非放送セルＣ２ｂが入力されると優先的に出力
させ、非放送セルが全て出力された後の空きタイミング
などで放送セルをにラインＬ３に出力する。すなわち、
ラインＬ３には、放送セルＣ２ａ１、非放送セルＣ２
ｂ、放送セルＣ２ａ２、Ｃ２ａ３、Ｃ２ａ４の順序でＡ
ＴＭセルが出力される。
【００２５】次に、本発明の第３の実施例を図６乃至図
７により説明する。図６は、本発明の第３の実施例のコ
ピー機能を有する共通バッファ形ＡＴＭスイッチの構成
図であり、図７は、本発明の第３の実施例のコピー機能
を有する共通バッファ形ＡＴＭスイッチのコピーＦＩＦ
Ｏ制御部の構成図である。
７により説明する。図６は、本発明の第３の実施例のコ
ピー機能を有する共通バッファ形ＡＴＭスイッチの構成
図であり、図７は、本発明の第３の実施例のコピー機能
を有する共通バッファ形ＡＴＭスイッチのコピーＦＩＦ
Ｏ制御部の構成図である。
【００２６】図６により、本発明の第３の実施例のコピ
ー機能を有する共通バッファ形ＡＴＭスイッチの構成を
説明する。スイッチ１ｂは、放送セルをコピーするため
のコピー部７ａとスイッチングのための共通バッファ形
スイッチ部７ｂによって構成される。上記コピー部７ａ
は、ＡＴＭセルを格納するためのバッファメモリＬＳＩ
７と放送セルのコピーを制御するためのコピーＦＩＦＯ
制御部６ａによって構成する。また、上記共通バッファ
形スイッチ部７ｂは、ＡＴＭセルを格納するためのバッ
ファメモリＬＳＩ７とＡＴＭセルの付加ヘッダのルーチ
ング情報を基に対応する出力方路に振り分けて出力させ
るためのバッファメモリ制御部６によって構成される。
上記コピー部７ａと上記共通バッファ形スイッチ部７ｂ
のバッファメモリＬＳＩ７は、入力方路から入力したＡ
ＴＭセルを多重化するための多重器２と、ＡＴＭセルを
格納するための共通バッファメモリ部４と、ＡＴＭセル
に対してルーチング情報を付加するためのルーチング情
報付加７１と、ＡＴＭセルを多重分離して各出力方路に
振り分けて出力するための分離器５によって構成され
る。
ー機能を有する共通バッファ形ＡＴＭスイッチの構成を
説明する。スイッチ１ｂは、放送セルをコピーするため
のコピー部７ａとスイッチングのための共通バッファ形
スイッチ部７ｂによって構成される。上記コピー部７ａ
は、ＡＴＭセルを格納するためのバッファメモリＬＳＩ
７と放送セルのコピーを制御するためのコピーＦＩＦＯ
制御部６ａによって構成する。また、上記共通バッファ
形スイッチ部７ｂは、ＡＴＭセルを格納するためのバッ
ファメモリＬＳＩ７とＡＴＭセルの付加ヘッダのルーチ
ング情報を基に対応する出力方路に振り分けて出力させ
るためのバッファメモリ制御部６によって構成される。
上記コピー部７ａと上記共通バッファ形スイッチ部７ｂ
のバッファメモリＬＳＩ７は、入力方路から入力したＡ
ＴＭセルを多重化するための多重器２と、ＡＴＭセルを
格納するための共通バッファメモリ部４と、ＡＴＭセル
に対してルーチング情報を付加するためのルーチング情
報付加７１と、ＡＴＭセルを多重分離して各出力方路に
振り分けて出力するための分離器５によって構成され
る。
【００２７】次に、コピー部７ａと共通バッファ形スイ
ッチ部７ｂにおけるバッファメモリＬＳＩ７の使用形態
を説明する。コピー部７ａのコピーＦＩＦＯ制御部６ａ
はバッファメモリＬＳＩ７に対して、共通バッファメモ
リ部４から読み出したＡＴＭセルが放送セルであると
き、ルーチング情報を基に対応する数だけ同じセルを読
み出すことによってセルをコピーし、ルーチング情報付
加７１によって出力方路番号となるルーチング情報を付
加してライン分離器５を介してＬ８１乃至Ｌ８Ｎに出力
させるように制御する。また、共通バッファ形スイッチ
部７ｂのバッファメモリ制御部６はバッファメモリＬＳ
Ｉ７に対して、ラインＬ８１乃至Ｌ８Ｎから多重器２を
介して入力されたＡＴＭセルを共通バッファメモリ４に
格納し、ルーチング情報を基に対応する出力方路Ｌ９１
乃至Ｌ９Ｎに振り分けるように制御する。この時、コピ
ー部７の分離器５と共通バッファ形スイッチ部７ｂの多
重器２は相殺される。上記共通バッファ形スイッチ部７
ｂでは、放送セルのコピー機能を付加しないためルーチ
ング情報付加７１は未使用状態する。以上の様に、バッ
ファメモリＬＳＩ７は、コピー部７ａと共通バッファ形
スイッチ部７ｂにおいて、同じ回路構成にできるため、
同一種類のＬＳＩで構成できる。
ッチ部７ｂにおけるバッファメモリＬＳＩ７の使用形態
を説明する。コピー部７ａのコピーＦＩＦＯ制御部６ａ
はバッファメモリＬＳＩ７に対して、共通バッファメモ
リ部４から読み出したＡＴＭセルが放送セルであると
き、ルーチング情報を基に対応する数だけ同じセルを読
み出すことによってセルをコピーし、ルーチング情報付
加７１によって出力方路番号となるルーチング情報を付
加してライン分離器５を介してＬ８１乃至Ｌ８Ｎに出力
させるように制御する。また、共通バッファ形スイッチ
部７ｂのバッファメモリ制御部６はバッファメモリＬＳ
Ｉ７に対して、ラインＬ８１乃至Ｌ８Ｎから多重器２を
介して入力されたＡＴＭセルを共通バッファメモリ４に
格納し、ルーチング情報を基に対応する出力方路Ｌ９１
乃至Ｌ９Ｎに振り分けるように制御する。この時、コピ
ー部７の分離器５と共通バッファ形スイッチ部７ｂの多
重器２は相殺される。上記共通バッファ形スイッチ部７
ｂでは、放送セルのコピー機能を付加しないためルーチ
ング情報付加７１は未使用状態する。以上の様に、バッ
ファメモリＬＳＩ７は、コピー部７ａと共通バッファ形
スイッチ部７ｂにおいて、同じ回路構成にできるため、
同一種類のＬＳＩで構成できる。
【００２８】図７により、本発明の第３の実施例のコピ
ー機能を有する共通バッファ形ＡＴＭスイッチのコピー
ＦＩＦＯ制御部の構成を説明する。コピーＦＩＦＯ制御
部６ａは、バッファメモリＬＳＩ７の共通バッファメモ
リ部４の書き込みアドレスＷＡを管理するためのアップ
カウンタである書き込みアドレスカウンタ６ａ１と、上
記バッファメモリＬＳＩ７の共通バッファメモリ部４の
読み出しアドレスＲＡを管理するためのアップカウンタ
である読み出しアドレスカウンタ６ａ２と、ＡＴＭセル
のヘッダ情報を格納するための放送情報バッファ６ａ５
と、コピー回数とルーチング情報を格納するためのコピ
ー情報テーブル６ａ４と、放送セルのコピーを制御する
ための読み出し制御６ａ３によって構成される。
ー機能を有する共通バッファ形ＡＴＭスイッチのコピー
ＦＩＦＯ制御部の構成を説明する。コピーＦＩＦＯ制御
部６ａは、バッファメモリＬＳＩ７の共通バッファメモ
リ部４の書き込みアドレスＷＡを管理するためのアップ
カウンタである書き込みアドレスカウンタ６ａ１と、上
記バッファメモリＬＳＩ７の共通バッファメモリ部４の
読み出しアドレスＲＡを管理するためのアップカウンタ
である読み出しアドレスカウンタ６ａ２と、ＡＴＭセル
のヘッダ情報を格納するための放送情報バッファ６ａ５
と、コピー回数とルーチング情報を格納するためのコピ
ー情報テーブル６ａ４と、放送セルのコピーを制御する
ための読み出し制御６ａ３によって構成される。
【００２９】次に、コピーＦＩＦＯ制御部６ａによるバ
ッファメモリＬＳＩ７の共通バッファメモリ部４のアド
レス管理方法を説明する。上記バッファメモリＬＳＩ７
に入力されたＡＴＭセルのヘッダ情報は、ラインＬ６ａ
１を介して、コピーＦＩＦＯ制御部６ａに入力され、該
ヘッダ情報を基に該ＡＴＭセルが有効セルである場合、
書き込みアドレスカウンタ６ａ１は、書き込みアドレス
ＷＡをラインＬ６ａ３を介して上記バッファメモリＬＳ
Ｉ７に送り、該ＡＴＭセルのヘッダ情報を放送情報バッ
ファ６ａ５の同じ書き込みアドレスＷＡに格納する。こ
の時、上記書き込みアドレスカウンタ６ａ１は、書き込
みアドレスの値を更新する。尚、上記ヘッダ情報を基に
上記ＡＴＭセルが空セルである場合には、該書き込みア
ドレスカウンタ６ａ１は、書き込みアドレスの値を更新
しない。
ッファメモリＬＳＩ７の共通バッファメモリ部４のアド
レス管理方法を説明する。上記バッファメモリＬＳＩ７
に入力されたＡＴＭセルのヘッダ情報は、ラインＬ６ａ
１を介して、コピーＦＩＦＯ制御部６ａに入力され、該
ヘッダ情報を基に該ＡＴＭセルが有効セルである場合、
書き込みアドレスカウンタ６ａ１は、書き込みアドレス
ＷＡをラインＬ６ａ３を介して上記バッファメモリＬＳ
Ｉ７に送り、該ＡＴＭセルのヘッダ情報を放送情報バッ
ファ６ａ５の同じ書き込みアドレスＷＡに格納する。こ
の時、上記書き込みアドレスカウンタ６ａ１は、書き込
みアドレスの値を更新する。尚、上記ヘッダ情報を基に
上記ＡＴＭセルが空セルである場合には、該書き込みア
ドレスカウンタ６ａ１は、書き込みアドレスの値を更新
しない。
【００３０】一方、バッファメモリＬＳＩ７からＡＴＭ
セルを読み出すために読み出しアドレスカウンタ６ａ２
は、放送情報バッファ６ａ５に対して読み出しアドレス
をＱ１から出力する。該放送情報バッファ６ａ５は、共
通バッファメモリ部４に格納されているセルが、放送セ
ルか、非放送セルかを示すためのセル種別識別子をライ
ンＬ６ａ５１に出力し、ルーチング情報を付加するため
に必要なテーブルを参照するためのコピー情報をライン
Ｌ６ａ５２に出力する。読み出し制御６ａ３は、セル種
別識別子とコピー情報テーブルから出力されるコピー回
数情報をラインＬ６ａ４１を介して入力し、読み出し許
可情報を生成して、ラインＬ６ａ３１を介して読み出し
アドレスカウンタ６ａ２に出力する。該読み出し許可情
報は、出力しようとするセルが放送セルであるとき、そ
のコピー回数だけ読み出しアドレスカウンタの更新を許
可せずに出力Ｑ２から同じ読み出しアドレスＲＡをライ
ンＬ６ａ４を介してバッファメモリＬＳＩ７に出力し、
その後読み出しアドレスカウンタ６ａ２を更新する。ま
た、出力しようとするセルが非放送セルであるとき、読
み出しアドレスカウンタは、１回だけ読み出しアドレス
ＲＡとしてラインＬ６ａ４を介してバッファメモリＬＳ
Ｉ７に出力し、カウンタ値を更新する。この時、読み出
しアドレスカウンタ６ａ２の出力Ｑ２は、出力Ｑ１によ
り放送情報バッファ６ａ５、コピー情報テーブル６ａ
４、読み出し制御６ａ３が動作して読み出しアドレスカ
ウンタ６ａ２のＥＮ入力にカウント更新許可信号Ｌ６ａ
３１が到着するタイミングに合わせて、出力Ｑ１と同じ
読み出しアドレスＲＡが出力される。コピー情報テーブ
ル６ａ４は、バッファメモリＬＳＩ７のルーチング情報
付加７１において、コピーされた放送セルに出力方路番
号であるルーチング情報を付加するために必要なルーチ
ング情報ＲＴをラインＬ６ａ６を介して出力する。
セルを読み出すために読み出しアドレスカウンタ６ａ２
は、放送情報バッファ６ａ５に対して読み出しアドレス
をＱ１から出力する。該放送情報バッファ６ａ５は、共
通バッファメモリ部４に格納されているセルが、放送セ
ルか、非放送セルかを示すためのセル種別識別子をライ
ンＬ６ａ５１に出力し、ルーチング情報を付加するため
に必要なテーブルを参照するためのコピー情報をライン
Ｌ６ａ５２に出力する。読み出し制御６ａ３は、セル種
別識別子とコピー情報テーブルから出力されるコピー回
数情報をラインＬ６ａ４１を介して入力し、読み出し許
可情報を生成して、ラインＬ６ａ３１を介して読み出し
アドレスカウンタ６ａ２に出力する。該読み出し許可情
報は、出力しようとするセルが放送セルであるとき、そ
のコピー回数だけ読み出しアドレスカウンタの更新を許
可せずに出力Ｑ２から同じ読み出しアドレスＲＡをライ
ンＬ６ａ４を介してバッファメモリＬＳＩ７に出力し、
その後読み出しアドレスカウンタ６ａ２を更新する。ま
た、出力しようとするセルが非放送セルであるとき、読
み出しアドレスカウンタは、１回だけ読み出しアドレス
ＲＡとしてラインＬ６ａ４を介してバッファメモリＬＳ
Ｉ７に出力し、カウンタ値を更新する。この時、読み出
しアドレスカウンタ６ａ２の出力Ｑ２は、出力Ｑ１によ
り放送情報バッファ６ａ５、コピー情報テーブル６ａ
４、読み出し制御６ａ３が動作して読み出しアドレスカ
ウンタ６ａ２のＥＮ入力にカウント更新許可信号Ｌ６ａ
３１が到着するタイミングに合わせて、出力Ｑ１と同じ
読み出しアドレスＲＡが出力される。コピー情報テーブ
ル６ａ４は、バッファメモリＬＳＩ７のルーチング情報
付加７１において、コピーされた放送セルに出力方路番
号であるルーチング情報を付加するために必要なルーチ
ング情報ＲＴをラインＬ６ａ６を介して出力する。
【００３１】本発明の第４の実施例を図８乃至図１０に
より説明する。図８は、本発明の第４の実施例のコピー
機能を有する共通バッファ形ＡＴＭスイッチの構成図で
あり、図９は、本発明の第４の実施例のコピー機能を有
する共通バッファ形ＡＴＭスイッチのセルコピー動作の
説明図であり、図１０は、本発明の第４の実施例のコピ
ー機能を有する共通バッファ形ＡＴＭスイッチのＡＴＭ
セルのセルコピー動作のフロー図である。
より説明する。図８は、本発明の第４の実施例のコピー
機能を有する共通バッファ形ＡＴＭスイッチの構成図で
あり、図９は、本発明の第４の実施例のコピー機能を有
する共通バッファ形ＡＴＭスイッチのセルコピー動作の
説明図であり、図１０は、本発明の第４の実施例のコピ
ー機能を有する共通バッファ形ＡＴＭスイッチのＡＴＭ
セルのセルコピー動作のフロー図である。
【００３２】次に、図８により、本発明の第４の実施例
のコピー機能を有する共通バッファ形ＡＴＭスイッチの
構成を説明する。スイッチ１ｃは、入力方路Ｌ０１乃至
Ｌ０Ｎから入力されたＡＴＭセルを多重化するための多
重器２と、放送セルをコピーするためのセルコピー部３
ｃと、多重化されたＡＴＭセルを各出力方路毎に格納す
るための共通バッファメモリ部４ｃと、該共通バッファ
メモリ部４ｃから読み出されたＡＴＭセルを多重分離し
て出力方路Ｌ９１乃至Ｌ９Ｎに振り分けるための分離器
５と、該共通バッファメモリ部４ｃの書き込みアドレス
と読み出しアドレスを制御して各出力方路毎のＡＴＭセ
ルを管理するためのバッファメモリ制御部６から構成さ
れる。
のコピー機能を有する共通バッファ形ＡＴＭスイッチの
構成を説明する。スイッチ１ｃは、入力方路Ｌ０１乃至
Ｌ０Ｎから入力されたＡＴＭセルを多重化するための多
重器２と、放送セルをコピーするためのセルコピー部３
ｃと、多重化されたＡＴＭセルを各出力方路毎に格納す
るための共通バッファメモリ部４ｃと、該共通バッファ
メモリ部４ｃから読み出されたＡＴＭセルを多重分離し
て出力方路Ｌ９１乃至Ｌ９Ｎに振り分けるための分離器
５と、該共通バッファメモリ部４ｃの書き込みアドレス
と読み出しアドレスを制御して各出力方路毎のＡＴＭセ
ルを管理するためのバッファメモリ制御部６から構成さ
れる。
【００３３】また、上記共通バッファメモリ部４ｃは、
マルチポートのメモリ素子で構成され、第１の書き込み
アドレスＷＡ１で入力ＤＩ１と次書き込みアドレスＮＷ
Ａ１を格納し、第１の読み出しアドレスＲＡ１で出力Ｄ
Ｏ１と次読み出しアドレスＮＲＡ１を読み出し、また、
第２の書き込みアドレスＷＡ２で入力ＤＩ２と次書き込
みアドレスＮＷＡ２を格納し、第２の読み出しアドレス
ＲＡ２で出力ＤＯ２と次読み出しアドレスＮＲＡ２の読
み出しが行なわれる。
マルチポートのメモリ素子で構成され、第１の書き込み
アドレスＷＡ１で入力ＤＩ１と次書き込みアドレスＮＷ
Ａ１を格納し、第１の読み出しアドレスＲＡ１で出力Ｄ
Ｏ１と次読み出しアドレスＮＲＡ１を読み出し、また、
第２の書き込みアドレスＷＡ２で入力ＤＩ２と次書き込
みアドレスＮＷＡ２を格納し、第２の読み出しアドレス
ＲＡ２で出力ＤＯ２と次読み出しアドレスＮＲＡ２の読
み出しが行なわれる。
【００３４】また、上記セルコピー部３ｃは、入力方路
から入力されたＡＴＭセルを共通バッファメモリ部４ｃ
に格納するための書込み制御３７と、書き込みアドレス
ＷＡ１を指示するための書き込みアドレスレジスタＷＡ
Ｒ３ｃｗと、コピーされた放送セルにルーチング情報を
付加するためのルーチング情報付加３２と、放送セルを
コピーするためのコピー制御３３と、読み出しアドレス
ＲＡ１を指示するための読み出しアドレスレジスタＲＡ
Ｒ３ｃｒと、放送セルのコピー回数とルーチング情報を
保持するためのコピー情報テーブル３４から構成され
る。
から入力されたＡＴＭセルを共通バッファメモリ部４ｃ
に格納するための書込み制御３７と、書き込みアドレス
ＷＡ１を指示するための書き込みアドレスレジスタＷＡ
Ｒ３ｃｗと、コピーされた放送セルにルーチング情報を
付加するためのルーチング情報付加３２と、放送セルを
コピーするためのコピー制御３３と、読み出しアドレス
ＲＡ１を指示するための読み出しアドレスレジスタＲＡ
Ｒ３ｃｒと、放送セルのコピー回数とルーチング情報を
保持するためのコピー情報テーブル３４から構成され
る。
【００３５】また、上記バッファメモリ制御部６は、Ａ
ＴＭセルの付加ヘッダに示されるルーチング情報を基に
出力方路に対応する書き込みアドレスレジスタＷＡＲを
指示するための方路選択デコーダ６１と、共通バッファ
メモリ部４ｃの書き込みアドレスＷＡ２を指示するため
の書き込みアドレスレジスタＷＡＲ６２１乃至６２Ｎ
と、共通バッファメモリ部４ｃの読み出しアドレスＲＡ
２を指示するための読み出しアドレスレジスタＲＡＲ６
３１乃至６３Ｎと、次書き込みアドレスＮＷＡ１乃至Ｎ
ＷＡ２の読み出しと、読み出しアドレスＲＡ１乃至ＲＡ
２の書き込みを行なうための空アドレスＦＩＦＯバッフ
ァ６４と、出力方路番号に対応する読み出しアドレスレ
ジスタＲＡＲを選択するための出力選択デコーダ６５
と、出力方路番号を指示するための出力カウンタ６６か
ら構成される。
ＴＭセルの付加ヘッダに示されるルーチング情報を基に
出力方路に対応する書き込みアドレスレジスタＷＡＲを
指示するための方路選択デコーダ６１と、共通バッファ
メモリ部４ｃの書き込みアドレスＷＡ２を指示するため
の書き込みアドレスレジスタＷＡＲ６２１乃至６２Ｎ
と、共通バッファメモリ部４ｃの読み出しアドレスＲＡ
２を指示するための読み出しアドレスレジスタＲＡＲ６
３１乃至６３Ｎと、次書き込みアドレスＮＷＡ１乃至Ｎ
ＷＡ２の読み出しと、読み出しアドレスＲＡ１乃至ＲＡ
２の書き込みを行なうための空アドレスＦＩＦＯバッフ
ァ６４と、出力方路番号に対応する読み出しアドレスレ
ジスタＲＡＲを選択するための出力選択デコーダ６５
と、出力方路番号を指示するための出力カウンタ６６か
ら構成される。
【００３６】次に、図９により、放送セルのコピー動作
を説明する。
を説明する。
【００３７】セルコピー部３ｃは、ラインＬ２から入力
された放送セルＣ２ａと非放送セルＣ２ｂを書き込みア
ドレスＷＡ１で指示される共通バッファメモリ部４ｃに
入力する。次に、読み出しアドレスＲＡ１で指示される
アドレスからセルを読み出す。該セルが放送セルである
時、仮にコピー情報テーブルにルーチング情報として
ａ、ｂ、ｃ、ｄが示されているとき、放送セルＣ２ａ
は、セルコピー部３ｃによってセルをコピーして４個の
放送セルＣ２ａ１、Ｃ２ａ２、Ｃ２ａ３、Ｃ２ａ４を生
成し、該放送セルＣ２ａ１にルーチング情報ａを、該放
送セルＣ２ａ２にルーチング情報ｂを、該放送セルＣ２
ａ３にルーチング情報ｃを、該放送セルＣ２ａ４にルー
チング情報ｄを付加し、ラインＬ３を介して書き込みア
ドレスＷＡ２で指示されるアドレスに書き込み、これを
読み出しアドレスＲＡ２の指示で読み出すことによっ
て、ラインＬ４に出力する。該ラインＬ４には、放送セ
ルＣ２ａ１、Ｃ２ａ２、Ｃ２ａ３、Ｃ２ａ４、非放送セ
ルＣ２ｂの順序でＡＴＭセルが出力される。
された放送セルＣ２ａと非放送セルＣ２ｂを書き込みア
ドレスＷＡ１で指示される共通バッファメモリ部４ｃに
入力する。次に、読み出しアドレスＲＡ１で指示される
アドレスからセルを読み出す。該セルが放送セルである
時、仮にコピー情報テーブルにルーチング情報として
ａ、ｂ、ｃ、ｄが示されているとき、放送セルＣ２ａ
は、セルコピー部３ｃによってセルをコピーして４個の
放送セルＣ２ａ１、Ｃ２ａ２、Ｃ２ａ３、Ｃ２ａ４を生
成し、該放送セルＣ２ａ１にルーチング情報ａを、該放
送セルＣ２ａ２にルーチング情報ｂを、該放送セルＣ２
ａ３にルーチング情報ｃを、該放送セルＣ２ａ４にルー
チング情報ｄを付加し、ラインＬ３を介して書き込みア
ドレスＷＡ２で指示されるアドレスに書き込み、これを
読み出しアドレスＲＡ２の指示で読み出すことによっ
て、ラインＬ４に出力する。該ラインＬ４には、放送セ
ルＣ２ａ１、Ｃ２ａ２、Ｃ２ａ３、Ｃ２ａ４、非放送セ
ルＣ２ｂの順序でＡＴＭセルが出力される。
【００３８】次に、図１０により、放送セルのコピー動
作のフローを説明する。
作のフローを説明する。
【００３９】共通バッファメモリ部から読み出しアドレ
スＲＡ１でセルを読み出し、セルコピー部３ｃによっ
て、放送セルか、非放送セルかの判定を行ない、放送セ
ルである場合には、コピー回数だけのセルのコピーとル
ーチング情報の付加動作を行ない、共通バッファメモリ
部の書き込みアドレスＷＡ２に書き込む。また、判定に
おいて、非放送セルである場合には、コピー動作を行な
わずに、共通バッファメモリ部の書き込みアドレスＷＡ
２に書き込む。
スＲＡ１でセルを読み出し、セルコピー部３ｃによっ
て、放送セルか、非放送セルかの判定を行ない、放送セ
ルである場合には、コピー回数だけのセルのコピーとル
ーチング情報の付加動作を行ない、共通バッファメモリ
部の書き込みアドレスＷＡ２に書き込む。また、判定に
おいて、非放送セルである場合には、コピー動作を行な
わずに、共通バッファメモリ部の書き込みアドレスＷＡ
２に書き込む。
【００４０】以上の動作によって、入力方路から入力さ
れた放送セルは、セルコピー部３ｃで一括コピーされて
共通バッファメモリ部４ｃに格納し、これを読み出して
各出力方路に振り分けることで放送機能を実現してい
る。
れた放送セルは、セルコピー部３ｃで一括コピーされて
共通バッファメモリ部４ｃに格納し、これを読み出して
各出力方路に振り分けることで放送機能を実現してい
る。
【００４１】本発明の第５の実施例を図１１乃至図１３
により説明する。図１１は、本発明の第５の実施例のコ
ピー機能を有する共通バッファ形ＡＴＭスイッチの構成
図であり、図１２は、本発明の第５の実施例のコピー機
能を有する共通バッファ形ＡＴＭスイッチのセルコピー
動作の説明図であり、図１３は、本発明の第５の実施例
のコピー機能を有する共通バッファ形ＡＴＭスイッチの
ＡＴＭセルのセルコピー動作のフロー図である。
により説明する。図１１は、本発明の第５の実施例のコ
ピー機能を有する共通バッファ形ＡＴＭスイッチの構成
図であり、図１２は、本発明の第５の実施例のコピー機
能を有する共通バッファ形ＡＴＭスイッチのセルコピー
動作の説明図であり、図１３は、本発明の第５の実施例
のコピー機能を有する共通バッファ形ＡＴＭスイッチの
ＡＴＭセルのセルコピー動作のフロー図である。
【００４２】次に、図１１により、本発明の第５の実施
例のコピー機能を有する共通バッファ形ＡＴＭスイッチ
の構成を説明する。スイッチ１ｄは、入力方路Ｌ０１乃
至Ｌ０Ｎから入力されたＡＴＭセルとラインＬ５１乃至
Ｌ５Ｎから入力されたＡＴＭセルとを多重化するための
多重器２と、多重化されたＡＴＭセルを各出力方路毎に
格納するための共通バッファメモリ部４と、該共通バッ
ファメモリ部４から読み出されたＡＴＭセルを多重分離
してラインＬ５１乃至Ｌ５１Ｎ及び出力方路Ｌ９１乃至
Ｌ９Ｎに振り分けるための分離器５と、該共通バッファ
メモリ部４の書き込みアドレスＷＡと読み出しアドレス
ＲＡを制御して各出力方路毎のＡＴＭセルを管理し、放
送セルをコピーするためのバッファメモリ制御部６ｄか
ら構成される。
例のコピー機能を有する共通バッファ形ＡＴＭスイッチ
の構成を説明する。スイッチ１ｄは、入力方路Ｌ０１乃
至Ｌ０Ｎから入力されたＡＴＭセルとラインＬ５１乃至
Ｌ５Ｎから入力されたＡＴＭセルとを多重化するための
多重器２と、多重化されたＡＴＭセルを各出力方路毎に
格納するための共通バッファメモリ部４と、該共通バッ
ファメモリ部４から読み出されたＡＴＭセルを多重分離
してラインＬ５１乃至Ｌ５１Ｎ及び出力方路Ｌ９１乃至
Ｌ９Ｎに振り分けるための分離器５と、該共通バッファ
メモリ部４の書き込みアドレスＷＡと読み出しアドレス
ＲＡを制御して各出力方路毎のＡＴＭセルを管理し、放
送セルをコピーするためのバッファメモリ制御部６ｄか
ら構成される。
【００４３】また、上記バッファメモリ制御部６ｄは、
ＡＴＭセルの付加ヘッダに示されるルーチング情報を基
に出力方路に対応する書き込みアドレスレジスタＷＡＲ
を指示するための方路選択デコーダ６１と、共通バッフ
ァメモリ部４の書き込みアドレスＷＡを指示するための
書き込みアドレスレジスタＷＡＲ６２１乃至６２Ｎ及び
６２ｄと、共通バッファメモリ部４の読み出しアドレス
ＲＡを指示するための読み出しアドレスレジスタＲＡＲ
６３１乃至６３Ｎ及び６３ｄと、次書き込みアドレスＮ
ＷＡの読み出しと読み出しアドレスＲＡの書き込みを行
なうための空アドレスＦＩＦＯバッファ６４と、出力方
路番号に対応する読み出しアドレスレジスタＲＡＲを選
択するための出力選択デコーダ６５と、出力方路番号を
指示するための出力カウンタ６６から構成される。さら
に、セルコピー動作のためには、コピーされた放送セル
にルーチング情報を付加するためのルーチング情報付加
３２と、放送セルをコピーするためのコピー制御３３
と、放送セルのコピー回数とルーチング情報を保持する
ためのコピー情報テーブル３４を加えて構成される。次
に、図１２により、放送セルのコピー動作を説明する。
ＡＴＭセルの付加ヘッダに示されるルーチング情報を基
に出力方路に対応する書き込みアドレスレジスタＷＡＲ
を指示するための方路選択デコーダ６１と、共通バッフ
ァメモリ部４の書き込みアドレスＷＡを指示するための
書き込みアドレスレジスタＷＡＲ６２１乃至６２Ｎ及び
６２ｄと、共通バッファメモリ部４の読み出しアドレス
ＲＡを指示するための読み出しアドレスレジスタＲＡＲ
６３１乃至６３Ｎ及び６３ｄと、次書き込みアドレスＮ
ＷＡの読み出しと読み出しアドレスＲＡの書き込みを行
なうための空アドレスＦＩＦＯバッファ６４と、出力方
路番号に対応する読み出しアドレスレジスタＲＡＲを選
択するための出力選択デコーダ６５と、出力方路番号を
指示するための出力カウンタ６６から構成される。さら
に、セルコピー動作のためには、コピーされた放送セル
にルーチング情報を付加するためのルーチング情報付加
３２と、放送セルをコピーするためのコピー制御３３
と、放送セルのコピー回数とルーチング情報を保持する
ためのコピー情報テーブル３４を加えて構成される。次
に、図１２により、放送セルのコピー動作を説明する。
【００４４】入力方路Ｌ０１から入力された放送セルＣ
２ａと入力方路Ｌ０Ｎから入力された非放送セルＣ２ｂ
は、多重器２で多重化され、ラインＬ２を介して、書き
込みアドレスレジスタＷＡＲで指示される書き込みアド
レスＷＡの共通バッファメモリ部４に格納される。その
後、非放送セルは、読み出しアドレスレジスタＲＡＲ６
３１乃至６３Ｎで指示される読み出しアドレスＲＡによ
って読み出され、ルーチング情報を付加せずに分離器５
を介して、出力方路Ｌ９１乃至Ｌ９Ｎに振り分けて出力
される。本実施例では、非放送セルＣ２ｂは、ルーチン
グ情報ｎに対応する出力方路Ｌ９Ｎに振り分けられてい
る。また、放送セルは、読み出しアドレスレジスタＲＡ
Ｒ６３ｄで指示される読み出しアドレスＲＡによって読
み出され、仮にコピー情報テーブルにルーチング情報と
してａ、ｂ、ｃ、ｄが示されているとき、放送セルＣ２
ａは、ラインＬ４を介してバッファメモリ制御部６ｄの
ルーチング情報付加３２に送られ、該放送セルＣ２ａに
ルーチング情報ａを付加してセルＣ２ａ１を生成してラ
インＬ５１に、該放送セルＣ２ａにルーチング情報ｂを
付加してセルＣ２ａ２を生成してラインＬ５２に、該放
送セルＣ２ａにルーチング情報ｃを付加してセルＣ２ａ
３を生成してラインＬ５３に、該放送セルＣ２ａにルー
チング情報ｄを付加してセルＣ２ａ４を生成してライン
Ｌ５４に振り分けて出力する。ラインＬ５１乃至Ｌ５Ｎ
のセルは、再び多重器２で多重されラインＬ２を介し
て、書き込みアドレスＷＡで指示される共通バッファメ
モリ部４に格納される。これを上記の非放送セルの場合
と同様に、読み出しアドレスレジスタＲＡＲ６３１乃至
６３Ｎで指示される読み出しアドレスＲＡから読み出
し、各セルのルーチング情報を基にして分離器５で出力
方路Ｌ９１乃至Ｌ９Ｎに振り分けて出力する。本実施例
では、該セルＣ２ａ１はルーチング情報ａに対応する出
力方路Ｌ９１に、該セルＣ２ａ２はルーチング情報ｂに
対応する出力方路Ｌ９２に、該セルＣ２ａ３はルーチン
グ情報ｃに対応する出力方路Ｌ９３に、該セルＣ２ａ４
はルーチング情報ｄに対応する出力方路Ｌ９４に振り分
けられている。一般に、非放送セルは一度共通バッファ
メモリを介したならば、すぐに各出力方路に振り分けら
れるが、放送セルについては、一度共通バッファメモリ
に入力されると複数個コピーされて、再び共通バッファ
メモリに入力されて、各出力方路に振り分けられる。
２ａと入力方路Ｌ０Ｎから入力された非放送セルＣ２ｂ
は、多重器２で多重化され、ラインＬ２を介して、書き
込みアドレスレジスタＷＡＲで指示される書き込みアド
レスＷＡの共通バッファメモリ部４に格納される。その
後、非放送セルは、読み出しアドレスレジスタＲＡＲ６
３１乃至６３Ｎで指示される読み出しアドレスＲＡによ
って読み出され、ルーチング情報を付加せずに分離器５
を介して、出力方路Ｌ９１乃至Ｌ９Ｎに振り分けて出力
される。本実施例では、非放送セルＣ２ｂは、ルーチン
グ情報ｎに対応する出力方路Ｌ９Ｎに振り分けられてい
る。また、放送セルは、読み出しアドレスレジスタＲＡ
Ｒ６３ｄで指示される読み出しアドレスＲＡによって読
み出され、仮にコピー情報テーブルにルーチング情報と
してａ、ｂ、ｃ、ｄが示されているとき、放送セルＣ２
ａは、ラインＬ４を介してバッファメモリ制御部６ｄの
ルーチング情報付加３２に送られ、該放送セルＣ２ａに
ルーチング情報ａを付加してセルＣ２ａ１を生成してラ
インＬ５１に、該放送セルＣ２ａにルーチング情報ｂを
付加してセルＣ２ａ２を生成してラインＬ５２に、該放
送セルＣ２ａにルーチング情報ｃを付加してセルＣ２ａ
３を生成してラインＬ５３に、該放送セルＣ２ａにルー
チング情報ｄを付加してセルＣ２ａ４を生成してライン
Ｌ５４に振り分けて出力する。ラインＬ５１乃至Ｌ５Ｎ
のセルは、再び多重器２で多重されラインＬ２を介し
て、書き込みアドレスＷＡで指示される共通バッファメ
モリ部４に格納される。これを上記の非放送セルの場合
と同様に、読み出しアドレスレジスタＲＡＲ６３１乃至
６３Ｎで指示される読み出しアドレスＲＡから読み出
し、各セルのルーチング情報を基にして分離器５で出力
方路Ｌ９１乃至Ｌ９Ｎに振り分けて出力する。本実施例
では、該セルＣ２ａ１はルーチング情報ａに対応する出
力方路Ｌ９１に、該セルＣ２ａ２はルーチング情報ｂに
対応する出力方路Ｌ９２に、該セルＣ２ａ３はルーチン
グ情報ｃに対応する出力方路Ｌ９３に、該セルＣ２ａ４
はルーチング情報ｄに対応する出力方路Ｌ９４に振り分
けられている。一般に、非放送セルは一度共通バッファ
メモリを介したならば、すぐに各出力方路に振り分けら
れるが、放送セルについては、一度共通バッファメモリ
に入力されると複数個コピーされて、再び共通バッファ
メモリに入力されて、各出力方路に振り分けられる。
【００４５】以上の通り、本実施例では、分離器５と多
重器２を接続するラインＬ５１乃至Ｌ５Ｎを介するこ
と、すなわち、１つの放送セルを複数のラインに振り分
けることで放送セルのコピー動作を実現する。なお、分
離器５と多重器２は、互いを接続しているラインＬ５１
乃至Ｌ５Ｎを切り離して、該多重器２側は入力方路とし
て、該分離器５側は出力方路として割り当て、バッファ
メモリ制御部６ｄの書き込みアドレスレジスタＷＡＲと
読み出しアドレスレジスタＲＡＲを出力方路対応に２Ｎ
個設けることにより、放送機能を有しないが２倍の入出
力を持つ共通バッファ形ＡＴＭスイッチとして使用でき
ることは、実施例の構成から容易に類推できる。
重器２を接続するラインＬ５１乃至Ｌ５Ｎを介するこ
と、すなわち、１つの放送セルを複数のラインに振り分
けることで放送セルのコピー動作を実現する。なお、分
離器５と多重器２は、互いを接続しているラインＬ５１
乃至Ｌ５Ｎを切り離して、該多重器２側は入力方路とし
て、該分離器５側は出力方路として割り当て、バッファ
メモリ制御部６ｄの書き込みアドレスレジスタＷＡＲと
読み出しアドレスレジスタＲＡＲを出力方路対応に２Ｎ
個設けることにより、放送機能を有しないが２倍の入出
力を持つ共通バッファ形ＡＴＭスイッチとして使用でき
ることは、実施例の構成から容易に類推できる。
【００４６】次に、図１３により、放送セルのコピー動
作のフローを説明する。
作のフローを説明する。
【００４７】共通バッファメモリ部から読み出しアドレ
スＲＡでセルを読み出し、バッファメモリ制御部６ｄに
より、放送セルのタイミングである場合には、コピー回
数だけセルを読み出してルーチング情報の付加を行な
い、多重器５を介してラインＬ５１乃至Ｌ５Ｎに振り分
けて出力し、多重器２を介して共通バッファメモリ部の
書き込みアドレスＷＡに書き込む。また、非放送セルの
タイミングである場合には、多重器５を介して出力方路
Ｌ９１乃至Ｌ９Ｎに振り分けて出力する。
スＲＡでセルを読み出し、バッファメモリ制御部６ｄに
より、放送セルのタイミングである場合には、コピー回
数だけセルを読み出してルーチング情報の付加を行な
い、多重器５を介してラインＬ５１乃至Ｌ５Ｎに振り分
けて出力し、多重器２を介して共通バッファメモリ部の
書き込みアドレスＷＡに書き込む。また、非放送セルの
タイミングである場合には、多重器５を介して出力方路
Ｌ９１乃至Ｌ９Ｎに振り分けて出力する。
【００４８】次に、図１１により、バッファメモリ制御
部６ｄによる共通バッファメモリ部４のアドレス管理方
法を説明する。入力方路Ｌ０１乃至Ｌ０ＮとラインＬ５
１乃至Ｌ５Ｎから入力されたＡＴＭセルは、多重器２で
多重化され、共通バッファメモリ部４へ格納される。こ
の時、ＡＴＭセルの付加ヘッダ部のルーチング情報は、
方路選択デコーダ６１でデコードされ、その出力方路番
号に対応する書き込みアドレスレジスタＷＡＲの値を書
き込みアドレスＷＡとしてラインＬ４２を介して上記共
通バッファメモリ部４に送る。この時、空アドレスＦＩ
ＦＯバッファ６４から次書き込みアドレスＮＷＡを出力
し、共通バッファメモリ部４に格納されるＡＴＭセルと
同一の書き込みアドレスＷＡに格納され、さらに上記次
書き込みアドレスＮＷＡは、書き込みアドレスＷＡを出
力した上記書き込みアドレスレジスタＷＡＲにも格納さ
れる。
部６ｄによる共通バッファメモリ部４のアドレス管理方
法を説明する。入力方路Ｌ０１乃至Ｌ０ＮとラインＬ５
１乃至Ｌ５Ｎから入力されたＡＴＭセルは、多重器２で
多重化され、共通バッファメモリ部４へ格納される。こ
の時、ＡＴＭセルの付加ヘッダ部のルーチング情報は、
方路選択デコーダ６１でデコードされ、その出力方路番
号に対応する書き込みアドレスレジスタＷＡＲの値を書
き込みアドレスＷＡとしてラインＬ４２を介して上記共
通バッファメモリ部４に送る。この時、空アドレスＦＩ
ＦＯバッファ６４から次書き込みアドレスＮＷＡを出力
し、共通バッファメモリ部４に格納されるＡＴＭセルと
同一の書き込みアドレスＷＡに格納され、さらに上記次
書き込みアドレスＮＷＡは、書き込みアドレスＷＡを出
力した上記書き込みアドレスレジスタＷＡＲにも格納さ
れる。
【００４９】一方、共通バッファメモリ部４から読み出
されるセルで非放送セルのタイミングの時は、分離器５
で出力カウンタ６６で指示される出力方路Ｌ９１乃至Ｌ
９Ｎに振り分けらて出力される。出力カウンタ６６は、
出力方路番号をラインＬ６６１を介してコピー制御３３
に指示し、ラインＬ３３ｃを介して、出力選択デコーダ
６５でデコードされて、その出力方路に対応する読み出
しアドレスレジスタＲＡＲから読み出しアドレスＲＡを
ラインＬ４３を介して共通バッファメモリ部４へ出力す
る。この時、上記共通バッファメモリ部４からセルと次
読み出しアドレスＮＲＡが読み出され、読み出しアドレ
スＲＡは空アドレスＦＩＦＯバッファ６４へ格納され、
次読み出しアドレスＮＲＡは読み出しアドレスＲＡを出
力した読み出しアドレスレジスタＲＡＲに格納される。
されるセルで非放送セルのタイミングの時は、分離器５
で出力カウンタ６６で指示される出力方路Ｌ９１乃至Ｌ
９Ｎに振り分けらて出力される。出力カウンタ６６は、
出力方路番号をラインＬ６６１を介してコピー制御３３
に指示し、ラインＬ３３ｃを介して、出力選択デコーダ
６５でデコードされて、その出力方路に対応する読み出
しアドレスレジスタＲＡＲから読み出しアドレスＲＡを
ラインＬ４３を介して共通バッファメモリ部４へ出力す
る。この時、上記共通バッファメモリ部４からセルと次
読み出しアドレスＮＲＡが読み出され、読み出しアドレ
スＲＡは空アドレスＦＩＦＯバッファ６４へ格納され、
次読み出しアドレスＮＲＡは読み出しアドレスＲＡを出
力した読み出しアドレスレジスタＲＡＲに格納される。
【００５０】また、上記共通バッファメモリ部４から読
み出されるセルで放送セルのタイミングの時は、放送用
読み出しアドレスレジスタＲＡＲ６３ｄによって、該共
通バッファメモリ部４の出力にセルを読み出して、ルー
チング情報をルーチング情報付加３２で付加して分離器
５に送る。コピー回数分のセルのコピー動作が終了した
時点で該読み出しアドレスレジスタＲＡＲ６３ｄの内容
を更新する。
み出されるセルで放送セルのタイミングの時は、放送用
読み出しアドレスレジスタＲＡＲ６３ｄによって、該共
通バッファメモリ部４の出力にセルを読み出して、ルー
チング情報をルーチング情報付加３２で付加して分離器
５に送る。コピー回数分のセルのコピー動作が終了した
時点で該読み出しアドレスレジスタＲＡＲ６３ｄの内容
を更新する。
【００５１】本実施例では、以上の一連の動作によっ
て、入力方路から入力された放送セルを各出力方路に振
り分けられることのできる放送機能を実現している。
て、入力方路から入力された放送セルを各出力方路に振
り分けられることのできる放送機能を実現している。
【００５２】
【発明の効果】本発明によれば、共通バッファ形ＡＴＭ
スイッチにおいて、セルコピー部によって、コピー情報
テーブルで示されるコピー回数分の放送セルがコピーさ
れ、ルーチング情報付加によって各出力先のルーチング
情報を付加し、共通バッファメモリに格納される。共通
バッファメモリ部の出力側では、格納されているＡＴＭ
セルを出力カウンタの指示によって順次読み出すこと
で、１つの放送セルは、複数の出力方路に振り分けられ
るので放送機能を実現できる効果がある。
スイッチにおいて、セルコピー部によって、コピー情報
テーブルで示されるコピー回数分の放送セルがコピーさ
れ、ルーチング情報付加によって各出力先のルーチング
情報を付加し、共通バッファメモリに格納される。共通
バッファメモリ部の出力側では、格納されているＡＴＭ
セルを出力カウンタの指示によって順次読み出すこと
で、１つの放送セルは、複数の出力方路に振り分けられ
るので放送機能を実現できる効果がある。
【００５３】また、出力カウンタの一周期中にあって、
放送セルと非放送セル、及び放送セルの種類を区別する
ことなく読み出すことができるので高スループットのス
イッチを構成できるという効果がある。
放送セルと非放送セル、及び放送セルの種類を区別する
ことなく読み出すことができるので高スループットのス
イッチを構成できるという効果がある。
【００５４】また、スイッチ部とセルコピー部は、同一
のハードウエア構成によって実現できるためコストの低
減ができるという効果がある。また、スイッチ部の共通
バッファメモリとセルコピー部のコピーＦＩＦＯバッフ
ァは、同一のバッファメモリを共有する構成にできるた
め、バッファメモリの有効的な利用ができ、バースト性
の強いトラヒックに対してもセル廃棄率を低減できると
いう効果がある。
のハードウエア構成によって実現できるためコストの低
減ができるという効果がある。また、スイッチ部の共通
バッファメモリとセルコピー部のコピーＦＩＦＯバッフ
ァは、同一のバッファメモリを共有する構成にできるた
め、バッファメモリの有効的な利用ができ、バースト性
の強いトラヒックに対してもセル廃棄率を低減できると
いう効果がある。
【図１】本発明の第１の実施例のコピー機能を有する共
通バッファ形ＡＴＭスイッチの構成図である。
通バッファ形ＡＴＭスイッチの構成図である。
【図２】本発明の第１の実施例のコピー機能を有する共
通バッファ形ＡＴＭスイッチのセルコピー部の動作説明
図である。
通バッファ形ＡＴＭスイッチのセルコピー部の動作説明
図である。
【図３】本発明の第１の実施例のコピー機能を有する共
通バッファ形ＡＴＭスイッチのＡＴＭセルのフォーマッ
ト図である。
通バッファ形ＡＴＭスイッチのＡＴＭセルのフォーマッ
ト図である。
【図４】本発明の第２の実施例のコピー機能を有する共
通バッファ形ＡＴＭスイッチの構成図である。
通バッファ形ＡＴＭスイッチの構成図である。
【図５】本発明の第２の実施例のコピー機能を有する共
通バッファ形ＡＴＭスイッチのセルコピー部の動作説明
図である。
通バッファ形ＡＴＭスイッチのセルコピー部の動作説明
図である。
【図６】本発明の第３の実施例のコピー機能を有する共
通バッファ形ＡＴＭスイッチの構成図である。
通バッファ形ＡＴＭスイッチの構成図である。
【図７】本発明の第３の実施例のコピー機能を有する共
通バッファ形ＡＴＭスイッチのコピーＦＩＦＯ制御部の
構成図である。
通バッファ形ＡＴＭスイッチのコピーＦＩＦＯ制御部の
構成図である。
【図８】本発明の第４の実施例のコピー機能を有する共
通バッファ形ＡＴＭスイッチの構成図である。
通バッファ形ＡＴＭスイッチの構成図である。
【図９】本発明の第４の実施例のコピー機能を有する共
通バッファ形ＡＴＭスイッチのセルコピー動作の説明図
である。
通バッファ形ＡＴＭスイッチのセルコピー動作の説明図
である。
【図１０】本発明の第４の実施例のコピー機能を有する
共通バッファ形ＡＴＭスイッチのＡＴＭセルのセルコピ
ー動作のフロー図である。
共通バッファ形ＡＴＭスイッチのＡＴＭセルのセルコピ
ー動作のフロー図である。
【図１１】本発明の第５の実施例のコピー機能を有する
共通バッファ形ＡＴＭスイッチの構成図である。
共通バッファ形ＡＴＭスイッチの構成図である。
【図１２】本発明の第５の実施例のコピー機能を有する
共通バッファ形ＡＴＭスイッチのセルコピー動作の説明
図である。
共通バッファ形ＡＴＭスイッチのセルコピー動作の説明
図である。
【図１３】本発明の第５の実施例のコピー機能を有する
共通バッファ形ＡＴＭスイッチのＡＴＭセルのセルコピ
ー動作のフロー図である。
共通バッファ形ＡＴＭスイッチのＡＴＭセルのセルコピ
ー動作のフロー図である。
１、１ａ、１ｂ、１ｃ、１ｄ…ＡＴＭスイッチ、２…多
重器、３、３ａ、３ｃ…セルコピー部、４、４ｃ…共通
バッファメモリ部、５…分離器、６、６ｄ…バッファメ
モリ制御部、３１…コピーＦＩＦＯバッファ、３２…ル
ーチング情報付加、３３…コピー制御、３４…コピー情
報テーブル、３５…セルＦＩＦＯバッファ、３６…セレ
クタ、３−１…付加ヘッダ、３−２…セルフォーマッ
ト、３−１１…セル種別識別子、３−１２…ルーチング
情報、６１…方路選択デコーダ、６２１、６２Ｎ、６２
ｄ、３ｃｗ…書き込みアドレスレジスタ、６３１、６３
Ｎ、６３ｄ、３ｃｒ…読み出しアドレスレジスタ、６４
…空アドレスＦＩＦＯバッファ、６５…出力選択デコー
ダ、６６…出力カウンタ、６ａ…コピーＦＩＦＯ制御
部、６ａ１…書き込みアドレスカウンタ、６ａ２…読み
出しアドレスカウンタ、６ａ３…読み出し制御、６ａ４
…コピー情報テーブル、６ａ５…放送情報バッファ、７
…バッファメモリＬＳＩ、７ａ…コピー部、７ｂ…共通
バッファ形スイッチ部、７１…ルーチング情報付加、Ｌ
０１、Ｌ０Ｎ…入力方路、Ｌ９１、Ｌ９Ｎ、Ｌ９２、Ｌ
９３、Ｌ９４…出力方路、Ｃ２ａ、Ｃ２ａ１、Ｃ２ａ
２、Ｃ２ａ３、Ｃ２ａ４…放送セル、Ｃ２ｂ…非放送セ
ル。
重器、３、３ａ、３ｃ…セルコピー部、４、４ｃ…共通
バッファメモリ部、５…分離器、６、６ｄ…バッファメ
モリ制御部、３１…コピーＦＩＦＯバッファ、３２…ル
ーチング情報付加、３３…コピー制御、３４…コピー情
報テーブル、３５…セルＦＩＦＯバッファ、３６…セレ
クタ、３−１…付加ヘッダ、３−２…セルフォーマッ
ト、３−１１…セル種別識別子、３−１２…ルーチング
情報、６１…方路選択デコーダ、６２１、６２Ｎ、６２
ｄ、３ｃｗ…書き込みアドレスレジスタ、６３１、６３
Ｎ、６３ｄ、３ｃｒ…読み出しアドレスレジスタ、６４
…空アドレスＦＩＦＯバッファ、６５…出力選択デコー
ダ、６６…出力カウンタ、６ａ…コピーＦＩＦＯ制御
部、６ａ１…書き込みアドレスカウンタ、６ａ２…読み
出しアドレスカウンタ、６ａ３…読み出し制御、６ａ４
…コピー情報テーブル、６ａ５…放送情報バッファ、７
…バッファメモリＬＳＩ、７ａ…コピー部、７ｂ…共通
バッファ形スイッチ部、７１…ルーチング情報付加、Ｌ
０１、Ｌ０Ｎ…入力方路、Ｌ９１、Ｌ９Ｎ、Ｌ９２、Ｌ
９３、Ｌ９４…出力方路、Ｃ２ａ、Ｃ２ａ１、Ｃ２ａ
２、Ｃ２ａ３、Ｃ２ａ４…放送セル、Ｃ２ｂ…非放送セ
ル。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柴田 治朗 神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作所情報通信事業部内 (56)参考文献 特開 平５−136814（ＪＰ，Ａ) 特開 平５−316150（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/28 H04L 12/56 H04L 12/18
Claims (7)
- 【請求項１】入力方路から入力したＡＴＭセルを多重化
するための多重器と、多重化されたＡＴＭセルを格納す
るための共通バッファメモリ部と、上記共通バッファメ
モリ部から読み出したＡＴＭセルを多重分離して出力方
路に送り出すための分離器と、上記共通バッファメモリ
部に対してＡＴＭセルの書き込みと読み出しを行なうた
めのバッファメモリ制御部によって構成される共通バッ
ファ形ＡＴＭスイッチにおいて、上記多重器と上記共通
バッファメモリ部との間に放送セルをコピーするための
セルコピー部を備える構成としたことを特徴としたコピ
ー機能を有する共通バッファ形ＡＴＭスイッチ。 - 【請求項２】上記請求項１記載の共通バッファ形ＡＴＭ
スイッチにおいて、 セルコピー部は、ＡＴＭセルを一時的に格納するためコ
ピーＦＩＦＯバッファと、コピー回数とルーチング情報
を管理するためのコピー情報テーブルと、上記ルーチン
グ情報を付加するためのルーチング情報付加と、ＡＴＭ
セルをコピーするためのコピー制御とを備えて構成し、
放送セルは、コピー情報テーブルのコピー回数情報に従
って優先的にコピーされ、各出力方路に対応するルーチ
ング情報を付加されることを特徴としたコピー機能を有
する共通バッファ形ＡＴＭスイッチ。 - 【請求項３】上記請求項１記載の共通バッファ形ＡＴＭ
スイッチにおいて、 セルコピー部は、非放送セルを一時的に格納するための
セルＦＩＦＯバッファと、放送セルを一時的に格納する
ためのコピーＦＩＦＯバッファと、コピー回数やルーチ
ング情報を管理するためのコピー情報テーブルと、上記
ルーチング情報を付加するためのルーチング情報付加
と、ＡＴＭセルをコピーするためのコピー制御と、非放
送セルと放送セルを上記コピー制御の指示によって選択
するためのセレクタとを備えて構成し、非放送セルは優
先的に送り出され、放送セルは空セル等の空きタイミン
グでコピーされ、各出力方路に対応するルーチング情報
を付加されることを特徴としたコピー機能を有する共通
バッファ形ＡＴＭスイッチ。 - 【請求項４】上記請求項３記載の共通バッファ形ＡＴＭ
スイッチにおいて、セルコピー部のコピーＦＩＦＯバッ
ファ、及びセルＦＩＦＯバッファは、共通バッファメモ
リ部を共用する構成としたことを特徴としたコピー機能
を有する共通バッファ形ＡＴＭスイッチ。 - 【請求項５】入力方路から入力したＡＴＭセルを多重化
するための多重器と、多重化されたＡＴＭセルを格納す
るための共通バッファメモリ部と、上記共通バッファメ
モリ部から読み出したＡＴＭセルを多重分離して出力方
路に送り出すための分離器と、上記共通バッファメモリ
部に対してＡＴＭセルの書き込みと読み出しを行なうた
めのバッファメモリ制御部によって構成される共通バッ
ファ形ＡＴＭスイッチにおいて、上記分離器の出力方路
と上記多重器の入力方路の一部が互いに接続される構成
としたことを特徴としたコピー機能を有する共通バッフ
ァ形ＡＴＭスイッチ。 - 【請求項６】ＡＴＭセルの多重化機能と記憶機能と分離
機能を有するＡＴＭスイッチを用いて、ＡＴＭセル中に
放送セル識別情報を有し、1つの放送セルを複数個にコ
ピーするＡＴＭスイッチのコピー方法において、複数の
入力方路からの情報を多重化し、上記多重化されたＡＴ
Ｍセル中の放送セル識別情報を基にコピー情報テーブル
を参照して上記放送セルをコピーして記憶させることを
特徴としたコピー機能を有する共通バッファ形ＡＴＭス
イッチのコピー方法。 - 【請求項７】ＡＴＭセルの多重化機能と記憶機能と分離
機能を有するＡＴＭスイッチを用いて、ＡＴＭセル中に
放送セル識別情報を有し、1つの放送セルを複数個にコ
ピーするＡＴＭスイッチのコピー方法において、複数の
入力方路からの情報を多重化して記憶し、分離化して出
力方路に出力するとき、上記多重化されたＡＴＭセル中
の放送セル識別情報を基にし、コピー情報テーブルを参
照して該出力方路の一部の方路を用いて上記放送セルを
振り分けて、上記多重機能に戻すことによって上記放送
セルをコピーして記憶させることを特徴としたコピー機
能を有する共通バッファ形ＡＴＭスイッチのコピー方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26996992A JP3104429B2 (ja) | 1992-10-08 | 1992-10-08 | コピー機能を有する共通バッファ形ａｔｍスイッチ及びそのコピー方法 |
| US08/132,999 US5410540A (en) | 1992-10-08 | 1993-10-07 | Shared-buffer-type ATM switch having copy function and copy method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26996992A JP3104429B2 (ja) | 1992-10-08 | 1992-10-08 | コピー機能を有する共通バッファ形ａｔｍスイッチ及びそのコピー方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06120974A JPH06120974A (ja) | 1994-04-28 |
| JP3104429B2 true JP3104429B2 (ja) | 2000-10-30 |
Family
ID=17479752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26996992A Expired - Fee Related JP3104429B2 (ja) | 1992-10-08 | 1992-10-08 | コピー機能を有する共通バッファ形ａｔｍスイッチ及びそのコピー方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5410540A (ja) |
| JP (1) | JP3104429B2 (ja) |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5612952A (en) * | 1993-09-20 | 1997-03-18 | Kabushiki Kaisha Toshiba | Packet switch and buffer for storing and processing packets routing to different ports |
| JPH07321815A (ja) * | 1994-05-24 | 1995-12-08 | Nec Corp | 共有バッファ型ａｔｍスイッチおよびその同報制御方法 |
| JP3340846B2 (ja) | 1994-07-05 | 2002-11-05 | 富士通株式会社 | Ａｔｍ−ｌａｎ及びサーバ及びａｔｍアドレス管理方法 |
| JP2922118B2 (ja) * | 1994-08-12 | 1999-07-19 | 沖電気工業株式会社 | Ａｔｍセルスイッチ装置及びａｔｍ交換機 |
| EP0773648B1 (en) * | 1995-11-07 | 2005-05-25 | Alcatel | Method and apparatus for managing multicast connections |
| JP2842522B2 (ja) * | 1995-12-06 | 1999-01-06 | 日本電気株式会社 | Ａｔｍスイッチ及びその制御方法 |
| US5940377A (en) * | 1995-12-21 | 1999-08-17 | Kabushiki Kaisha Toshiba | Asynchronous transfer mode switch including cell counter verification circuitry |
| KR100278016B1 (ko) * | 1995-12-26 | 2001-01-15 | 윤종용 | 비동기 전송모드 교환시스템의 스위칭 장치 및 방법 |
| KR100318956B1 (ko) | 1995-12-26 | 2002-04-22 | 윤종용 | 비동기전송모드의셀을다중화하는장치및방법 |
| US5724358A (en) * | 1996-02-23 | 1998-03-03 | Zeitnet, Inc. | High speed packet-switched digital switch and method |
| KR100387048B1 (ko) * | 1996-03-30 | 2003-08-21 | 삼성전자주식회사 | 중저속 가입자 멀티 캐스팅 구현 방법 및 장치 |
| JP3168908B2 (ja) * | 1996-04-11 | 2001-05-21 | 日本電気株式会社 | Ａｔｍセルのペイロード部情報の交換方法 |
| US5774465A (en) * | 1996-05-17 | 1998-06-30 | Transwitch Corp. | Method and apparatus for providing multiple multicast communication sessions in an ATM destination switch |
| JPH1041968A (ja) * | 1996-07-24 | 1998-02-13 | Canon Inc | ネットワークシステム及び通信方法 |
| JP2928165B2 (ja) * | 1996-08-16 | 1999-08-03 | 日本電気マイコンテクノロジー株式会社 | Ａｔｍスイッチ |
| FR2752632B1 (fr) * | 1996-08-26 | 1998-10-02 | Alcatel Nv | Dispositif de gestion d'une memoire tampon, sans rearrangement en cas d'elimination prematuree d'un bloc de donnees memorise dans cette memoire |
| US5909438A (en) * | 1996-09-18 | 1999-06-01 | Cascade Communications Corp. | Logical multicast from a switch configured for spatial multicast |
| KR100467708B1 (ko) | 1996-12-21 | 2005-05-11 | 삼성전자주식회사 | 비동기전송모드교환시스템의셀처리장치및방법 |
| US5953335A (en) * | 1997-02-14 | 1999-09-14 | Advanced Micro Devices, Inc. | Method and apparatus for selectively discarding packets for blocked output queues in the network switch |
| US6061351A (en) * | 1997-02-14 | 2000-05-09 | Advanced Micro Devices, Inc. | Multicopy queue structure with searchable cache area |
| US6118760A (en) * | 1997-06-30 | 2000-09-12 | Sun Microsystems, Inc. | Management of entries in a network element forwarding memory |
| US6128666A (en) * | 1997-06-30 | 2000-10-03 | Sun Microsystems, Inc. | Distributed VLAN mechanism for packet field replacement in a multi-layered switched network element using a control field/signal for indicating modification of a packet with a database search engine |
| US6052738A (en) * | 1997-06-30 | 2000-04-18 | Sun Microsystems, Inc. | Method and apparatus in a packet routing switch for controlling access at different data rates to a shared memory |
| US6044418A (en) * | 1997-06-30 | 2000-03-28 | Sun Microsystems, Inc. | Method and apparatus for dynamically resizing queues utilizing programmable partition pointers |
| US6119196A (en) * | 1997-06-30 | 2000-09-12 | Sun Microsystems, Inc. | System having multiple arbitrating levels for arbitrating access to a shared memory by network ports operating at different data rates |
| US6081512A (en) * | 1997-06-30 | 2000-06-27 | Sun Microsystems, Inc. | Spanning tree support in a high performance network device |
| US6016310A (en) * | 1997-06-30 | 2000-01-18 | Sun Microsystems, Inc. | Trunking support in a high performance network device |
| US6088356A (en) * | 1997-06-30 | 2000-07-11 | Sun Microsystems, Inc. | System and method for a multi-layer network element |
| US6049528A (en) * | 1997-06-30 | 2000-04-11 | Sun Microsystems, Inc. | Trunking ethernet-compatible networks |
| US5938736A (en) * | 1997-06-30 | 1999-08-17 | Sun Microsystems, Inc. | Search engine architecture for a high performance multi-layer switch element |
| US6014380A (en) * | 1997-06-30 | 2000-01-11 | Sun Microsystems, Inc. | Mechanism for packet field replacement in a multi-layer distributed network element |
| US6246680B1 (en) | 1997-06-30 | 2001-06-12 | Sun Microsystems, Inc. | Highly integrated multi-layer switch element architecture |
| US6094435A (en) * | 1997-06-30 | 2000-07-25 | Sun Microsystems, Inc. | System and method for a quality of service in a multi-layer network element |
| US6081522A (en) * | 1997-06-30 | 2000-06-27 | Sun Microsystems, Inc. | System and method for a multi-layer network element |
| US6044087A (en) * | 1997-06-30 | 2000-03-28 | Sun Microsystems, Inc. | Interface for a highly integrated ethernet network element |
| US5920566A (en) * | 1997-06-30 | 1999-07-06 | Sun Microsystems, Inc. | Routing in a multi-layer distributed network element |
| US6212597B1 (en) * | 1997-07-28 | 2001-04-03 | Neonet Lllc | Apparatus for and method of architecturally enhancing the performance of a multi-port internally cached (AMPIC) DRAM array and like |
| US6122274A (en) * | 1997-11-16 | 2000-09-19 | Sanjeev Kumar | ATM switching system with decentralized pipeline control and plural memory modules for very high capacity data switching |
| US6137807A (en) * | 1997-12-05 | 2000-10-24 | Whittaker Corporation | Dual bank queue memory and queue control system |
| US6560227B1 (en) * | 1998-02-23 | 2003-05-06 | International Business Machines Corporation | LAN frame copy decision for LAN switches |
| US6320864B1 (en) | 1998-06-19 | 2001-11-20 | Ascend Communications, Inc. | Logical multicasting method and apparatus |
| DE69930569T2 (de) | 1999-04-26 | 2006-08-31 | Hitachi, Ltd. | Bearbeitungsgerät zum Diversity-Handover sowie Netzsteuerungssystem, welches dieses Gerät verwendet |
| US6504846B1 (en) * | 1999-05-21 | 2003-01-07 | Advanced Micro Devices, Inc. | Method and apparatus for reclaiming buffers using a single buffer bit |
| US7315552B2 (en) * | 1999-06-30 | 2008-01-01 | Broadcom Corporation | Frame forwarding in a switch fabric |
| KR100307926B1 (ko) * | 1999-08-04 | 2001-09-29 | 서평원 | 멀티캐스트 서비스가 가능한 공유 메모리형 에이티엠 스위치 |
| US7088713B2 (en) * | 2000-06-19 | 2006-08-08 | Broadcom Corporation | Switch fabric with memory management unit for improved flow control |
| US6473435B1 (en) * | 2000-06-30 | 2002-10-29 | Marconi Communications, Inc. | Method and apparatus for transferring packets to a memory |
| JP2002033749A (ja) * | 2000-07-18 | 2002-01-31 | Fujitsu Ltd | バッファ装置およびスイッチング装置 |
| KR100342497B1 (ko) * | 2000-09-09 | 2002-06-28 | 윤종용 | 차세대 이동 통신 단말기 모뎀용 비터비/터보 디코더의부분 공유 출력 버퍼 |
| EP1317825B1 (en) * | 2000-09-12 | 2008-08-06 | International Business Machines Corporation | System and method for controlling the multicast traffic of a data packet switch |
| US6901070B2 (en) * | 2000-12-04 | 2005-05-31 | Gautam Nag Kavipurapu | Dynamically programmable integrated switching device using an asymmetric 5T1C cell |
| US6891845B2 (en) * | 2001-06-29 | 2005-05-10 | Intel Corporation | Method and apparatus for adapting to a clock rate transition in a communications network using idles |
| US7403521B2 (en) * | 2001-12-03 | 2008-07-22 | Intel Corporation | Multicast and broadcast operations in ethernet switches |
| US7161950B2 (en) * | 2001-12-10 | 2007-01-09 | Intel Corporation | Systematic memory location selection in Ethernet switches |
| GB0203539D0 (en) * | 2002-02-14 | 2002-04-03 | Nokia Corp | Broadband digital transmission networks |
| US7054962B2 (en) * | 2002-03-08 | 2006-05-30 | Hewlett-Packard Development Company, L.P. | Embedded system having broadcast data storing controller |
| US20030172176A1 (en) * | 2002-03-11 | 2003-09-11 | Fidler Mark W. | Embedded system having multiple data receiving channels |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2667868B2 (ja) * | 1988-04-06 | 1997-10-27 | 株式会社日立製作所 | セル・スイッチング・システム |
| US5233603A (en) * | 1988-04-21 | 1993-08-03 | Nec Corporation | Packet switch suitable for integrated circuit implementation |
| DE4008078A1 (de) * | 1990-03-14 | 1991-09-19 | Standard Elektrik Lorenz Ag | Kopierfaehige atm-vermittlungsstelle |
| GB9019340D0 (en) * | 1990-09-05 | 1990-10-17 | Plessey Telecomm | An asynchronous transfer mode switching arrangement providing broadcast transmission |
| US5229991A (en) * | 1991-01-30 | 1993-07-20 | Washington University | Packet switch with broadcasting capability for atm networks |
-
1992
- 1992-10-08 JP JP26996992A patent/JP3104429B2/ja not_active Expired - Fee Related
-
1993
- 1993-10-07 US US08/132,999 patent/US5410540A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5410540A (en) | 1995-04-25 |
| JPH06120974A (ja) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3104429B2 (ja) | コピー機能を有する共通バッファ形ａｔｍスイッチ及びそのコピー方法 | |
| US5103447A (en) | High-speed ring LAN system | |
| CA2149973C (en) | Shared buffer memory switch for an atm switching system and its broadcasting control method | |
| KR920002902B1 (ko) | 비블로킹 광대역폭 시스템 | |
| EP0119105A2 (en) | Integrated circuit/packet switching system | |
| JP2947956B2 (ja) | スイッチングシステム | |
| US6101184A (en) | Data switching method and data switching apparatus for efficiently handling scan data in information communication network | |
| US7369553B2 (en) | Unicast/multicast system | |
| US5742597A (en) | Method and device for multipoint switching and arbitration in output-request packet switch | |
| US5604729A (en) | ATM communication system having a physical loop form with logical start point and end point | |
| US5568478A (en) | System for processing data structures in a node of a communication network | |
| JPH06252948A (ja) | パケット交換方式 | |
| US5740158A (en) | ATM communication system | |
| RU2134024C1 (ru) | Устройство и способ обработки элементов данных режима асинхронной передачи в системе коммутации режима асинхронной передачи | |
| US6128297A (en) | Packet switching system and network interface having a switching device | |
| AU718929B2 (en) | Signal transfer device in a telecommunications network | |
| JP2000049860A (ja) | パケット交換装置 | |
| JP3146054B2 (ja) | Ａｔｍ通信装置およびセル帯域管理方法 | |
| US6324175B1 (en) | Circuit-switched network | |
| JPH0234060A (ja) | 非同期転送モード交換分配接続方式 | |
| JP3250546B2 (ja) | パケット交換装置及びそれに用いるマルチキャスト制御方法並びにその制御プログラムを記録した記録媒体 | |
| JP3114721B2 (ja) | スイッチングシステム | |
| JP3075068B2 (ja) | Ａｔｍスイッチ | |
| JPH0276436A (ja) | 同報パケットスイッチ | |
| JP3266155B2 (ja) | スイッチングシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |