JPH06252948A - パケット交換方式 - Google Patents
パケット交換方式Info
- Publication number
- JPH06252948A JPH06252948A JP3366393A JP3366393A JPH06252948A JP H06252948 A JPH06252948 A JP H06252948A JP 3366393 A JP3366393 A JP 3366393A JP 3366393 A JP3366393 A JP 3366393A JP H06252948 A JPH06252948 A JP H06252948A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- time information
- arrival time
- packets
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1507—Distribute and route fabrics, e.g. sorting-routing or Batcher-Banyan
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3018—Input queuing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3027—Output queuing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】 パケット交換方式において、パケットの順序
整列に要する遅延時間の増大を防ぎ、かつパケットの順
序整列に必要な制御を簡単に行う。 【構成】 入力パケットにタイムスタンプを付与する。
このタイムスタンプを複写して到来順序を保持させたま
ま先に方路出口で待機させる。さまざまな経路により到
来順序が入り乱れて方路出口に転送されたパケットに対
して、すでに待機させている到来時刻順序に蓄積された
タイムスタンプを参照して順序整列を行う。 【効果】 パケットの順序整列を簡単な構成で高速に行
い、パケット交換方式が高速化できる。
整列に要する遅延時間の増大を防ぎ、かつパケットの順
序整列に必要な制御を簡単に行う。 【構成】 入力パケットにタイムスタンプを付与する。
このタイムスタンプを複写して到来順序を保持させたま
ま先に方路出口で待機させる。さまざまな経路により到
来順序が入り乱れて方路出口に転送されたパケットに対
して、すでに待機させている到来時刻順序に蓄積された
タイムスタンプを参照して順序整列を行う。 【効果】 パケットの順序整列を簡単な構成で高速に行
い、パケット交換方式が高速化できる。
Description
【０００１】
【産業上の利用分野】本発明はディジタル通信に利用す
る。特に、パケットを用いるディジタル通信網のパケッ
ト交換技術に関する。
る。特に、パケットを用いるディジタル通信網のパケッ
ト交換技術に関する。
【０００２】
【従来の技術】音声、データ、画像等すべての情報をパ
ケットに変換し、かつ簡略化したプロトコルを用いて、
超高速に情報を伝送、交換するために用いる高速パケッ
ト交換方式への関心が高い。このような高速パケット交
換方式において数百回線を越えるような大規模なパケッ
ト交換装置は中小規模なパケットスイッチを多段に接続
することによって実現している。このとき、発呼時の呼
の経路選択制御の簡略化および内部閉塞（内部閉塞とは
入回線および出回線に呼を接続する空き容量があるにも
係わらず、内部リンクの閉塞により呼が接続できない状
態のことである）を防ぐために、入力されるパケットの
経路選択をあらかじめ決定せず、初段のパケットスイッ
チで入力パケットをアドレス情報に関係なく、後段のパ
ケットスイッチに均等に入力されるように出力し、後段
のスイッチにおいてパケット毎に経路選択を行う方式が
あるが、この方式では同一呼に属するパケットが異なる
経路を通過するので各パケットが各スイッチを通過する
のに要する遅延時間が異なり同一呼に属するパケットの
順序が狂う。これを解決する方式が交換研究回線ＳＳＥ
８９−１７３にて林らにより発表された「大規模ＡＴＭ
スイッチにおける制御方式の検討」等で示されている。
ケットに変換し、かつ簡略化したプロトコルを用いて、
超高速に情報を伝送、交換するために用いる高速パケッ
ト交換方式への関心が高い。このような高速パケット交
換方式において数百回線を越えるような大規模なパケッ
ト交換装置は中小規模なパケットスイッチを多段に接続
することによって実現している。このとき、発呼時の呼
の経路選択制御の簡略化および内部閉塞（内部閉塞とは
入回線および出回線に呼を接続する空き容量があるにも
係わらず、内部リンクの閉塞により呼が接続できない状
態のことである）を防ぐために、入力されるパケットの
経路選択をあらかじめ決定せず、初段のパケットスイッ
チで入力パケットをアドレス情報に関係なく、後段のパ
ケットスイッチに均等に入力されるように出力し、後段
のスイッチにおいてパケット毎に経路選択を行う方式が
あるが、この方式では同一呼に属するパケットが異なる
経路を通過するので各パケットが各スイッチを通過する
のに要する遅延時間が異なり同一呼に属するパケットの
順序が狂う。これを解決する方式が交換研究回線ＳＳＥ
８９−１７３にて林らにより発表された「大規模ＡＴＭ
スイッチにおける制御方式の検討」等で示されている。
【０００３】従来例装置を図９を参照して説明する。図
９は従来例装置の構成図である。これらの論文では図９
に示すような３段に交換装置を接続する構成において１
次スイッチの入力部に配置するタイムスタンプ付与回路
４11〜４88で入力するパケットに入力時刻情報を表すタ
イムスタンプを付与した後、１次スイッチ１1 〜１8に
おいてパケットのアドレス情報に関係なく各２次スイッ
チ２1 〜２8 に分配され、２次スイッチ２1 〜２8 およ
び３次スイッチ３1 〜３8 によって所望の行き先にパケ
ット毎に交換され、３次スイッチ３1 〜３8 の出力部に
あるパケット順序整列回路５11〜５88においてパケット
を遅延させ、タイムスタンプ付与回路４11〜４88に入力
してから一定時間（１次スイッチ１1 〜１8 から３次ス
イッチ３1 〜３8 まで通過に要する最大遅延時間）以上
経ったパケットから順次出力ポートに出力することによ
ってパケットの順序を整列させる方式を示している。
９は従来例装置の構成図である。これらの論文では図９
に示すような３段に交換装置を接続する構成において１
次スイッチの入力部に配置するタイムスタンプ付与回路
４11〜４88で入力するパケットに入力時刻情報を表すタ
イムスタンプを付与した後、１次スイッチ１1 〜１8に
おいてパケットのアドレス情報に関係なく各２次スイッ
チ２1 〜２8 に分配され、２次スイッチ２1 〜２8 およ
び３次スイッチ３1 〜３8 によって所望の行き先にパケ
ット毎に交換され、３次スイッチ３1 〜３8 の出力部に
あるパケット順序整列回路５11〜５88においてパケット
を遅延させ、タイムスタンプ付与回路４11〜４88に入力
してから一定時間（１次スイッチ１1 〜１8 から３次ス
イッチ３1 〜３8 まで通過に要する最大遅延時間）以上
経ったパケットから順次出力ポートに出力することによ
ってパケットの順序を整列させる方式を示している。
【０００４】
【発明が解決しようとする課題】このようなパケット交
換方式では、パケット順序整列回路において入力より、
ある一定時間以上パケットを遅延させるためパケットの
遅延時間は増大する。また、パケット順序整列回路にお
いて遅延させている全てのパケットの遅延時間がある一
定時間を越えているか否かを判断する必要があり、制御
量が多くハードウェア構成が複雑であるといった問題が
ある。
換方式では、パケット順序整列回路において入力より、
ある一定時間以上パケットを遅延させるためパケットの
遅延時間は増大する。また、パケット順序整列回路にお
いて遅延させている全てのパケットの遅延時間がある一
定時間を越えているか否かを判断する必要があり、制御
量が多くハードウェア構成が複雑であるといった問題が
ある。
【０００５】本発明はこのような背景に行われたもので
あって、パケットの遅延時間の増大を抑えかつ制御が簡
単であるパケット交換方式を提供することを目的とす
る。
あって、パケットの遅延時間の増大を抑えかつ制御が簡
単であるパケット交換方式を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明は、パケットが到
来する複数の入回線と、この入回線から入力されるパケ
ットのヘッダ情報にその到来時刻情報を付与する手段
と、このヘッダ情報にしたがってこのパケットを宛先毎
に方路分けするスイッチと、この方路分けされたパケッ
トの順序を到来時刻情報の順序にしたがって整列させる
手段と、この整列させる手段により整列されたパケット
が出力される複数の出回線とを備えたパケット交換方式
である。
来する複数の入回線と、この入回線から入力されるパケ
ットのヘッダ情報にその到来時刻情報を付与する手段
と、このヘッダ情報にしたがってこのパケットを宛先毎
に方路分けするスイッチと、この方路分けされたパケッ
トの順序を到来時刻情報の順序にしたがって整列させる
手段と、この整列させる手段により整列されたパケット
が出力される複数の出回線とを備えたパケット交換方式
である。
【０００７】ここで、本発明の特徴とするところは、前
記付与する手段により付与された到来時刻情報をそれぞ
れのパケットのヘッダ情報から複写する手段と、この複
写する手段により複写された到来時刻情報を前記整列さ
せる手段に転送する手段とを備え、前記整列させる手段
は、前記転送された到来時刻情報をその到来時刻の順番
に蓄積させる手段と、この蓄積させる手段の先頭にある
到来時刻情報と一致する到来時刻情報がヘッダ情報に含
まれるパケットを前記出回線に送出する手段とを含むと
ころにある。
記付与する手段により付与された到来時刻情報をそれぞ
れのパケットのヘッダ情報から複写する手段と、この複
写する手段により複写された到来時刻情報を前記整列さ
せる手段に転送する手段とを備え、前記整列させる手段
は、前記転送された到来時刻情報をその到来時刻の順番
に蓄積させる手段と、この蓄積させる手段の先頭にある
到来時刻情報と一致する到来時刻情報がヘッダ情報に含
まれるパケットを前記出回線に送出する手段とを含むと
ころにある。
【０００８】前記複写する手段は、同一の到来時刻情報
が付与されたパケットの数を計数する手段を備え、前記
転送する手段は、この数をその到来時刻情報と共に転送
する手段を備え、前記整列させる手段は、この数を到来
時刻情報に対応させて記憶する手段と、この同一の到来
時刻情報がヘッダ情報に含まれるパケットの送出毎にこ
の記憶する手段に記憶された前記数を一つ減算して更新
する手段とを備える構成とすることもできる。
が付与されたパケットの数を計数する手段を備え、前記
転送する手段は、この数をその到来時刻情報と共に転送
する手段を備え、前記整列させる手段は、この数を到来
時刻情報に対応させて記憶する手段と、この同一の到来
時刻情報がヘッダ情報に含まれるパケットの送出毎にこ
の記憶する手段に記憶された前記数を一つ減算して更新
する手段とを備える構成とすることもできる。
【０００９】
【作用】入回線から１次スイッチに入力されたパケット
は到来時刻情報であるタイムスタンプを付与されてパケ
ット分散部により衝突なく２次スイッチに出力される。
は到来時刻情報であるタイムスタンプを付与されてパケ
ット分散部により衝突なく２次スイッチに出力される。
【００１０】これを入力した２次スイッチは、アドレス
タイムスタンプ検出部によりパケットから到来時刻情報
を複写してこれを宛先の出回線を収容する３次スイッチ
に転送する。パケットも宛先毎にパケット交換部により
３次スイッチに転送される。
タイムスタンプ検出部によりパケットから到来時刻情報
を複写してこれを宛先の出回線を収容する３次スイッチ
に転送する。パケットも宛先毎にパケット交換部により
３次スイッチに転送される。
【００１１】２次スイッチから転送された到来時刻情報
とパケットとはそれぞれバッファに蓄積される。到来時
刻情報が蓄積されたバッファの先頭にある到来時刻情報
とパケットが蓄積されたバッファの先頭にあるパケット
の到来時刻情報とが一致すればそのパケットはパケット
交換部を介して出回線に出力される。一致する到来時刻
情報がなくなったら到来時刻情報が蓄積されたバッファ
の先頭は先頭の次の到来時刻情報に更新される。
とパケットとはそれぞれバッファに蓄積される。到来時
刻情報が蓄積されたバッファの先頭にある到来時刻情報
とパケットが蓄積されたバッファの先頭にあるパケット
の到来時刻情報とが一致すればそのパケットはパケット
交換部を介して出回線に出力される。一致する到来時刻
情報がなくなったら到来時刻情報が蓄積されたバッファ
の先頭は先頭の次の到来時刻情報に更新される。
【００１２】パケットは１次〜３次スイッチまでの間に
いくつかのバッファを介するため遅延が与えられるが、
到来時刻情報は遅延なく３次スイッチのバッファまで到
達する。したがって、到着時刻情報の順序は入力された
とおりに３次スイッチのバッファに蓄積される。
いくつかのバッファを介するため遅延が与えられるが、
到来時刻情報は遅延なく３次スイッチのバッファまで到
達する。したがって、到着時刻情報の順序は入力された
とおりに３次スイッチのバッファに蓄積される。
【００１３】３次スイッチには並行してパケットが蓄積
される複数のバッファがあり、個々のバッファにおける
時間順序は保持されているが、それぞれの先頭に位置す
るパケットの到来時刻情報はまちまちである。この送出
制御を到来時刻情報が蓄積されているバッファの先頭に
位置する到来時刻情報を参照して行うことにより、入力
順序にしたがってパケットを出回線に送出することがで
きる。
される複数のバッファがあり、個々のバッファにおける
時間順序は保持されているが、それぞれの先頭に位置す
るパケットの到来時刻情報はまちまちである。この送出
制御を到来時刻情報が蓄積されているバッファの先頭に
位置する到来時刻情報を参照して行うことにより、入力
順序にしたがってパケットを出回線に送出することがで
きる。
【００１４】また、同一の到来時刻情報の数を記憶して
おき、その到来時刻情報と一致するパケットが一つ送出
される毎に記憶された数を一つ減算していく。この数が
零になったら先頭の到来時刻情報を先頭の次の到来時刻
情報に更新させるようにすることもできる。これによ
り、誤って正しい順次で送出されないパケットの発生を
防ぐことができる。
おき、その到来時刻情報と一致するパケットが一つ送出
される毎に記憶された数を一つ減算していく。この数が
零になったら先頭の到来時刻情報を先頭の次の到来時刻
情報に更新させるようにすることもできる。これによ
り、誤って正しい順次で送出されないパケットの発生を
防ぐことができる。
【００１５】
【実施例】本発明第一実施例の構成を図１を参照して説
明する。図１は本発明第一実施例の構成図である。
明する。図１は本発明第一実施例の構成図である。
【００１６】本発明は、パケットが到来する６４本の入
回線７11〜７88と、この入回線７11〜７88から入力され
るパケットのヘッダ情報にその到来時刻情報を付与する
手段としてタイムスタンプ付与部１４1 〜１４8 と、こ
のヘッダ情報にしたがってこのパケットを宛先毎に方路
分けするスイッチとしてそれぞれがクロスにリンク接続
された１次スイッチ１1 〜１8 および２次スイッチ２1
〜２8 および３次スイッチ３1 〜３8 と、この方路分け
されたパケットの順序を到来時刻情報の順序にしたがっ
て整列させる手段としてパケット順序整列部１５1 〜１
５8 と、このパケット順序整列部１５1 〜１５8 により
整列されたパケットが出力される６４本の出回線９11〜
９88とを備えたパケット交換方式である。
回線７11〜７88と、この入回線７11〜７88から入力され
るパケットのヘッダ情報にその到来時刻情報を付与する
手段としてタイムスタンプ付与部１４1 〜１４8 と、こ
のヘッダ情報にしたがってこのパケットを宛先毎に方路
分けするスイッチとしてそれぞれがクロスにリンク接続
された１次スイッチ１1 〜１8 および２次スイッチ２1
〜２8 および３次スイッチ３1 〜３8 と、この方路分け
されたパケットの順序を到来時刻情報の順序にしたがっ
て整列させる手段としてパケット順序整列部１５1 〜１
５8 と、このパケット順序整列部１５1 〜１５8 により
整列されたパケットが出力される６４本の出回線９11〜
９88とを備えたパケット交換方式である。
【００１７】ここで、本発明の特徴とするところは、タ
イムスタンプ付与部１４1 〜１４8により付与された到
来時刻情報をそれぞれのパケットのヘッダ情報から複写
する手段としてアドレスタイムスタンプ検出部８1 〜８
8 と、このアドレスタイムスタンプ検出部８1 〜８8 に
より複写された到来時刻情報をパケット順序整列部１５
1 〜１５8 に転送する手段とを備え、パケット順序整列
部１５1 〜１５8 は、前記転送された到来時刻情報をそ
の到来時刻の順番に蓄積させる手段と、この蓄積させる
手段の先頭にある到来時刻情報と一致する到来時刻情報
がヘッダ情報に含まれるパケットを出回線９11〜９88に
パケット交換部６31〜６38を介して送出する手段とを含
むところにある。
イムスタンプ付与部１４1 〜１４8により付与された到
来時刻情報をそれぞれのパケットのヘッダ情報から複写
する手段としてアドレスタイムスタンプ検出部８1 〜８
8 と、このアドレスタイムスタンプ検出部８1 〜８8 に
より複写された到来時刻情報をパケット順序整列部１５
1 〜１５8 に転送する手段とを備え、パケット順序整列
部１５1 〜１５8 は、前記転送された到来時刻情報をそ
の到来時刻の順番に蓄積させる手段と、この蓄積させる
手段の先頭にある到来時刻情報と一致する到来時刻情報
がヘッダ情報に含まれるパケットを出回線９11〜９88に
パケット交換部６31〜６38を介して送出する手段とを含
むところにある。
【００１８】次に、図２〜図５を参照して本発明第一実
施例の各部の動作を説明する。ここでは、説明をわかり
やすくするために、１次スイッチ１1 、２次スイッチ２
1 、３次スイッチ３1 について説明する。図２は本発明
第一実施例の２次スイッチ２1 のブロック構成図であ
る。図３は本発明第一実施例の３次スイッチ３1 のブロ
ック構成図である。図４および図５は本発明第一実施例
の動作を示す図である。１次スイッチ１1 では、入回線
７11〜７18から入力されたパケットのヘッダ情報にタイ
ムスタンプ付与部１４1 によりタイムスタンプが付与さ
れる。このパケットは衝突が生じないようにパケット分
散部６11〜６18により８本の出力方路に分散されて２次
スイッチ２1 に出力される。
施例の各部の動作を説明する。ここでは、説明をわかり
やすくするために、１次スイッチ１1 、２次スイッチ２
1 、３次スイッチ３1 について説明する。図２は本発明
第一実施例の２次スイッチ２1 のブロック構成図であ
る。図３は本発明第一実施例の３次スイッチ３1 のブロ
ック構成図である。図４および図５は本発明第一実施例
の動作を示す図である。１次スイッチ１1 では、入回線
７11〜７18から入力されたパケットのヘッダ情報にタイ
ムスタンプ付与部１４1 によりタイムスタンプが付与さ
れる。このパケットは衝突が生じないようにパケット分
散部６11〜６18により８本の出力方路に分散されて２次
スイッチ２1 に出力される。
【００１９】図２に示すように、２次スイッチ２1 のア
ドレスタイムスタンプ検出部８1 のアドレスタイムスタ
ンプ検出回路１８1 〜１８8 では、１次スイッチ１1 か
ら入力されたパケットのヘッダ情報からそれぞれアドレ
スとタイムスタンプとを複写する。この複写されたタイ
ムスタンプは、タイムスタンプ送出回路８０によりアド
レスに対応する出回線９11〜９88を収容する３次スイッ
チ３1 〜３8 にそれぞれ出力される。また、同一３次ス
イッチ３1 〜３8 に対して同じ時刻のタイムスタンプが
２個以上送出される場合には、これを１個として３次ス
イッチ３1 〜３8 に送出する。アドレスタイムスタンプ
検出回路１８1 〜１８8 を通過したパケットは、時分割
多重バス６０を介してアドレスフィルタ６２1 〜６２8
によりそのヘッダ情報からアドレスに対応したパケット
バッファ６４1 〜６４8 に一時蓄積され３次スイッチ３
1 〜３8 にそれぞれ出力される。このパケットバッファ
６４1 〜６４8 は、蓄積されたパケットがない場合に
は、そのことを示す空パケットを３次スイッチ３1 〜３
8 に送出する構成である。
ドレスタイムスタンプ検出部８1 のアドレスタイムスタ
ンプ検出回路１８1 〜１８8 では、１次スイッチ１1 か
ら入力されたパケットのヘッダ情報からそれぞれアドレ
スとタイムスタンプとを複写する。この複写されたタイ
ムスタンプは、タイムスタンプ送出回路８０によりアド
レスに対応する出回線９11〜９88を収容する３次スイッ
チ３1 〜３8 にそれぞれ出力される。また、同一３次ス
イッチ３1 〜３8 に対して同じ時刻のタイムスタンプが
２個以上送出される場合には、これを１個として３次ス
イッチ３1 〜３8 に送出する。アドレスタイムスタンプ
検出回路１８1 〜１８8 を通過したパケットは、時分割
多重バス６０を介してアドレスフィルタ６２1 〜６２8
によりそのヘッダ情報からアドレスに対応したパケット
バッファ６４1 〜６４8 に一時蓄積され３次スイッチ３
1 〜３8 にそれぞれ出力される。このパケットバッファ
６４1 〜６４8 は、蓄積されたパケットがない場合に
は、そのことを示す空パケットを３次スイッチ３1 〜３
8 に送出する構成である。
【００２０】図３に示すように、３次スイッチ３1 で
は、２次スイッチ２1 〜２8 から転送されたタイムスタ
ンプをその到着順にタイムスタンプバッファ５５に蓄積
する。タイムスタンプ検出回路５１では２個以上同じ時
刻のタイムスタンプが異なる２次スイッチ２1 〜２8 か
ら送出された場合にこれを１個としてタイムスタンプバ
ッファ５５に蓄積する。このタイムスタンプは、途中に
バッファを介していないので入力された順序を保持した
ままタイムスタンプバッファ５５に蓄積される。
は、２次スイッチ２1 〜２8 から転送されたタイムスタ
ンプをその到着順にタイムスタンプバッファ５５に蓄積
する。タイムスタンプ検出回路５１では２個以上同じ時
刻のタイムスタンプが異なる２次スイッチ２1 〜２8 か
ら送出された場合にこれを１個としてタイムスタンプバ
ッファ５５に蓄積する。このタイムスタンプは、途中に
バッファを介していないので入力された順序を保持した
ままタイムスタンプバッファ５５に蓄積される。
【００２１】２次スイッチ２1 〜２8 のパケットバッフ
ァ６４1 〜６４8 から送出されたパケットは、３次スイ
ッチ３1 にあるパケット順序整列部１５1 のパケット順
序整列バッファ５２1 〜５２8 に蓄積される。このパケ
ット順序整列バッファ５２1〜５２8 の入力側にある空
パケット検出回路５０1 〜５０8 は、２次スイッチ２1
〜２8 のパケットバッファ６４1 〜６４8 に送出するパ
ケットが存在しないことを示す空パケットが３次スイッ
チ３1 に転送されたことを検出する回路である。
ァ６４1 〜６４8 から送出されたパケットは、３次スイ
ッチ３1 にあるパケット順序整列部１５1 のパケット順
序整列バッファ５２1 〜５２8 に蓄積される。このパケ
ット順序整列バッファ５２1〜５２8 の入力側にある空
パケット検出回路５０1 〜５０8 は、２次スイッチ２1
〜２8 のパケットバッファ６４1 〜６４8 に送出するパ
ケットが存在しないことを示す空パケットが３次スイッ
チ３1 に転送されたことを検出する回路である。
【００２２】バッファ状態監視回路５４は、パケット順
序整列手順の開始タイミングを検出している。バッファ
状態監視回路５４は、パケット順序整列バッファ５２1
〜５２8 のパケット蓄積状態を監視し、全てのパケット
順序整列バッファ５２1 〜５２8 にパケットが存在する
か、またはパケットの存在しない全てのパケット順序整
列バッファ５２1 〜５２8 に２次スイッチ２1 〜２8 か
ら空パケットが送出されたときを検出しタイムスタンプ
比較回路５６に検出結果を出力する。これにより、３次
スイッチ３1 に未到着のパケットが存在し、このパケッ
トがパケット順序整列手順に参加できなくなることを防
いでいる。
序整列手順の開始タイミングを検出している。バッファ
状態監視回路５４は、パケット順序整列バッファ５２1
〜５２8 のパケット蓄積状態を監視し、全てのパケット
順序整列バッファ５２1 〜５２8 にパケットが存在する
か、またはパケットの存在しない全てのパケット順序整
列バッファ５２1 〜５２8 に２次スイッチ２1 〜２8 か
ら空パケットが送出されたときを検出しタイムスタンプ
比較回路５６に検出結果を出力する。これにより、３次
スイッチ３1 に未到着のパケットが存在し、このパケッ
トがパケット順序整列手順に参加できなくなることを防
いでいる。
【００２３】バッファ状態監視回路５４からの信号によ
りタイムスタンプ比較回路５６は、タイムスタンプバッ
ファ５５に蓄積された先頭のタイムスタンプの時刻とパ
ケット順序整列バッファ５２1 〜５２8 の先頭パケット
に付与されたタイムスタンプの時刻とを比較して一致し
たパケットを多重回路５８に送出させる制御信号をパケ
ット順序整列バッファ５２1 〜５２8 に送出する。タイ
ムスタンプバッファ５５の先頭のタイムスタンプの時刻
と一致するタイムスタンプを付与されたパケットが全て
送出されたとき、タイムスタンプバッファ５５の先頭の
タイムスタンプは廃棄されて次のタイムスタンプが先頭
に繰り上がる。この繰り上がったタイムスタンプについ
て同様の手順でパケットが多重回路５８に送出される。
多重回路５８の出力は、パケット交換部６１31に入力さ
れる。パケット交換部６１31では、アドレスフィルタ６
２1 〜６２8 によりパケットの宛先が振り分けられ、パ
ケットバッファ６４1 〜６４8 に蓄積される。このパケ
ットバッファ６４1 〜６４8 に蓄積されたパケットは出
回線９11〜９18から送出される。
りタイムスタンプ比較回路５６は、タイムスタンプバッ
ファ５５に蓄積された先頭のタイムスタンプの時刻とパ
ケット順序整列バッファ５２1 〜５２8 の先頭パケット
に付与されたタイムスタンプの時刻とを比較して一致し
たパケットを多重回路５８に送出させる制御信号をパケ
ット順序整列バッファ５２1 〜５２8 に送出する。タイ
ムスタンプバッファ５５の先頭のタイムスタンプの時刻
と一致するタイムスタンプを付与されたパケットが全て
送出されたとき、タイムスタンプバッファ５５の先頭の
タイムスタンプは廃棄されて次のタイムスタンプが先頭
に繰り上がる。この繰り上がったタイムスタンプについ
て同様の手順でパケットが多重回路５８に送出される。
多重回路５８の出力は、パケット交換部６１31に入力さ
れる。パケット交換部６１31では、アドレスフィルタ６
２1 〜６２8 によりパケットの宛先が振り分けられ、パ
ケットバッファ６４1 〜６４8 に蓄積される。このパケ
ットバッファ６４1 〜６４8 に蓄積されたパケットは出
回線９11〜９18から送出される。
【００２４】図４および図５に３次スイッチ３1 の動作
をさらにわかりやすく示した。図４に示すように、タイ
ムスタンプバッファ５５の先頭のタイムスタンプの時刻
はであり、パケット順序整列バッファ５２1 の先頭パ
ケットに付与されたタイムスタンプもである。したが
って、このタイムスタンプを付与されたパケットは多
重回路５８に出力される。
をさらにわかりやすく示した。図４に示すように、タイ
ムスタンプバッファ５５の先頭のタイムスタンプの時刻
はであり、パケット順序整列バッファ５２1 の先頭パ
ケットに付与されたタイムスタンプもである。したが
って、このタイムスタンプを付与されたパケットは多
重回路５８に出力される。
【００２５】図５に示すように、タイムスタンプバッフ
ァ５５の先頭にあるタイムスタンプの時刻と同じタイ
ムスタンプを付与されたパケットは、もはやパケット順
序整列バッファ５２1 〜５２8 には存在しないので時刻
を持つタイムスタンプは廃棄される。
ァ５５の先頭にあるタイムスタンプの時刻と同じタイ
ムスタンプを付与されたパケットは、もはやパケット順
序整列バッファ５２1 〜５２8 には存在しないので時刻
を持つタイムスタンプは廃棄される。
【００２６】次に、図６〜図８を参照して本発明第二実
施例を説明する。図６は本発明第二実施例における２次
スイッチ２1 のブロック構成図である。図７は本発明第
二実施例における３次スイッチ３1 のブロック構成図で
ある。図８は本発明第二実施例の動作を示す図である。
図６に示すように、２次スイッチ２1 では、１次スイッ
チ１1 〜１8 から転送されたパケットが時分割多重バス
６０を介してアドレスフィルタ６２1 〜６２8 により宛
先が振り分けられてパケットバッファ６４1 〜６４8 に
蓄積される。このときパケットのヘッダ情報に付与され
ているタイムスタンプをアドレスタイムスタンプ検出部
８1 が複写する。アドレスタイムスタンプ検出部８1 に
パケットバッファ６４1 〜６４8 対応に設けられたパケ
ット数演算回路８２1 〜８２8 により、パケットのヘッ
ダ情報からタイムスタンプが複写されるが、このときパ
ケット数演算回路８２1 〜８２8 は同じ時刻のタイムス
タンプの数を計数する。そのタイムスタンプの時刻情報
とその同じ時刻のタイムスタンプの数情報とが３次スイ
ッチ３1 〜３8 に転送される。
施例を説明する。図６は本発明第二実施例における２次
スイッチ２1 のブロック構成図である。図７は本発明第
二実施例における３次スイッチ３1 のブロック構成図で
ある。図８は本発明第二実施例の動作を示す図である。
図６に示すように、２次スイッチ２1 では、１次スイッ
チ１1 〜１8 から転送されたパケットが時分割多重バス
６０を介してアドレスフィルタ６２1 〜６２8 により宛
先が振り分けられてパケットバッファ６４1 〜６４8 に
蓄積される。このときパケットのヘッダ情報に付与され
ているタイムスタンプをアドレスタイムスタンプ検出部
８1 が複写する。アドレスタイムスタンプ検出部８1 に
パケットバッファ６４1 〜６４8 対応に設けられたパケ
ット数演算回路８２1 〜８２8 により、パケットのヘッ
ダ情報からタイムスタンプが複写されるが、このときパ
ケット数演算回路８２1 〜８２8 は同じ時刻のタイムス
タンプの数を計数する。そのタイムスタンプの時刻情報
とその同じ時刻のタイムスタンプの数情報とが３次スイ
ッチ３1 〜３8 に転送される。
【００２７】図７に示すように、３次スイッチ３1 で
は、パケット順序整列バッファ５２1〜５２8 に蓄積さ
れた先頭パケットのタイムスタンプの時刻とタイムスタ
ンプバッファ５５に蓄積されたタイムスタンプの時刻と
をタイムスタンプ比較回路５６が比較する。タイムスタ
ンプバッファ５５の先頭タイムスタンプの数がパケット
数バッファ５９の先頭に対応して蓄積されている。一致
するタイムスタンプが存在する場合にはそのパケットを
送出させその個数をパケット数減算回路５７によりパケ
ット数バッファ５９から減算する。この先頭に蓄積され
ている先頭タイムスタンプの数が「０」になったときに
タイムスタンプバッファ５５の先頭タイムスタンプは廃
棄され、その次のタイムスタンプが先頭に繰り上がり、
以上説明した動作が繰り返される。また、パケット順序
整列バッファ５２1 〜５２8 は、パケット順序整列バッ
ファ５２1 〜５２8 に空きがなくなったときは、２次ス
イッチ２1 に対してパケットの出力を停止させるように
通知する。
は、パケット順序整列バッファ５２1〜５２8 に蓄積さ
れた先頭パケットのタイムスタンプの時刻とタイムスタ
ンプバッファ５５に蓄積されたタイムスタンプの時刻と
をタイムスタンプ比較回路５６が比較する。タイムスタ
ンプバッファ５５の先頭タイムスタンプの数がパケット
数バッファ５９の先頭に対応して蓄積されている。一致
するタイムスタンプが存在する場合にはそのパケットを
送出させその個数をパケット数減算回路５７によりパケ
ット数バッファ５９から減算する。この先頭に蓄積され
ている先頭タイムスタンプの数が「０」になったときに
タイムスタンプバッファ５５の先頭タイムスタンプは廃
棄され、その次のタイムスタンプが先頭に繰り上がり、
以上説明した動作が繰り返される。また、パケット順序
整列バッファ５２1 〜５２8 は、パケット順序整列バッ
ファ５２1 〜５２8 に空きがなくなったときは、２次ス
イッチ２1 に対してパケットの出力を停止させるように
通知する。
【００２８】図８に示すように、パケット数バッファ５
９の先頭に蓄積されているタイムスタンプ数が「０」に
なると、タイムスタンプバッファ５５の先頭タイムスタ
ンプが廃棄され、同時にパケット数バッファ５９の先頭
データも廃棄される。
９の先頭に蓄積されているタイムスタンプ数が「０」に
なると、タイムスタンプバッファ５５の先頭タイムスタ
ンプが廃棄され、同時にパケット数バッファ５９の先頭
データも廃棄される。
【００２９】本発明第二実施例では、パケット数バッフ
ァ５９を設けることにより同じ到来時刻情報のタイムス
タンプを持つパケット数をパケット順序整列部１５1 が
把握している。これにより、パケット順序整列手順をす
べてのパケットの到着を待たずに行っても未到着のパケ
ットがパケット順序整列手順に参加できなくなることを
防ぐことができる。したがって、本発明第一実施例より
もさらに高速なパケット交換方式が実現できる。
ァ５９を設けることにより同じ到来時刻情報のタイムス
タンプを持つパケット数をパケット順序整列部１５1 が
把握している。これにより、パケット順序整列手順をす
べてのパケットの到着を待たずに行っても未到着のパケ
ットがパケット順序整列手順に参加できなくなることを
防ぐことができる。したがって、本発明第一実施例より
もさらに高速なパケット交換方式が実現できる。
【００３０】本発明第一および第二実施例において１次
スイッチ１1 〜１8 のパケット分散部６11〜６18は、入
力と出力とが１対１に接続でき、その接続を順次変更で
きる交換スイッチであればいかなる構成のものを用いて
もよい。
スイッチ１1 〜１8 のパケット分散部６11〜６18は、入
力と出力とが１対１に接続でき、その接続を順次変更で
きる交換スイッチであればいかなる構成のものを用いて
もよい。
【００３１】また、２次スイッチ２1 〜２8 および３次
スイッチ３1 〜３8 のパケット交換部６21〜６28、６31
〜６38は、順序を入れ替えることなくパケットの交換処
理および出力を行うことができる交換スイッチであれば
いかなる構成のものを用いてもよい。
スイッチ３1 〜３8 のパケット交換部６21〜６28、６31
〜６38は、順序を入れ替えることなくパケットの交換処
理および出力を行うことができる交換スイッチであれば
いかなる構成のものを用いてもよい。
【００３２】
【発明の効果】以上説明したように、本発明によれば、
あらかじめ経路選択を必要とせずに内部閉塞を防ぐと共
にパケットの順序整列に要する遅延時間の増大を防ぎ、
かつパケットの順序整列に必要な制御を簡単に行うこと
ができる。
あらかじめ経路選択を必要とせずに内部閉塞を防ぐと共
にパケットの順序整列に要する遅延時間の増大を防ぎ、
かつパケットの順序整列に必要な制御を簡単に行うこと
ができる。
【図１】本発明第一実施例装置の構成図。
【図２】本発明第一実施例の２次スイッチのブロック構
成図。
成図。
【図３】本発明第一実施例の３次スイッチのブロック構
成図。
成図。
【図４】本発明第一実施例の動作を示す図。
【図５】本発明第一実施例の動作を示す図。
【図６】本発明第二実施例の２次スイッチのブロック構
成図。
成図。
【図７】本発明第二実施例の３次スイッチのブロック構
成図。
成図。
【図８】本発明第二実施例の動作を示す図。
【図９】従来例装置の構成図。
１1 〜１8 １次スイッチ ２1 〜２8 ２次スイッチ ３1 〜３8 ３次スイッチ ６11〜６18 パケット分散部 ６21〜６28 パケット交換部 ６31〜６38 パケット交換部 ７11〜７88 入回線 ８1 〜８8 アドレスタイムスタンプ検出部 ９11〜９88 出回線 １４1 〜１４8 タイムスタンプ付与部 １５1 〜１５8 パケット順序整列部 １８1 〜１８8 アドレスタイムスタンプ検出回路 ５０1 〜５０8 空パケット検出回路 ５１ タイムスタンプ検出回路 ５２1 〜５２8 パケット順序整列バッファ ５４ バッファ状態監視回路 ５５ タイムスタンプバッファ ５６ タイムスタンプ比較回路 ５７ パケット数減算回路 ５８ 多重回路 ５９ パケット数バッファ ６０ 時分割多重バス ６２1 〜６２8 アドレスフィルタ ６４1 〜６４8 パケットバッファ ８０ タイムスタンプ送出回路 ８２1 〜８２8 パケット数演算回路
Claims (2)
- 【請求項１】 パケットが到来する複数の入回線と、こ
の入回線から入力されるパケットのヘッダ情報にその到
来時刻情報を付与する手段と、このヘッダ情報にしたが
ってこのパケットを宛先毎に方路分けするスイッチと、
この方路分けされたパケットの順序を到来時刻情報の順
序にしたがって整列させる手段と、この整列させる手段
により整列されたパケットが出力される複数の出回線と
を備えたパケット交換方式において、 前記付与する手段により付与された到来時刻情報をそれ
ぞれのパケットのヘッダ情報から複写する手段と、 この複写する手段により複写された到来時刻情報を前記
整列させる手段に転送する手段とを備え、 前記整列させる手段は、前記転送された到来時刻情報を
その到来時刻の順番に蓄積させる手段と、 この蓄積させる手段の先頭にある到来時刻情報と一致す
る到来時刻情報がヘッダ情報に含まれるパケットを前記
出回線に送出する手段とを含むことを特徴とするパケッ
ト交換方式。 - 【請求項２】 前記複写する手段は、同一の到来時刻情
報が付与されたパケットの数を計数する手段を備え、 前記転送する手段は、この数をその到来時刻情報と共に
転送する手段を備え、 前記整列させる手段は、この数を到来時刻情報に対応さ
せて記憶する手段と、 この同一の到来時刻情報がヘッダ情報に含まれるパケッ
トの送出毎にこの記憶する手段に記憶された前記数を一
つ減算して更新する手段とを備えた請求項１記載のパケ
ット交換方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3366393A JPH0775353B2 (ja) | 1993-02-23 | 1993-02-23 | パケット交換方式 |
| US08/198,266 US5402417A (en) | 1993-02-23 | 1994-02-18 | Packet switching system |
| CA002116308A CA2116308C (en) | 1993-02-23 | 1994-02-22 | Packet switching system |
| EP94301268A EP0613273B1 (en) | 1993-02-23 | 1994-02-23 | Packet switching system |
| DE69430828T DE69430828T2 (de) | 1993-02-23 | 1994-02-23 | Paketvermittlungssystem |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3366393A JPH0775353B2 (ja) | 1993-02-23 | 1993-02-23 | パケット交換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252948A true JPH06252948A (ja) | 1994-09-09 |
| JPH0775353B2 JPH0775353B2 (ja) | 1995-08-09 |
Family
ID=12392699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3366393A Expired - Fee Related JPH0775353B2 (ja) | 1993-02-23 | 1993-02-23 | パケット交換方式 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5402417A (ja) |
| EP (1) | EP0613273B1 (ja) |
| JP (1) | JPH0775353B2 (ja) |
| CA (1) | CA2116308C (ja) |
| DE (1) | DE69430828T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7136391B1 (en) | 1998-08-21 | 2006-11-14 | Nippon Telegraph And Telephone Corporation | ATM switch |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3544390B2 (ja) * | 1994-06-29 | 2004-07-21 | 富士通株式会社 | 並列計算機で用いられるメッセージ通信方法 |
| DE4432061C1 (de) * | 1994-09-09 | 1995-12-07 | Philips Patentverwaltung | Paketübertragungssystem |
| US5548590A (en) * | 1995-01-30 | 1996-08-20 | Hewlett-Packard Company | High performance frame time monitoring system and method for a fiber optic switch for a fiber optic network |
| US5666348A (en) * | 1995-09-18 | 1997-09-09 | Telefonaktiebolaget L M Ericsson (Publ.) | Packet switched radio channel admission control in a cellular telecommunications system |
| US5689508A (en) * | 1995-12-21 | 1997-11-18 | Xerox Corporation | Reservation ring mechanism for providing fair queued access in a fast packet switch networks |
| US5878045A (en) * | 1996-04-26 | 1999-03-02 | Motorola, Inc. | Method and apparatus for converting data streams in a cell based communications system |
| US5867488A (en) * | 1996-06-30 | 1999-02-02 | Motorola, Inc. | Digital multi-channel simulcast system with centralized timestamping device |
| JP3589851B2 (ja) * | 1998-02-20 | 2004-11-17 | 株式会社日立製作所 | パケット通信システム及びパケット通信装置 |
| US6247058B1 (en) * | 1998-03-30 | 2001-06-12 | Hewlett-Packard Company | Method and apparatus for processing network packets using time stamps |
| WO1999065198A1 (en) * | 1998-06-11 | 1999-12-16 | Synchrodyne Inc. | Common time reference for packet switches |
| JP4294821B2 (ja) | 2000-01-26 | 2009-07-15 | 株式会社日立製作所 | ネットワーク中継装置 |
| US6757284B1 (en) * | 2000-03-07 | 2004-06-29 | Cisco Technology, Inc. | Method and apparatus for pipeline sorting of ordered streams of data items |
| US7336667B2 (en) * | 2002-11-21 | 2008-02-26 | International Business Machines Corporation | Apparatus, method and program product to generate and use CRC in communications network |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4551833A (en) * | 1983-08-10 | 1985-11-05 | At&T Bell Laboratories | Distributed monitoring of packet transmission delay |
| US4899335A (en) * | 1988-12-21 | 1990-02-06 | American Telephone And Telegraph Company, At&T Bell Laboratories | Self routing packet switching network architecture |
| DE68920748T2 (de) * | 1989-08-09 | 1995-06-29 | Alcatel Nv | Sequentielle rückordnung für einen vermittlungsknoten. |
| US4991171A (en) * | 1989-09-26 | 1991-02-05 | At&T Bell Laboratories | Broadcast packet switch network |
| IT1237302B (it) * | 1989-11-30 | 1993-05-27 | Vinicio Vercellone | Elemento base per la rete di connessione di un nodo di commutazione veloce di cella. |
| US5260935A (en) * | 1991-03-01 | 1993-11-09 | Washington University | Data packet resequencer for a high speed data switch |
| US5274642A (en) * | 1992-06-05 | 1993-12-28 | Indra Widjaja | Output buffered packet switch with a flexible buffer management scheme |
-
1993
- 1993-02-23 JP JP3366393A patent/JPH0775353B2/ja not_active Expired - Fee Related
-
1994
- 1994-02-18 US US08/198,266 patent/US5402417A/en not_active Expired - Lifetime
- 1994-02-22 CA CA002116308A patent/CA2116308C/en not_active Expired - Fee Related
- 1994-02-23 DE DE69430828T patent/DE69430828T2/de not_active Expired - Fee Related
- 1994-02-23 EP EP94301268A patent/EP0613273B1/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7136391B1 (en) | 1998-08-21 | 2006-11-14 | Nippon Telegraph And Telephone Corporation | ATM switch |
| US7292576B2 (en) | 1998-08-21 | 2007-11-06 | Nippon Telegraph And Telephone Corporation | ATM switch having output buffers |
| US7339935B2 (en) | 1998-08-21 | 2008-03-04 | Nippon Telegraph And Telephone Corporation | ATM switch for distributing cells to avoid blocking in the ATM switch |
| US7474664B2 (en) | 1998-08-21 | 2009-01-06 | Nippon Telegraph And Telephone Corporation | ATM switch for ensuring cell sequence |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2116308C (en) | 1999-10-12 |
| CA2116308A1 (en) | 1994-08-24 |
| EP0613273B1 (en) | 2002-06-19 |
| EP0613273A2 (en) | 1994-08-31 |
| EP0613273A3 (en) | 1996-08-07 |
| JPH0775353B2 (ja) | 1995-08-09 |
| US5402417A (en) | 1995-03-28 |
| DE69430828D1 (de) | 2002-07-25 |
| DE69430828T2 (de) | 2002-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9817773B2 (en) | System and method for preserving order of data processed by processing engines | |
| US6735219B1 (en) | Packet-processing apparatus and packet switch adapter for the processing of variable-length packets and a method thereof | |
| US4569041A (en) | Integrated circuit/packet switching system | |
| CA1268843A (en) | Batcher-banyan packet switch with output conflict resolution scheme | |
| US5291482A (en) | High bandwidth packet switch | |
| JPH06252948A (ja) | パケット交換方式 | |
| JPH07202942A (ja) | パケット交換機 | |
| JPH08288965A (ja) | スイッチングシステム | |
| US5398235A (en) | Cell exchanging apparatus | |
| EP0866632A2 (en) | Line multiplexing system | |
| JP2629568B2 (ja) | Ａｔｍセル交換方式 | |
| EP0282198A2 (en) | Communications system and components and methods for use therein | |
| JP3053094B2 (ja) | ディジタル信号の統計的多重化方法 | |
| CA2148996A1 (en) | Method and circuit arrangement for disturbance-free redirection of a message cell stream onto an alternate route | |
| US7027440B2 (en) | Router having a function to prevent a packet sequence inversion | |
| AU719413B2 (en) | Logical multicast from a switch configured for spatial multicast | |
| US6381247B1 (en) | Service independent switch interface | |
| JPS63209247A (ja) | パケツト交換方式 | |
| CA2090101C (en) | Cell exchanging apparatus | |
| JP2000124949A (ja) | パケットスイッチ | |
| CA1279719C (en) | Alternate routing | |
| JP3071762B2 (ja) | Ａｔｍ装置の無瞬断拡張システム、及びａｔｍスイッチ | |
| SE507754C2 (sv) | Metod och anordning för nätverkskonfiguration vid hög belasning | |
| JPH0750671A (ja) | グループアドレス処理方式 | |
| JPH04179339A (ja) | 交換機の優先制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070809 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |