JPH1032581A

JPH1032581A - Ａｔｍセルスイッチ

Info

Publication number: JPH1032581A
Application number: JP18624096A
Authority: JP
Inventors: Akito Fukui; 章人福井
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1996-07-16
Filing date: 1996-07-16
Publication date: 1998-02-03

Abstract

(57)【要約】【課題】共有バッファアドレスの管理に使用する集合
アドレスキューのハードウェア規模を小さくする。【解決手段】セルを格納した共有バッファアドレスを
宛先出線毎に格納する集合アドレスキュー11のほかに、
同報セルを格納した共有バッファアドレスを一時的に格
納する同報アドレスキュー10を設ける。共有バッファ制
御部４において、同報セルの共有バッファアドレスを一
旦同報アドレスキュー10に格納する。セルを格納した共
有バッファアドレスの集合アドレスキュー11への書き込
みが行われていないとき、同報セルの共有バッファアド
レスを同報アドレスキュー10から読み出し同報する複数
の宛先出線に対応したアドレスキューに順に格納する。
集合アドレスキュー11のリスト構造により単一メモリを
使用する構成で、集合アドレスキュー11のハードウェア
規模を小さくする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の入出力線を
有し、入線から入力されたセルを所定の出線に転送する
共有バッファ方式のＡＴＭセルスイッチにおいて、入線
から入力されたセルを複数の出線にコピーして転送する
同報機能を備えた共有バッファ方式のＡＴＭセルスイッ
チに関するものである。

【０００２】

【従来の技術】従来の、ｎ本の入出力線を有し、ｎ本の
入線から入力されたセルを、所定の出線に転送する共有
バッファ方式のＡＴＭセルスイッチにおいて、特に、入
線から入力されたセルを複数の出線にコピーして転送す
る同報機能を備えた共有バッファ方式のＡＴＭセルスイ
ッチとしては、特開平６―132468号公報に記載されたも
のが知られている。

【０００３】図４は、従来の同報機能を備えた共有バッ
ファ方式のＡＴＭセルスイッチの構成を示すブロック図
である。図４において、１は入線100−１〜100−ｎから
入力されたセルを時分割多重するセル多重部、２はセル
多重部１からのセルを格納する共有バッファ、３は共有
バッファ２から出力されたセルを出線200−１〜200−ｎ
に分離するセル分離部、４は、セル多重部１から出力さ
れるセルヘッダから宛先出線を解析してセルの共有バッ
ファ２への書き込み、および共有バッファ２からの読み
出しを制御する共有バッファ制御部、５は同報するセル
(以下、同報セルという)の宛先出線情報を保持する同報
テーブル、６は同報セルを格納した共有バッファアドレ
スと同報セルの転送回数を保持する同報アドレス解放テ
ーブル、７は、セルを格納した共有バッファアドレスを
宛先出線毎に先入れ先出しにより格納し、宛先出線に対
応するｎ個のアドレスキュー７−１〜７−ｎで構成され
る集合アドレスキュー、８はセルを格納していない共有
バッファ２のアドレスを格納する共有バッファ空きアド
レスキューである。

【０００４】以下、従来の同報機能を備えた共有バッフ
ァ方式のＡＴＭセルスイッチの動作について説明する。
入線100−１〜100−ｎから入力されたセルは、セル多重
部１において時分割多重され共有バッファ２に出力され
る。このとき、共有バッファ制御部４は共有バッファ空
きアドレスキュー８から空きの共有バッファアドレスを
取り出してセルの書き込みアドレスとして共有バッファ
２へ出力する。同時にセルヘッダから宛先出線(例え
ば、宛先ｉ番目)を解析して、通常のセルである場合に
は、共有バッファアドレスを宛先出線ｉに対応するアド
レスキュー７−ｉ(１＜ｉ＜ｎ)に格納する。共有バッフ
ァ２はセル多重部１から出力されたセルを、共有バッフ
ァ制御部４から出力される共有バッファアドレスの示す
位置に格納する。

【０００５】また、共有バッファ制御部４は、解析した
セルヘッダが同報セルのヘッダである場合、共有バッフ
ァ空きアドレスキュー８から共有バッファの空きアドレ
スを取り出して、セルの共有バッファアドレスとして共
有バッファ２に出力し、同時に、同報セルの宛先出線情
報を保持する同報テーブル５を参照して同報する宛先出
線を識別し、同報セルの複数の宛先出線に対応するアド
レスキュー７−１〜７−ｎに共有バッファアドレスを同
時に格納する。さらに、共有バッファアドレスと同報セ
ルの転送回数を同報アドレス解放テーブル６に書き込
む。

【０００６】次に、共有バッファ制御部４は、各出線に
対応するアドレスキュー７−１〜７−ｎから出線順に共
有バッファアドレスを順次取り出して、読み出しアドレ
スとして共有バッファ２に出力する。共有バッファアド
レスに通常のセルを格納している場合、共有バッファ制
御部４は、共有バッファアドレスを共有バッファ空きア
ドレスキュー８に戻す。さらに共有バッファアドレスに
同報セルを格納している場合、共有バッファ制御部４
は、同報アドレス解放テーブル６から、共有バッファア
ドレスと同報セルの転送回数を読み取り、同報セルの転
送回数を１回分減算する。減算した転送回数が０となっ
た場合、その共有バッファアドレスを共有バッファ空き
アドレスキュー８に戻し、０以外の場合は、減算した転
送回数を同報アドレス解放テーブル６の転送回数フィー
ルドに書き込む。

【０００７】共有バッファ２からは、共有バッファアド
レスの示す位置に格納されているセルが出力され、セル
分離部３において出線200−１〜200−ｎに分離されて出
力される。

【０００８】このように、前記従来の同報機能を備える
共有バッファ方式のＡＴＭセルスイッチでは、同報セル
を格納したアドレスを同報する出線200−１〜200−ｎに
対応する複数のアドレスキュー７−１〜７−ｎに書き込
み、これらの集合アドレスキュー７から順次アドレスを
取り出して、共有バッファアドレスとして共有バッファ
２に出力し、共有バッファ２に格納した同報セルを複数
の出線200に出力することにより同報を実現できる。

【０００９】

【発明が解決しようとする課題】しかしながら、このよ
うな構成の同報機能を有する共有バッファ方式のＡＴＭ
セルスイッチにおいては、同報セルが入力された場合、
同報セルが格納されている共有バッファアドレスを同報
する宛先出線に対応する複数のアドレスキューに同時に
書き込むため、各アドレスキューはそれぞれ入出力ポー
トを有するメモリである必要があり、集合アドレスキュ
ーのハードウェア規模が増大するという問題があった。

【００１０】本発明は、前記従来技術の問題を解決する
ものであり、セルを格納した共有バッファアドレスを格
納する集合アドレスキューと、さらに、同報セルを格納
した共有バッファアドレスを一時的に格納する同報アド
レスキューを単一のメモリで実現し、ハードウェア規模
の小さい優れた同報機能を備える共有バッファ方式のＡ
ＴＭセルスイッチを提供することを目的とする。

【００１１】

【課題を解決するための手段】この目的を達成するため
に、本発明に係るＡＴＭセルスイッチは、各入線から入
力されたセルを時分割多重するセル多重手段と、セル多
重手段からのセルを格納する共有バッファと、共有バッ
ファから出力されたセルを出線に分離するセル分離手段
と、セルの共有バッファへの書き込み、および共有バッ
ファからの読み出しの制御をする共有バッファ制御手段
と、セルを格納した共有バッファのアドレスをセルの宛
先出線毎に先入れ先出しにより格納するアドレスキュー
と、セルを格納していない共有バッファのアドレスを先
入れ先出しにより格納する共有バッファ空きアドレスキ
ューと、同報セルを格納した共有バッファアドレスを一
時的に格納する同報アドレスキューとを備えるように構
成したものである。

【００１２】前記構成によれば、同報アドレスキューに
同報セルを格納した共有バッファのアドレスを一時的に
格納し、セルを格納した共有バッファのアドレスをアド
レスキューへ書き込んでいないときを利用して、同報ア
ドレスキューに格納した同報セルの共有バッファアドレ
スをアドレスキューに順に書き込むようにしたものであ
り、アドレスキューを１つの単一メモリを使用して構成
することが可能となり、アドレスキューのハードウェア
規模を小さくすることができる。

【００１３】また、アドレスキューと同報アドレスキュ
ーを１つの単一のメモリで構成することによりさらにハ
ードウェア規模を小さくできる。

【００１４】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１は本発明の実施の形態
１における同報機能を備える共有バッファ方式のＡＴＭ
セルスイッチの構成を示したブロック図である。ここ
で、前記従来例を示す図４で説明した構成要件と対応す
るものには同一の符号を付し、また以下の各図において
も同様とする。図１において、１はセル多重部、２は共
有バッファ、３はセル分離部、４は共有バッファ制御
部、５は同報テーブル、６は同報アドレス解放テーブ
ル、８は共有バッファ空きアドレスキュー、10は同報セ
ルを格納した共有バッファアドレスを一時的に格納する
メモリである同報アドレスキュー、11は、セルを格納し
た共有バッファアドレスを宛先出線毎に先入れ先出しに
より格納するメモリであり、リスト構造により１つの単
一のメモリを利用して出線に対応するｎ個のアドレスキ
ューを構成する集合アドレスキュー、100は１〜ｎ本の
入線、200は１〜ｎ本の出線である。

【００１５】さらに集合アドレスキュー11は、共有バッ
ファアドレスを保持する共有バッファアドレス部12aと
リスト構造情報を保持するアドレスポインタ部12bから
なるアドレスキュー用メモリ12と、ｎ本の出線に対応す
るアドレスキューを構成するための先頭レジスタ13−１
〜13−ｎと、末尾レジスタ14−１〜14−ｎ、およびアド
レスキュー用メモリ12の共有バッファアドレスを格納す
る空きアドレスを保持する空きアドレスキュー15とによ
り構成される。

【００１６】また、図２は本実施の形態１におけるセル
がＡ〜Ｄの部分に４分割して入出力される場合の信号例
を示すタイミング図である。図２において、(ａ)はセル
多重部の出力、(ｂ)は共有バッファ空きアドレスキュー
の出力、(ｃ)は同報アドレスキューの入力、(ｄ)は集合
アドレスキューの入力、(ｅ)は集合アドレスキューの出
力、(ｆ)は共有バッファの出力である。

【００１７】以上のように構成された同報機能を備えた
共有バッファ方式のＡＴＭセルスイッチについて、その
動作を説明する。

【００１８】入線100−１〜100−ｎから入力されたセル
は、セル多重部１において時分割多重され共有バッファ
２に出力される(図２のセル多重部１の出力(ａ)参照)。
共有バッファ制御部４は、共有バッファ空きアドレスキ
ュー８から空いている共有バッファアドレス(この例で
は、＃１，＃２，＃３，＃４)を取り出して、各セルご
との書き込み用のアドレスとして共有バッファ２に出力
する(図２の共有バッファ空きアドレスキュー８の出力
(ｂ)参照)。同時に、セルヘッダから宛先出線を解析し
て、通常のセルである場合、共有バッファアドレス(こ
の例では、＃１，＃２，＃４)を集合アドレスキュー11
の宛先出線に対応するアドレスキューに格納する(図２
の集合アドレスキュー11の入力(ｄ)参照)。共有バッフ
ァ２は、セル多重部１から出力されたセルを、共有バッ
ファ制御部４から出力される書き込み用のアドレス(共
有バッファアドレス＃１，＃２，＃３，＃４)の示す位
置に格納する。

【００１９】また、共有バッファ制御部４は、解析した
セルヘッダが同報セルのヘッダである場合、共有バッフ
ァアドレス(この例では、＃３)を一時的に同報アドレス
キュー10に格納する(図２の同報アドレスキュー10の入
力(ｃ)参照)。そして、通常のセルを格納した共有バッ
ファアドレスを集合アドレスキュー11に書き込んでいな
い時間(図２に示す空き時間)を利用して、同報アドレス
キュー10に格納している同報セルを格納した共有バッフ
ァアドレスを取り出し、同報セルの宛先出線情報を保持
する同報テーブル５を参照して同報する宛先出線を識別
し、複数の各宛先出線に対応するアドレスキューに順に
格納する(図２の集合アドレスキュー11の入力(ｄ)参
照)。同時に、共有バッファアドレスと同報セルの転送
回数を同報アドレス解放テーブル６に書き込む。

【００２０】次に、共有バッファ制御部４は、集合アド
レスキュー11から出線順に共有バッファアドレスを順次
取り出して、読み出し用のアドレスとして共有バッファ
に出力する(図２の集合アドレスキュー11の出力(ｅ)参
照)。読み出したアドレスに通常のセルを格納している
場合、共有バッファ制御部４は、読み出しアドレスを共
有バッファ空きアドレスキュー８に戻す。読み出しアド
レスに同報セルを格納している場合、共有バッファ制御
部４は、同報アドレス解放テーブル６から、読み出しア
ドレスと同報セルの転送回数を読み取り、同報セルの転
送回数を１回分減算する。減算した転送回数が０となっ
た場合、読み出しアドレスを共有バッファ空きアドレス
キュー８に戻し、０以外の場合は、減算した転送回数
を、同報アドレス解放テーブル６の転送回数フィールド
に書き込む。

【００２１】共有バッファ２からは、読み出しアドレス
の示す位置に格納されているセルが出力され(図２の共
有バッファ２の出力(ｆ)参照)、セル分離部３において
出線200−１〜200−ｎに分離されて出力される。

【００２２】次に、集合アドレスキュー11の動作を説明
する。まず、集合アドレスキュー11が初期化の後は、ｎ
個の先頭レジスタ13−１〜13−ｎにアドレスキュー用メ
モリ12のアドレスポインタ部12bのアドレスを設定し、
さらにｎ個の先頭レジスタ13−１〜13−ｎに設定した同
じアドレスを、ｎ個の末尾レジスタ14−１〜14−ｎにも
コピーされている。

【００２３】いま、集合アドレスキュー11のｉ番目のア
ドレスキューに共有バッファアドレスを格納する場合、
まず、空きアドレスキュー15から空きアドレスが読み出
される。アドレスキュー用メモリ12の共有バッファアド
レス部12aにアドレスポインタ部12bのｉ番目の末尾レジ
スタ14−ｉ内の示すアドレスに共有バッファアドレスを
格納し、さらにアドレスポインタ部12bのｉ番目の末尾
レジスタ14−ｉ内の示すアドレスに前記空きアドレスを
格納する。その後、前記空きアドレスをｉ番目の末尾レ
ジスタ14−ｉに格納する。

【００２４】ｊ番目のアドレスキューに共有バッファア
ドレスを格納する場合においても同様に、空きアドレス
キュー15から空きアドレスを読み出し、共有バッファア
ドレス部12aにアドレスポインタ部12bのｊ番目の末尾レ
ジスタ14−ｊ内の示すアドレスへ共有バッファアドレス
を、さらにアドレスポインタ部12bのｊ番目の末尾レジ
スタ14−ｊ内のアドレスへ空きアドレスを格納し、その
後、空きアドレスをｊ番目の末尾レジスタ14−ｊに格納
する。

【００２５】また、同報アドレスキュー10に一時的に格
納された同報セルの共有バッファアドレスは、例えば、
ｅ，ｆ，ｇの出線200に同報される場合、空きアドレス
キュー15から空きアドレスを読み出し、ｅ番目の末尾レ
ジスタ14−ｅの示す共有バッファアドレス部12aに共有
バッファアドレスを、ｅ番目の末尾レジスタ14−ｅの示
すアドレスポインタ部12bのアドレスに空きアドレスを
格納し、さらにｅ番目の末尾レジスタ14−ｅに空きアド
レスを格納する。同様にｆ，ｇにおいても、それぞれ空
きレジスタを読み出し、ｆ，ｇ番目の末尾レジスタ14−
ｆ，ｇの示す共有バッファアドレス部12aに前記共有バ
ッファアドレスを、ｆ，ｇ番目の末尾レジスタ14−ｆ，
ｇの示すアドレスポインタ部12bの各アドレスに各空き
アドレスを、さらに末尾レジスタ14−ｆ，ｇに各空きア
ドレスを格納する。

【００２６】次に、集合アドレスキュー11のｉ番目のア
ドレスキューから共有バッファアドレスを読み出す場合
は、まず、ｉ番目の先頭レジスタ13−ｉの示すアドレス
の共有バッファアドレス部12aに保持された共有バッフ
ァアドレスを読み出して集合アドレスキュー11から共有
バッファ制御部４へ出力する。同時に、ｉ番目の先頭レ
ジスタ13−ｉの示すアドレスのアドレスポインタ部12ｂ
の空きアドレスを読み出し、ｉ番目の先頭レジスタ13−
ｉのアドレスを空いたアドレスとして空きアドレスキュ
ー15に戻し、その後、読み出した空きアドレスをｉ番目
の先頭レジスタ13−ｉに格納する。

【００２７】ｊ番目のアドレスキューから共有バッファ
アドレスを読み出す場合も同様に、ｊ番目の先頭レジス
タ13−ｊの示すアドレスから空きアドレスを求め、その
空きアドレスの示す共有バッファアドレスを出力し、ｊ
番目の先頭レジスタ13−ｊのアドレスを空きのアドレス
として空きアドレスキュー15に戻した後、さらに空きア
ドレスをｊ番目の先頭レジスタ13−ｊに格納する。

【００２８】このように、リスト構造によりアドレスキ
ューは、１つの単一メモリを利用してｎ個のアドレスキ
ューの集合アドレスキュー11を実現する。

【００２９】以上のように本発明の実施の形態１によれ
ば、同報セルを格納した共有バッファアドレスを一時的
に保持する同報アドレスキュー10を設け、共有バッファ
制御部４において、同報セルを格納した共有バッファア
ドレスを一旦同報アドレスキュー10に格納し、通常セル
を格納した共有バッファアドレスを集合アドレスキュー
11に書き込んでいない時間を利用して、同報セルを格納
した共有バッファアドレスを同報する宛先出線に対応す
るアドレスキューに順に格納することにより、集合アド
レスキュー11を１つの単一メモリで構成することが可能
となり、集合アドレスキュー11のハードウェア規模を小
さくすることができる。

【００３０】次に、図３は本発明の実施の形態２におけ
るＡＴＭセルスイッチの構成を示すブロック図である。
図３において、１はセル多重部、２は共有バッファ、３
はセル分離部、４は共有バッファ制御部、５は同報テー
ブル、６は同報アドレス解放テーブル、８は共有バッフ
ァ空きアドレスキュー、16は、セルを格納した共有バッ
ファアドレスを宛先出線毎に先入れ先出しにより格納す
るメモリであり、リスト構造により１つの単一メモリを
使用して、ｎ＋１個のアドレスキューで構成され、その
内の１個のアドレスキューを同報アドレスキューとして
使用し、残りのｎ個のアドレスキューをｎ本の出線に対
応するアドレスキューとして構成する集合アドレスキュ
ー、100は入線、200は出線である。

【００３１】さらに集合アドレスキュー16は、共有バッ
ファアドレスを保持する共有バッファアドレス部17aと
リスト構造情報を保持するアドレスポインタ部17bから
なるアドレスキュー用メモリ17と、ｎ本の出線に対応す
るアドレスキューを構成するための先頭レジスタ18−１
〜18−ｎと、末尾レジスタ19−１〜19−ｎ、およびアド
レスキュー用メモリ17の共有バッファアドレスを格納す
る空きアドレスを保持する空きアドレスキュー20、並び
に同報アドレスキューを構成するための先頭レジスタ21
と末尾レジスタ22とにより構成される。

【００３２】本実施の形態２は、前記実施の形態１を示
す図１で説明した同報アドレスキュー10に代えて、集合
アドレスキュー16内に先頭レジスタ21と末尾レジスタ22
を設けて構成したものである。本実施の形態２におい
て、同報セルが検出された場合、前記実施の形態１と同
様に共有バッファアドレスに対して、集合アドレスキュ
ー16は、空きアドレスキュー20から空きアドレスを読み
出し、末尾レジスタ22が示すアドレスに同報セルの共有
バッファアドレスを格納し、さらにアドレスポインタ部
17bの末尾レジスタ22が示すアドレスに前記空きアドレ
スを、さらに末尾レジスタ22に前記空きアドレスを格納
する。また、各アドレスキューへの共有バッファアドレ
スの格納の動作は前記実施の形態１と同様である。

【００３３】次に、各セルの共有バッファアドレスを集
合アドレスキュー16に書き込んでいないときに行われる
同報セルの共有バッファアドレスの書き込みの動作は、
先頭レジスタ21の示すアドレスポインタ部17bのアドレ
スから空きアドレスを読み込み、その空きアドレスが示
す共有バッファアドレス部17aから同報セルの共有バッ
ファアドレスを読み出し、同報テーブル５を参照して同
報する宛先出線を識別して、共有バッファ制御部４によ
り前記共有バッファアドレスを集合アドレスキュー16の
各宛先出線に対応するアドレスキューに書き込みが行わ
れる。

【００３４】さらに、集合アドレスキュー16からの共有
バッファアドレスの読み出しは前記実施の形態１と同様
の動作のため、その説明は省略する。

【００３５】以上のように本実施の形態２によれば、前
記実施の形態１における同報アドレスキュー10と集合ア
ドレスキュー11を、リスト構造により１つの単一のメモ
リを使用して構成したものであり、ハードウェア規模を
小さくすることができる。

【００３６】

【発明の効果】以上説明したように、本発明によれば、
同報セルを格納した共有バッファアドレスを一時的に保
持する同報アドレスキューを設け、共有バッファ制御手
段において、同報セルを格納した共有バッファアドレス
を一時的に同報アドレスキューに格納し、通常セルを格
納した共有バッファアドレスを集合アドレスキューに書
き込んでいない時間を利用して、同報セルを格納した共
有バッファアドレスを同報する宛先出線に対応するアド
レスキューに順に格納することにより、集合アドレスキ
ューを１つの単一メモリにより構成することができ、集
合アドレスキューのハードウェア規模を小さくすること
ができる。

【００３７】また、同報アドレスキューと集合アドレス
キューを、リスト構造により１つの単一のメモリを使用
して構成することにより、さらにハードウェア規模を小
さくすることができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施の形態１における同報機能を備え
る共有バッファ方式のＡＴＭセルスイッチの構成を示し
たブロック図である。

【図２】本発明の実施の形態１におけるセルがＡ〜Ｄの
部分に４分割して入出力される場合の信号例を示すタイ
ミング図である。

【図３】本発明の実施の形態２におけるＡＴＭセルスイ
ッチの構成を示すブロック図である。

【図４】従来の同報機能を備えた共有バッファ方式のＡ
ＴＭセルスイッチの構成を示すブロック図である。

【符号の説明】

１…セル多重部、２…共有バッファ、３…セル分離
部、４…共有バッファ制御部、５…同報テーブル、
６…同報アドレス解放テーブル、７，11，16…集合
アドレスキュー、８…共有バッファ空きアドレスキュ
ー、 10…同報アドレスキュー、 12，17…アドレスキ
ュー用メモリ、 12a，17a…共有バッファアドレス部、
12b，17b…アドレスポインタ部、 13，18，21…先頭
レジスタ、14，19，22…末尾レジスタ、 15，20…空き
アドレスキュー。

Claims

【特許請求の範囲】

【請求項１】各入線から入力されたセルを時分割多重
するセル多重手段と、該セル多重手段からのセルを格納
する共有バッファと、該共有バッファから出力されたセ
ルを各出線に分離するセル分離手段と、セルの前記共有
バッファへの書き込み、および前記共有バッファからの
読み出しの制御をする共有バッファ制御手段と、セルを
格納した前記共有バッファアドレスをセルの宛先出線毎
に先入れ先出しにより格納するアドレスキューと、セル
を格納していない前記共有バッファアドレスを格納する
共有バッファ空きアドレスキューと、同報するセルを格
納した前記共有バッファアドレスを一時的に格納する同
報アドレスキューとを備え、セルを格納した前記共有バ
ッファアドレスを前記アドレスキューに書き込んでいな
いとき、前記同報アドレスキューに格納された同報する
セルを格納した前記共有バッファアドレスを取り出し、
前記アドレスキューに順次書き込むことを特徴とするＡ
ＴＭセルスイッチ。
【請求項２】前記アドレスキューと前記同報アドレス
キューが単一のメモリで構成されることを特徴とする請
求項１記載のＡＴＭセルスイッチ。