JPH08149137A - Ｓｔｍ−ａｔｍ変換装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、同期転送モード（ＳＴＭ）のデータ
を非同期転送モードＡＴＭ）のデータへ変換するＳＴＭ
−ＡＴＭ変換装置に関し、コストの低減と、装置規模の
小型化を図ることを目的とする。 【構成】同期転送モードのデータを伝送するＳＴＭ側ハ
イウェイを接続する入力部と、非同期転送モードのデー
タを伝送するＡＴＭ側ハイウェイを接続する出力部とを
融資、個々の入力部と複数の出力部との間を固定パスで
接続した結線部を備えると共に、前記入力部毎に入力さ
れるデータを複数の固定パスへ分配するデータ分配手段
と、固定パスを複数収容する出力部に送信されてくるデ
ータを時分割多重化してＡＴＭ側ハイウェイへ出力する
多重化手段とを備えたＳＴＭ−ＡＴＭ変換装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＳＴＭ網とＡＴＭ網と
を含む通信網において、ＳＴＭ信号をＡＴＭ信号へ変換
すると共にＡＴＭ信号をＳＴＭ信号へ変換するＳＴＭ−
ＡＴＭ変換装置に関する。

【０００２】

【従来の技術】最近では、情報量の増加に伴い、多種多
様の情報を高速且つ効率的に送受信することのできる通
信網が要求されている。

【０００３】このような要求を満たすべく次世代の通信
網として、広帯域ＩＳＤＮ（Broadband-Integrated Ser
vice Digital Netework）の開発が進められている。特
に、広帯域ＩＳＤＮの基幹技術として、セルと呼ばれる
固定長のパケットを非同期に送受信するＡＴＭ網（Ansy
nchronous Transfer Mode;非同期転送モード）の国際標
準化が進められている。このＡＴＭ網によれば、広帯域
のデジタル通信を行える。

【０００４】ＡＴＭ網の実用化においては、ＳＴＭ（Sy
nchronous Transfer Mode;同期転送モード）網とＡＴＭ
網との並存が予想され、ＳＴＭ形式のデータとＡＴＭ形
式のデータとを相互に変換するＳＴＭ／ＡＴＭ変換装置
が必要となる。

【０００５】ＡＴＭセルは、データを格納するペイロー
ド部と、データの属性を示す情報を格納するヘッダ部と
から構成されている。ＳＴＭデータをＡＴＭデータに分
割する場合には、ＳＴＭデータを一定長のデータに分割
し、この分割データをペイロード部へ収容する。そし
て、各ペイロード部に、データの宛先情報等を含むヘッ
ダを付加し、ＡＴＭセルを生成する。このように、ＳＴ
ＭデータをＡＴＭデータに変換した場合に、ＡＴＭデー
タのデータ量は、ＳＴＭデータに比べて大きくなる。従
ってＡＴＭ側のインターフェース（ＩＦ）のデータ収容
量は、ＳＴＭ側のインターフェース（ＩＦ）に比べて大
きくする必要がある。もし、ＡＴＭ側のインターフェー
スとＳＴＭ側のインターフェースのデータ収容量を同一
にすると、ＳＴＭ／ＡＴＭ変換装置は、一度に全てのＳ
ＴＭデータをＡＴＭセル化することができず、データの
輻輳及び遅延を生じるという問題がある。この問題を解
決するために、ＡＴＭ側のインターフェースのデータ収
容量を、ＳＴＭ側より大きくとる必要がある。例えば、
ＳＴＭ側インターフェースに１５０Mb/sのハイウェイを
３本収容した場合には、ＡＴＭ側インターフェースに
は、１５０Mb/sのハイウェイを４本収容する。このと
き、ＳＴＭ／ＡＴＭ変換装置には、ＳＴＭ側の各ハイウ
ェイから入力したデータをＡＴＭ側のハイウェイへ振り
分ける結線部を備えるようにしている。従来、結線部を
実現する手段として、時間スイッチあるいは空間スイッ
チを用いている。

【０００６】ところで、時間スイッチを用いた場合に
は、入ハイウェイのタイムスロット、及び出ハイウェイ
のタイムスロットを格納する高速なメモリが必要とな
り、コストがかかるという問題がある。

【０００７】また、空間スイッチを用いた場合には、ス
イッチ回路の規模が大きくなるという問題がある。

【０００８】

【発明が解決しようとする課題】そこで、本発明は、前
記問題点に鑑みてなされたものであり、時間スイッチ及
び空間スイッチを用いずに結線部を実現する技術を提供
し、ＳＴＭ／ＡＴＭ変換装置にかかるコストの低減と、
装置規模の小型化を図ることを課題とする。

【０００９】

【課題を解決するための手段】本発明は、前記課題を解
決するために以下のようにした。これを図１の原理図に
基づいて説明する。

【００１０】本発明のＳＴＭ−ＡＴＭ変換装置は、結線
部１、データ分配手段２、多重化手段３を備えている。
結線部１は、同期転送モードのデータを伝送するＳＴＭ
側ハイウェイを接続する入力部５と、非同期転送モード
のデータを伝送するＡＴＭ側ハイウェイを接続する出力
部６とを有し、個々の入力部５と複数の出力部６との間
を固定パスで接続し、スイッチング処理を行わないよう
にしている。その代わり、セル／デセル化部（ＣＬＡ
Ｄ）において同期転送モードのデータを非同期転送モー
ドのデータに変換する際に、所望の宛先（VPI/VCI）を
付加し、この情報を制御系を介してＡＴＭ網内のクロス
コネクト装置へ伝える。そして、クロスコネクト装置が
その情報を参照してスイッチングを行うようにしている
（図１６参照）。

【００１１】データ分配手段２は、入力部５毎に設置さ
れ、ＳＴＭ側ハイウェイから入力されるデータを各固定
パスへ分配する機能を有している。多重化手段３は、固
定パスを複数収容する出力部６に設置するものとする。
そして、多重化手段３は、複数の固定パスから送信され
てくるデータを時分割多重化して単一のＡＴＭ側ハイウ
ェイへ出力する機能を有している。

【００１２】上記のデータ分配手段２は、例えば、メモ
リ２ａと書込制御部２ｂと読出制御部２ｃと方路選択信
号発生部２ｄとを備えるようにしてもよい。書込制御部
２ｂは、ＡＴＭ側ハイウェイから入力されるデータを順
次メモリ２ａへ書き込む機能を有している。

【００１３】方路選択信号２ｄは、書込制御部２ｂの書
込タイミングと同期した信号であり、メモリ２ａに書き
込まれた個々のデータの出力先を特定する信号である。
例えば、ＡＴＭ側ハイウェイから入力したデータを二本
の固定パスへ出力する場合には、方路選択信号は”１”
と”０”とから構成される２値信号とし、読出制御部２
ｃは方路選択信号”０”が発生した時点に書き込まれた
データを一方の固定パスへ出力する。また、読出制御部
２ｃは、方路選択信号”１”が発生した時点に書き込ま
れたデータを他方の固定パスへ出力する。

【００１４】また、結線部１の各入力部５に、複写手段
２ｅを備えるようにしてもよい。この複写手段２ｅは、
ＡＴＭ側ハイウェイから入力されるデータを複写し、各
固定パス上へ送信する機能を有している。すなわち、複
写手段２ｅは、複数の固定パスへ同一のデータを送信す
る。この場合、単一の固定パスを収容する出力部６には
信号選択手段４を設け、複数の固定パスを収容する出力
部６には多重化手段３を設けるようにする。

【００１５】上記信号選択手段４は、固定パスから入力
したデータのうち、ＡＴＭ側ハイウェイへ出力すべきデ
ータのみを抽出する機能を有している。多重化手段３
は、前述の多重化手段３と同様の機能を有するものとす
る。

【００１６】さらに、結線部１の入力部５を全ての出力
部６と接続するようにしてもよい。この場合、各入力部
５には、ＡＴＭ側ハイウェイから入力したデータをその
まま固定パスへ出力する複写手段２ｅを設ける。そし
て、各出力部６には、複数の固定パスから送信されてく
るデータを時分割多重化する多重化手段３を設けるよう
にする。

【００１７】

【作用】本発明のＳＴＭ−ＡＴＭ変換装置は、ＳＴＭ側
ハイウェイからデータを入力した際に、データ分配手段
２の書込制御部２ｂがこれらのデータをメモリ２ａへ書
き込んでいく。

【００１８】そして、読出制御手段２ｃは、方路選択信
号発生部２ｄが出力する方路選択信号に従って、メモリ
２ａに書き込まれた信号を読み出し、任意の固定パス上
へ出力する。これにより、入力データを所望のＡＴＭ側
ハイウェイへ出力することができる。

【００１９】また、固定パスを複数収容する出力部６で
は、多重化手段３が、複数の固定パスから送信されてく
る信号群を時分割多重化してＡＴＭ側ハイウェイへ出力
する。 これにより、本発明のＳＴＭ−ＡＴＭ変換装置
は、結線部１を固定パスで構成することにより、装置規
模の小型化及びコストの低減を図ることが出来ると共
に、時間スイッチあるいは空間スイッチを用いた装置と
同様の機能を実現することが出来る。

【００２０】

【実施例】以下、本発明の実施例について図面に沿って
説明する。 ＜実施例１＞本実施例１におけるＳＴＭ／ＡＴＭ変換装
置の構成を図２に示す。

【００２１】本実施例のＳＴＭ／ＡＴＭ変換装置には、
ＳＴＭデータを１５０Ｍｂ／ｓの伝送速度で伝送するＳ
ＴＭ側ハイウェイ（＃１、＃２、＃３）を３本接続して
いると共に、ＡＴＭデータを１５０Ｍｂ／ｓの伝送速度
で伝送するＡＴＭ側ハイウェイ（＃Ａ、＃Ｂ、＃Ｃ、＃
Ｄ）を４本接続している。

【００２２】ＳＴＭ側ハイウェイ（＃１、＃２、＃３）
の接続部分には、ＳＴＭインターフェース７を配置して
いる。一方、ＡＴＭ側ハイウェイ（＃Ａ、＃Ｂ、＃Ｃ、
＃Ｄ）の接続部分には、ＡＴＭインターフェース９を配
置してある。

【００２３】上記ＳＴＭインターフェース７とＡＴＭイ
ンターフェース９は共に１５０Ｍｂのデータを収容する
ことができるものとする。ＳＴＭ／ＡＴＭ変換装置は、
結線部１とセル／デセル化部（ＣＬＡＤ）８とを備えて
いる。

【００２４】結線部１は、ＳＴＭ側ハイウェイ（＃１、
＃２、＃３）から入力したデータを何れのＡＴＭ側ハイ
ウェイ（＃Ａ、＃Ｂ、＃Ｃ、＃Ｄ）へ出力するかを決定
する機能を有している。

【００２５】セル／デセル化部（ＣＬＡＤ）８は、結線
部１から出力されたＳＴＭデータをＡＴＭセルへ変換す
る機能と、ＡＴＭ網から送信されてくるＡＴＭセルを分
解してＳＴＭデータを復元する機能とを有している。

【００２６】図３に本実施例１における結線部１の内部
構成を示す。本実施例１における結線部１は、ＳＴＭ側
ハイウェイ（＃１、＃２、＃３）とＡＴＭ側ハイウェイ
（＃Ａ、＃Ｂ、＃Ｃ、＃Ｄ）とを固定回線で接続してい
る。

【００２７】具体的には、ＳＴＭ側ハイウェイ（＃１）
は、ＡＴＭ側ハイウェイ（＃Ａ）とＡＴＭ側ハイウェイ
（＃Ｄ）とに接続している。ＳＴＭ側ハイウェイ（＃
２）は、ＡＴＭ側ハイウェイ（＃Ｂ）とＡＴＭ側ハイウ
ェイ（＃Ｄ）とに接続されている。

【００２８】さらに、ＳＴＭ側ハイウェイ（＃３）は、
ＡＴＭ側ハイウェイ（＃Ｃ）とＡＴＭ側ハイウェイ（＃
Ｄ）とに接続されている。そして、各ＳＴＭ側ハイウェ
イの入力部には、データ分配部２を設けてある。

【００２９】また、ＡＴＭ側ハイウェイ（＃Ｄ）への出
力部には、多重化回路３を設けてあり、ＳＴＭ側ハイウ
ェイ（＃１、＃２、＃３）は、この多重化回路３を介し
てＡＴＭ側ハイウェイ（＃Ｄ）に接続されている。

【００３０】ここで、データ分配部２の構成及び機能に
ついて図４に沿って説明する。同図は、ＳＴＭ側ハイウ
ェイ（＃１）の入力部分に設置したデータ分配部２の構
成を示す図である。

【００３１】データ分配部２は、メモリ２ａ、書込制御
部２ｂ、及び読出制御部２ｃを備えている。メモリ２ａ
は、ＳＴＭ側ハイウェイ（＃１）から入力したデータを
記憶するものである。

【００３２】書込制御部２ｂは、ＳＴＭ側ハイウェイ
（＃１）から入力したデータを、メモリ２ａへ順次書き
込む機能を有している。読出制御部２ｃは、メモリ２ａ
に書き込まれたデータを読み出し、ＡＴＭ側ハイウェイ
（＃Ａ）とＡＴＭ側ハイウェイ（＃Ｄ）とに振り分ける
機能を有している。詳細には、読出制御部２ｃは、方路
選択信号発生部２ｄを有しており、この方路選択信号発
生部２ｄは、書込制御部２ｂの書込タイミングに同期し
ており、データの出力方路を決定する方路選択信号を発
生する。方路選択信号は、例えば“０”と“１”とから
なる２値信号であり、読出制御部２ｃは、方路選択信号
が“０”のときにメモリ２ａに書き込まれたデータをＡ
ＴＭ側ハイウェイ（＃Ａ）へ読み出し、方路選択信号が
“１”のときにメモリ２ａに書き込まれたデータをＡＴ
Ｍ側ハイウェイ（＃Ｄ）へ読み出すようにしている。

【００３３】次に、多重化回路３の構成及び機能につい
て図５に沿って説明する。本実施例１における多重化回
路３は、多重化部３ａと多重化制御部３ｂとから構成さ
れている。

【００３４】多重化部３ａの入力側には、ＳＴＭ側ハイ
ウェイ（＃１）、ＳＴＭ側ハイウェイ（＃２）、及びＳ
ＴＭ側ハイウェイ（＃３）が接続されており、多重化部
３ａの出力側には、ＡＴＭ側ハイウェイ（＃Ｄ）が接続
されている。多重化部３ａは、ＳＴＭ側ハイウェイ（＃
１、＃２、＃３）から入力されるデータを時分割多重化
する機能を有している。

【００３５】多重化制御部３ｂは、多重化部３ａに対し
て個々のＳＴＭ側ハイウェイ（＃１、＃２、＃３）を識
別するイネーブル信号“＃１”、“＃２”、“＃３”を
出力する機能を有している。これにより、多重化部３ａ
は、イネーブル信号”＃１”を入力したときにはＳＴＭ
側ハイウェイ（＃１）から入力されるデータを読み込
み、イネーブル信号“＃２”を入力したときにはＳＴＭ
側ハイウェイ（＃２）から入力されるデータを読み込
み、さらにイネーブル信号”＃３”を入力したときには
ＳＴＭ側ハイウェイ（＃３）から入力されるデータを読
み込む。そして、多重化回路３は、ＳＴＭ側ハイウェイ
（＃１、＃２、＃３）から送信されてくるデータを時分
割多重化することができる。

【００３６】以下、データ分配部２と多重化回路３の動
作について説明する。図６は、ＳＴＭ側ハイウェイ（＃
１）の入力部分に設置されたデータ分配部２の動作過程
を示すシーケンス図である。

【００３７】書込制御部２ｂは、ＳＴＭ側ハイウェイ
（＃１）から伝送されてくる信号（１、２、３、４、
５、６、７、８、９、・・・）を順次メモリ２ａへ書き
込んでいく。

【００３８】そして、方路選択信号発生部２ｄは、信号
（１、２）がメモリ２ａに書き込まれている時に、方路
選択信号”１”を発生する。これに従って読出制御部２
ｃは、メモリ２ａに書き込まれた信号（１、２）を読み
出し、ＡＴＭ側ハイウェイ（＃Ａ）へ出力する。

【００３９】次に、方路選択信号発生部２ｄは、信号
（３）の書き込みが開始されると、方路選択信号”０”
を発生する。これに従って読出制御部２ｃは、メモリ２
ａに書き込まれた信号（３）を読み出し、ＡＴＭ側ハイ
ウェイ（＃Ｄ）へ出力する。以下、同様にして、入力デ
ータをＡＴＭ側ハイウェイ（＃Ａ）とＡＴＭ側ハイウェ
イ（＃Ｄ）とに振り分けることができる。

【００４０】次に、図７は、多重化回路３の信号多重化
過程を示すシーケンス図である。ＳＴＭ側ハイウェイ
（＃１）のデータ分配部２により、多重化回路３にはＳ
ＴＭ側ハイウェイ（＃１）から信号（３，６，９）が送
信されてくる。ここで、多重化制御部３ｂは、信号
（３）、信号（６）、信号（９）が送信されてきたとき
に、多重化制御部３ｂに対してイネーブル信号“＃１”
を出力する。

【００４１】まず、多重化制御部３ｂは、ＳＴＭ側ハイ
ウェイ（＃１）から信号（３）が送信されてきた時に、
イネーブル信号”＃１”を出力する。このとき、多重化
部３ａは、ＳＴＭ側ハイウェイ（＃１）から入力される
信号（３）を出力する。次に、多重化制御部３ｂは、イ
ネーブル信号”＃２”を出力する。このとき、多重化部
３ａは、ＳＴＭ側ハイウェイ（＃２）から送信されてく
る信号（２）を出力する。さらに、多重化制御部３ｂ
は、イネーブル信号”＃２”の次にイネーブル信号”＃
３”を出力する。このとき、多重化部３ａは、ＳＴＭ側
ハイウェイ（＃３）から入力される信号（１）を出力す
る。

【００４２】多重化回路３は、以上の動作を繰り返し行
うことにより、ＡＴＭ側ハイウェイ（＃Ｄ）には時分割
多重化された信号が出力される。以上、本実施例１によ
れば、結線部１を固定回線で構成することによりＳＴＭ
／ＡＴＭ変換装置の規模を小型化することが出来ると同
時に、時間スイッチあるいは空間スイッチを用いた場合
と同様の機能を実現することができる。

【００４３】＜実施例２＞本実施例２における結線部１
の構成を図８に示す。本実施例２の結線部１は、前述の
実施例１の構成に対してＡＴＭ側ハイウェイ（＃Ａ、＃
Ｂ、＃Ｃ）の出力部分に、それぞれ信号選択部４を設け
ている。さらに、データ分配部２は、複写回路２ｅから
構成するようにしている（図９参照）。本実施例２のデ
ータ分配回路は、ＳＴＭ側ハイウェイ（＃１、＃２、＃
３）から入力される信号を複写し、２本の出力方路へ出
力する機能を有している。例えば、ＳＴＭ側ハイウェイ
（＃１）上のデータ分配回路は、このＳＴＭ側ハイウェ
イ（＃１）から入力される信号（１）を複写し、ＡＴＭ
側ハイウェイ（＃Ａ）とＡＴＭ側ハイウェイ（＃Ｄ）と
に出力する。

【００４４】一方、信号選択部４は、メモリ４ａ、書込
制御部４ｂ、及び読出制御部４ｃを備えている（図１０
参照）。メモリ４ａと書込制御部４ｂの機能は、実施例
１のデータ分配部２と同様であり、説明は省略する。

【００４５】読出制御部４ｃは、メモリ４ａから読み出
すべき信号を特定するイネーブル信号の発生部（図示せ
ず）を有し、このイネーブル信号に従ってメモリ４ａの
データを読み出す機能を有している。イネーブル信号
は、例えば”０”と”１”との２値信号であり、読出制
御部４ｃは、イネーブル信号”０”が出力されたときに
メモリ４ａに書き込まれた信号のみを読み出し、ＡＴＭ
側ハイウェイ（＃Ａ）へ出力する。

【００４６】多重化回路３の構成及び機能は、前述の実
施例１と同様であり、説明は省略する。以下、実施例２
における信号選択部４の信号選択過程について図１１に
沿って説明する。

【００４７】図１１の信号選択部４は、ＡＴＭ側ハイウ
ェイ（＃Ａ）上に配置された信号選択部４であり、ＳＴ
Ｍ側ハイウェイ（＃１）上のデータ分配部２からの出力
を入力する。

【００４８】ＳＴＭ側ハイウェイ（＃１）上のデータ分
配部２は、信号（１、２、３、４、５、６、７、８、
９、・・・）を出力する。そして、信号選択部４の書込
制御部４ｂは、データ分配部２から入力される信号
（１、２、３、４、５、６、７、８、９、・・・）を順
次メモリ４ａへ書き込む。

【００４９】ここで、読出制御部４ｃのイネーブル信号
発生部は、メモリ４ａに信号（１、２）が書き込まれて
いるときには、イネーブル信号”１”を発生し、信号
（３）の書き込みが開始されるとイネーブル信号”０”
を発生する。読出制御部４ｃは、イネーブル信号”０”
が発生されると、この時点にメモリ４ａに書き込まれた
信号（３）を読み出し、ＡＴＭ側ハイウェイ（＃Ａ）へ
出力する。次に、イネーブル信号発生部は、メモリ４ａ
に信号（４、５）が書き込まれているときには、イネー
ブル信号”１”を出力する。そして、信号（６）の書き
込みが開始されるとイネーブル信号”真Ｒ”を発生す
る。このとき、読出制御部４ｃは、イネーブル信号”
０”が発生されると、この時点にメモリ４ａに書き込ま
れた信号（６）を読み出し、ＡＴＭ側ハイウェイ（＃
Ａ）へ出力する。

【００５０】多重化回路３は、前述の実施例１と同様に
ＳＴＭ側ハイウェイ（＃１、＃２、＃３）から入力され
る信号をサイクリックに読み出し、時分割多重化を行う
（図１２参照）。

【００５１】＜実施例３＞図１３に実施例３における結
線部１の構成を示す。本実施例３では、各ＳＴＭ側ハイ
ウェイ（＃１、＃２、＃３）を総てのＡＴＭ側ハイウェ
イ（＃Ａ、＃Ｂ、＃Ｃ、＃Ｄ）へ接続している。すなわ
ち、ＳＴＭ側ハイウェイ（＃１）は、データ分配部２を
介してＡＴＭ側ハイウェイ（＃Ａ）、ＡＴＭ側ハイウェ
イ（＃Ｂ）、ＡＴＭ側ハイウェイ（＃Ｃ）、及びＡＴＭ
側ハイウェイ（＃Ｄ）へ接続している。

【００５２】さらに各ＡＴＭ側ハイウェイ（＃Ａ、＃
Ｂ、＃Ｃ、＃Ｄ）上には、多重化回路３を設けてある。
上記のデータ分配部２は、ＳＴＭ側ハイウェイ（＃１、
＃２、あるいは＃３）から入力した信号を複写し、４本
のＡＴＭ側ハイウェイ（＃Ａ、＃Ｂ、＃Ｃ、＃Ｄ）へ出
力する複写回路２ｅを備えている（図１４参照）。

【００５３】また、多重化回路３の構成及び機能は、前
述の実施例１と同様である。さらに、多重化回路３の動
作過程も前述の実施例１と同様である（図１５参照）で
あり、説明は、省略する。

【００５４】

【発明の効果】本発明によれば、時間スイッチや空間ス
イッチを使用せずにＳＴＭ／ＡＴＭ変換装置を実現でき
る。これにより、ＳＴＭ／ＡＴＭ変換装置にかかるコス
トの低減と、装置規模の小型化を図ることができる。

【図面の簡単な説明】

【図１】本発明の原理図

【図２】実施例１におけるＳＴＭ／ＡＴＭ変換装置の構
成を示すブロック図

【図３】実施例１における結線部の構成を示すブロック
図

【図４】実施例１におけるデータ分配部の構成を示すブ
ロック図

【図５】実施例１における多重化回路の構成を示すブロ
ック図

【図６】実施例１におけるデータ分配部の信号分配過程
を示すシーケンス図

【図７】実施例１における多重化回路の信号多重化過程
を示すシーケンス図

【図８】実施例２における結線部の構成を示すブロック
図

【図９】実施例２におけるデータ分配部の構成を示すブ
ロック図

【図１０】実施例２における信号選択部の構成を示すブ
ロック図

【図１１】実施例２における信号選択部の信号選択過程
を示すシーケンス図

【図１２】実施例２における多重化回路の信号多重化過
程を示すシーケンス図

【図１３】実施例３における結線部の構成を示すブロッ
ク図

【図１４】実施例３におけるデータ分配部の構成を示す
ブロック図

【図１５】実施例３における多重化回路の信号多重化過
程を示すシーケンス図

【図１６】本発明におけるスイッチング制御の説明図

【符号の説明】

１・・結線部 ２・・データ分配手段（データ分配部） ２ａ・・メモリ ２ｂ・・書込制御部 ２ｃ・・読出制御部 ２ｄ・・方路選択信号発生部 ３・・多重化手段（多重化回路） ３ａ・・多重化部 ３ｂ・・多重化制御部 ４・・信号選択手段（信号選択部） ４ａ・・メモリ ４ｂ・・書込制御部 ４ｃ・・読出制御部 ５・・入力部 ６・・出力部 ７・・ＳＴＭインターフェース ８・・セル／デセル化部（ＣＬＡＤ） ９・・ＡＴＭインターフェース

───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹尾 浩 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 井口 一雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 上松 仁 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内 (72)発明者 上田 裕巳 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 同期転送モード（ＳＴＭ）のデータを非
   同期転送モード（ＡＴＭ）のデータに変換する装置であ
   り、 同期転送モードのデータを伝送するＳＴＭ側ハイウェイ
   を接続する入力部と、 非同期転送モードのデータを伝送するＡＴＭ側ハイウェ
   イを接続する出力部とを有し、個々の入力部と複数の出
   力部との間を固定パスで接続した結線部を備えると共
   に、 前記入力部毎に設置され、前記ＳＴＭ側ハイウェイから
   入力されるデータを前記固定パスへ分配するデータ分配
   手段と、 前記固定パスを複数収容する出力部に設置され、これら
   の固定パスから送信されてくるデータを時分割多重化し
   て前記ＡＴＭ側ハイウェイへ出力する多重化手段とを備
   えたことを特徴とするＳＴＭ−ＡＴＭ変換装置。
2. 【請求項２】 請求項１において、前記データ分配手段
   は、前記ＳＴＭ側ハイウェイから送信されてくるデータ
   を一旦格納するメモリと、 前記メモリのデータを何れの固定パスへ出力するかを特
   定する方路選択信号を発生する方路選択信号発生部と、 前記メモリのデータを読み出し、このデータを前記方路
   選択信号に従って前記各固定パスへ振り分ける読出制御
   部とを備えたことを特徴とするＳＴＭ−ＡＴＭ変換装
   置。
3. 【請求項３】 同期転送モード（ＳＴＭ）のデータを非
   同期転送モード（ＡＴＭ）のデータへ変換する装置であ
   り、 同期転送モードのデータを伝送するＳＴＭ側ハイウェイ
   と非同期転送モードのデータを伝送するＡＴＭ側ハイウ
   ェイとの間を固定のパスで接続すると共に、 ＳＴＭ側ハイウェイ毎に設置され、各ＳＴＭ側ハイウェ
   イから入力するデータを複数の固定パスへ出力するデー
   タ分配手段と、 前記ＡＴＭ側ハイウェイ毎に設置され、前記データ分配
   手段により分配されたデータから、前記ＡＴＭ側ハイウ
   ェイに出力すべきデータを選択する信号選択手段と、 複数のパスから入力されるデータを時分割多重化して単
   一のＡＴＭ側ハイウェイへ出力する多重化手段とを備え
   たことを特徴とするＳＴＭ−ＡＴＭ変換装置。
4. 【請求項４】 同期転送モード（ＳＴＭ）のデータを非
   同期転送モード（ＡＴＭ）のデータに変換する装置であ
   り、 同期転送モードのデータを伝送するＳＴＭ側ハイウェイ
   を接続する入力部と、 非同期転送モードのデータを伝送するＡＴＭ側ハイウェ
   イを接続する出力部とを有し、個々の入力部と全ての出
   力部との間を固定パスで接続した結線部を備えると共
   に、 前記入力部毎に設置され、前記ＳＴＭ側ハイウェイから
   入力されるデータを前記複数の固定パスへ分配するデー
   タ分配手段と、 前記出力部毎に設置され、前記各データ分配手段から送
   信されてくるデータを時分割多重化して前記ＡＴＭ側ハ
   イウェイへ出力する多重化手段とを備えたことを特徴と
   するＳＴＭ−ＡＴＭ変換装置。
5. 【請求項５】 請求項３において、データ分配手段は、
   ＳＴＭ側ハイウェイから入力されるデータを複写して、
   複数の固定パスへ出力する複写手段を備えることを特徴
   とするＳＴＭ−ＡＴＭ変換装置。
6. 【請求項６】 請求項４において、データ分配手段は、
   ＳＴＭ側ハイウェイから入力されるデータを複写して、
   複数の固定パスへ出力する複写手段を備えることを特徴
   とするＳＴＭ−ＡＴＭ変換装置。