JPH04291854A - Ａｔｍスイッチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＡＴＭ技術によるＡＴ
Ｍセル（固定長パケットデータ）の多重、分離、分配を
行うＡＴＭスイッチ回路に関する。近年のＴＤＭ（時分
割多重）装置では、伝送効率の向上が要求されている。 このため、ＴＤＭ装置に、非同期転送モード（Ａｓｙｎ
ｃｈｒｏｎｏｕｓ　Ｔｒａｎｓｆｅｒ　Ｍｏｄｅ：以下
ＡＴＭと略称する）技術を用いて伝送効率の向上を図る
方法が実現されている。

【０００２】

【従来の技術】図５に従来のＡＴＭスイッチ回路の原理
図を示す。端末３０からの有意義データのみをＡＴＭセ
ル変換部３１にてＡＴＭセルに組み立てを行い、ＡＴＭ
スイッチ回路３２に転送する。ＡＴＭスイッチ回路３２
の各メモリ部３３では、図６の拡大図に示すように、事
前に設定された方路情報と、ＡＴＭセル中の方路情報と
してのＡＴＭヘッダ中のＶＰＩ（Ｖｉｒｔｕａｌ　Ｐａ
ｔｈ　Ｉｄｅｎｔｉｆｉｅｒ）とを比較し、一致した場
合に、ＡＴＭセルはそのメモリ部３３へ書き込まれる。 書き込み後のデータの読み出しについては、各メモリを
順番に読み出す処理が行われる。

【０００３】

【発明が解決しようとする課題】上記した従来のＡＴＭ
スイッチ回路において必要とされるメモリ部の個数は、
回線数×端末数となり、したがって、大規模ネットワー
クを構成する場合には、必然的にコストの上昇、回路規
模の拡大が生じ、ＡＴＭスイッチ回路を構成する際の問
題となっていた。

【０００４】本発明は以上の事情を考慮してなされたも
ので、ＡＴＭスイッチ回路を小型化することにより、コ
ストアップを招かずかつ回路規模を削減しうるＡＴＭス
イッチ回路を提供することを目的とする。

【０００５】

【課題を解決するための手段】図１は本発明の原理図で
ある。同図において、本発明はヘッダと情報とからなる
セルをネットワークに出力するＡＴＭ交換機におけるＡ
ＴＭスイッチ回路において、端末装置１からの入線２お
よび回線３とそれぞれ接続され、受信したＡＴＭセルが
書き込まれるバッファメモリ４と、各バッファメモリ４
と接続され、受信ＡＴＭセルと回線からのＡＴＭセルを
優先度の高いセルから順次多重化して出力する多重化部
５と、多重化部５の出力に接続され、受信したＡＴＭセ
ルのパス識別子と予め設定されたパス識別子とを比較し
、一致した場合に受信ＡＴＭセルを所定のバッファメモ
リへ書き込む方路検出部６と、方路検出部６の出力に複
数接続され、受信ＡＴＭセルが書き込まれる第２のバッ
ファメモリ７とから構成されるＡＴＭスイッチ回路であ
る。

【０００６】すなわち本発明は、回線からの受信ＡＴＭ
セルと、自局からの受信ＡＴＭセルを多重化し、方路検
出部６では、事前に設定された方路情報と多重化された
ＡＴＭセル中の方路情報（ＡＴＭヘッダ中のＶＰＩ）と
を比較し、該当するＡＴＭセルを対応するバッファメモ
リへ書き込むように構成している。この発明におけるセ
ルとは、通信される内容を示す情報に、ＶＣＩ（Ｖｉｒ
ｔｕａｌ　Ｃｈａｎｎｅｌ　Ｉｄｅｎｔｉｆｉｅｒ）が
付加されたものであり、従来の構成を同様のものである
。

【０００７】

【作用】この発明に従えば、自局からの受信ＡＴＭセル
と、回線からのＡＴＭセルを多重化することにより、方
路検出部を１個、メモリ部を回線ごとに１個の構成でＡ
ＴＭスイッチを構成することができる。

【０００８】

【実施例】以下図に示す実施例に基づいてこの発明を詳
述する。なお、これによってこの発明は限定されるもの
ではない。図２は本発明の実施例の構成図である。同図
において１０ａ，１０ｂは端末装置、１１は端末装置１
０ａ，１０ｂと接続されるＡＴＭセル変換部、１２はＴ
ＤＭバスを介してＡＴＭセル変換部１１と接続され、入
線および出線がともに４本からなるＡＴＭスイッチ回路
１２、１３ａ，１３ｂはＴＤＭバスを介して接続される
回線インターフェイスである。

【０００９】ＡＴＭスイッチ回路１２はさらに、各入線
が接続される先入れ・先出し形式のメモリ（以下ＦＩＦ
Ｏと略称する）１４ａ，１４ｂ，１４ｃ，１４ｄと、各
ＦＩＦＯから出力される送信要求信号を受けて送信許可
信号を返し、それによりＦＩＦＯ１４ａ〜１４ｄを制御
する多重制御部１５と、ＦＩＦＯ１４ａ〜１４ｄの出力
側に多重バスによって接続される方路検出部１６と、方
路検出部１６と接続され、出力データを記憶するＦＩＦ
Ｏ１７ａ〜１７ｄとから主として構成されている。

【００１０】このような構成において、実施例の動作を
図３および図４に示すタイムチャートを参照して説明す
る。図３（ａ）および（ｂ）において、まず、端末１０
ａ，１０ｂから受信したデータより、有効データのみを
ＡＴＭセルに組み立てる。次いで予め設定されているＴ
ＤＭバスのタイムスロットＴＳにＡＴＭセルを送信する
。

【００１１】次に、予め設定されているＴＤＭバスのタ
イムスロットからＡＴＭセルを受信し、受信したＡＴＭ
セルをＦＩＦＯ１４ａ〜１４ｄに書き込む。そしてＡＴ
ＭセルをＦＩＦＯに書き込んだ時に、多重制御部１５に
対して送信要求信号を出す。

【００１２】多重制御部１５では、すべてのＦＩＦＯ１
４ａ〜１４ｄからの送信要求の中で優先度の高いものか
ら順次１つずつ送信許可信号をＦＩＦＯ１４ａ〜１４ｄ
に戻す。ＦＩＦＯは、送信許可信号を受け取った場合に
のみ、多重バスを介してＡＴＭセルを送信する。図３（
ｃ）参照。

【００１３】方路検出部１６では、多重バスよりＡＴＭ
セルを受信し、予め設定されたＶＰＩと、多重バスから
受信したＡＴＭセル中のＶＰＩとを比較し、比較結果が
一致した場合、予め設定されているＦＩＦＯ例えばＦＩ
ＦＯ＃１　　１７ａにデータの書き込みを行う。図３（
ｄ）参照。

【００１４】次いで、予め設定されているタイムスロッ
トにＦＩＦＯからＡＴＭセルを読み出し、送信を行う。 回線インターフェイス１３ａ，１３ｄでは、予め設定さ
れているタイムスロットからＡＴＭセルを受信し、回線
にデータの出力を行う。図３（ｅ）参照。

【００１５】また、他の実施例として、ＶＰＩ検出部の
設定により、以下の動作を行うことも可能である。 （１）　回線＃１の受信ＡＴＭセルを回線＃ｎへ転送す
る中継接続。 （２）　自局からの受信ＡＴＭセルを自局へ転送する折
り返し接続。 （３）　回線＃１の受信ＡＴＭセルを、回線＃１へ転送
する折り返し接続。 （４）　１：ｎのポイントｔｏマルチポイント接続。

【００１６】

【発明の効果】以上説明したように、本発明によれば、
ＡＴＭスイッチ部の小型化が可能となり、ＴＤＭ装置の
伝送効率を向上させることができる。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】本発明の実施例構成図である。

【図３】実施例の動作を説明するタイムチャートである
。

【図４】実施例のタイムチャートである。

【図５】従来例のＡＴＭスイッチ回路の原理構成図であ
る。

【図６】図５に示すメモリー部の拡大図である。

【符号の説明】 １　　端末装置 ２　　入線 ３　　回線 ４　　バッファメモリ ５　　多重化部 ６　　方路検出部 ７　　第２のバッファメモリ

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　ヘッダと情報とからなるセルをネット
   ワークに出力するＡＴＭ交換機におけるＡＴＭスイッチ
   回路において、端末装置（１）からの入線（２）および
   回線（３）とそれぞれ接続され、受信したＡＴＭセルが
   書き込まれるバッファメモリ（４）と、各バッファメモ
   リ（４）と接続され、受信ＡＴＭセルと回線からのＡＴ
   Ｍセルを優先度の高いセルから順次多重化して出力する
   多重化部（５）と、多重化部の出力に接続され、受信し
   たＡＴＭセルのパス識別子と予め設定されたパス識別子
   とを比較し、一致した場合に受信ＡＴＭセルを所定のバ
   ッファメモリへ書き込む方路検出部（６）と、方路検出
   部（６）の出力に複数接続され、受信ＡＴＭセルが書き
   込まれる第２のバッファメモリ（７）とから構成される
   ＡＴＭスイッチ回路。