JPH05336099A - Ａｔｍセル先頭同期方法 - Google Patents
Ａｔｍセル先頭同期方法Info
- Publication number
- JPH05336099A JPH05336099A JP4140810A JP14081092A JPH05336099A JP H05336099 A JPH05336099 A JP H05336099A JP 4140810 A JP4140810 A JP 4140810A JP 14081092 A JP14081092 A JP 14081092A JP H05336099 A JPH05336099 A JP H05336099A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- cell
- code
- head
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 固定長のセルを伝送するＡＴＭ（非同期転送
モード）における先頭セルの同期をとるＡＴＭセル先頭
同期方法に関し、ＡＴＭ交換機その他の装置内部のシリ
アル伝送路において、簡単な回路でセル先頭同期をとる
ことを目的とする。 【構成】 通信データｎビットごとに、その所定位置の
１ビットの反転信号を挿入するｎＢ１Ｃ符号を用いたＡ
ＴＭのセルを伝送し、受信側でそのｎＢ１Ｃ符号規則を
チェックしてセル同期をとるＡＴＭセル同期方法におい
て、ｎＢ１Ｃ符号を用いたＡＴＭのセルを伝送路に送出
する際に、セルの先頭では反転信号を非反転信号に置き
換え、受信側では、ｎＢ１Ｃ符号規則に反する符号を検
出し、その符号をセルの先頭と判別してセル先頭同期を
とることを特徴とする。
モード）における先頭セルの同期をとるＡＴＭセル先頭
同期方法に関し、ＡＴＭ交換機その他の装置内部のシリ
アル伝送路において、簡単な回路でセル先頭同期をとる
ことを目的とする。 【構成】 通信データｎビットごとに、その所定位置の
１ビットの反転信号を挿入するｎＢ１Ｃ符号を用いたＡ
ＴＭのセルを伝送し、受信側でそのｎＢ１Ｃ符号規則を
チェックしてセル同期をとるＡＴＭセル同期方法におい
て、ｎＢ１Ｃ符号を用いたＡＴＭのセルを伝送路に送出
する際に、セルの先頭では反転信号を非反転信号に置き
換え、受信側では、ｎＢ１Ｃ符号規則に反する符号を検
出し、その符号をセルの先頭と判別してセル先頭同期を
とることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、時分割多重化された信
号のフレーム同期方法において、特に固定長のセルを伝
送するＡＴＭ（非同期転送モード）における先頭セルの
同期をとるＡＴＭセル先頭同期方法に関する。
号のフレーム同期方法において、特に固定長のセルを伝
送するＡＴＭ（非同期転送モード）における先頭セルの
同期をとるＡＴＭセル先頭同期方法に関する。
【０００２】
【従来の技術】局間伝送路における標準化されたＡＴＭ
のセル先頭同期方法では、図５に示すようなセルのヘッ
ダ部（８バイト）の末尾にあるヘッダチェックシーケン
ス（ＨＥＣ）の整合によるものが定められている。ヘッ
ダチェックシーケンスは、ヘッダ部の前半36ビットに対
して所定の計算を行った結果であり、整合判定にはヘッ
ダ部の全ビットに対するディジタル演算が必要になって
いる。したがって、セル先頭を検出して同期をとる回路
は、構成が複雑にならざるを得なかった。
のセル先頭同期方法では、図５に示すようなセルのヘッ
ダ部（８バイト）の末尾にあるヘッダチェックシーケン
ス（ＨＥＣ）の整合によるものが定められている。ヘッ
ダチェックシーケンスは、ヘッダ部の前半36ビットに対
して所定の計算を行った結果であり、整合判定にはヘッ
ダ部の全ビットに対するディジタル演算が必要になって
いる。したがって、セル先頭を検出して同期をとる回路
は、構成が複雑にならざるを得なかった。
【０００３】
【発明が解決しようとする課題】ところで、交換機その
他の装置内近距離伝送路では、局間伝送路における標準
化された伝送方式に必ずしも従う必要はない。むしろ、
装置内でフレーム同期をとる場合には、局間伝送路にお
ける従来のフレーム同期方法を採用として装置を複雑化
するよりは、冗長性のある信号を用いてでも簡単な構成
をとる方が経済的である。また、広帯域通信用のＡＴＭ
交換機のように装置内部の大容量化に応えるためにも、
装置構成の簡単化が一層必要になっている。
他の装置内近距離伝送路では、局間伝送路における標準
化された伝送方式に必ずしも従う必要はない。むしろ、
装置内でフレーム同期をとる場合には、局間伝送路にお
ける従来のフレーム同期方法を採用として装置を複雑化
するよりは、冗長性のある信号を用いてでも簡単な構成
をとる方が経済的である。また、広帯域通信用のＡＴＭ
交換機のように装置内部の大容量化に応えるためにも、
装置構成の簡単化が一層必要になっている。
【０００４】このような要求に応えるものとして、特願
平４−１６８５５号「フレーム同期型デマルチプレクサ
回路」では、ｎＢ１Ｃ符号の規則を利用してフレーム同
期をとることが提案されている。すなわち、フレーム同
期時には所定のビットが反転関係になることに着目し、
それが一致しているときにフレーム同期外れと判定し、
位相調整を行ってフレーム同期をとるものである。な
お、この回路では、散発的な符号誤りに対する同期保護
のために、所定回数連続してｎＢ１Ｃの規則に反する符
号を受信したときに、初めてフレーム同期外れと判定す
る保護機能が備えられている。したがって、ｎに比べて
十分に大きな周期、例えばセル長のような周期で故意に
ｎＢ１Ｃ符号に反する符号を送信し、デマルチプレクサ
の動作周期の倍数の上位のフレームを重畳して伝送して
も支障はない。
平４−１６８５５号「フレーム同期型デマルチプレクサ
回路」では、ｎＢ１Ｃ符号の規則を利用してフレーム同
期をとることが提案されている。すなわち、フレーム同
期時には所定のビットが反転関係になることに着目し、
それが一致しているときにフレーム同期外れと判定し、
位相調整を行ってフレーム同期をとるものである。な
お、この回路では、散発的な符号誤りに対する同期保護
のために、所定回数連続してｎＢ１Ｃの規則に反する符
号を受信したときに、初めてフレーム同期外れと判定す
る保護機能が備えられている。したがって、ｎに比べて
十分に大きな周期、例えばセル長のような周期で故意に
ｎＢ１Ｃ符号に反する符号を送信し、デマルチプレクサ
の動作周期の倍数の上位のフレームを重畳して伝送して
も支障はない。
【０００５】本発明は、先願のフレーム同期判定法を応
用し、ＡＴＭ交換機その他の装置内部のシリアル伝送路
において、簡単な回路でセル先頭同期をとることができ
るＡＴＭセル先頭同期方法を提供することを目的とす
る。
用し、ＡＴＭ交換機その他の装置内部のシリアル伝送路
において、簡単な回路でセル先頭同期をとることができ
るＡＴＭセル先頭同期方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明は、通信データｎ
ビットごとに、その所定位置の１ビットの反転信号を挿
入するｎＢ１Ｃ符号を用いたＡＴＭのセルを伝送し、受
信側でそのｎＢ１Ｃ符号規則をチェックしてセル同期を
とるＡＴＭセル同期方法において、前記ｎＢ１Ｃ符号を
用いたＡＴＭのセルを伝送路に送出する際に、セルの先
頭では前記反転信号を非反転信号に置き換え、受信側で
は、前記ｎＢ１Ｃ符号規則に反する符号を検出し、その
符号を前記セルの先頭と判別してセル先頭同期をとるこ
とを特徴とする。
ビットごとに、その所定位置の１ビットの反転信号を挿
入するｎＢ１Ｃ符号を用いたＡＴＭのセルを伝送し、受
信側でそのｎＢ１Ｃ符号規則をチェックしてセル同期を
とるＡＴＭセル同期方法において、前記ｎＢ１Ｃ符号を
用いたＡＴＭのセルを伝送路に送出する際に、セルの先
頭では前記反転信号を非反転信号に置き換え、受信側で
は、前記ｎＢ１Ｃ符号規則に反する符号を検出し、その
符号を前記セルの先頭と判別してセル先頭同期をとるこ
とを特徴とする。
【０００７】
【作用】本発明は、ｎＢ１Ｃ符号規則をチェックしてセ
ル同期をとる構成において、送信側でセル先頭において
のみｎＢ１Ｃ符号規則に反するｎＢ１Ｃ符号を発生さ
せ、受信側でその規則違反の符号を検出することによ
り、検出された符号をセル先頭と見なしてセル先頭同期
をとることができる。
ル同期をとる構成において、送信側でセル先頭において
のみｎＢ１Ｃ符号規則に反するｎＢ１Ｃ符号を発生さ
せ、受信側でその規則違反の符号を検出することによ
り、検出された符号をセル先頭と見なしてセル先頭同期
をとることができる。
【０００８】
【実施例】図１は、本発明方法を実現する送受信回路の
実施例構成を示すブロック図である。
実施例構成を示すブロック図である。
【０００９】図において、送信回路１０は、データ入力
線１１1 〜１１n からｎビットの並列データを入力し、
セル先頭同期信号入力線１２からセル先頭同期信号を入
力し、クロック入力線１３からクロックを入力する。
（ｎ＋１）：１マルチプレクサ１４は、ｎビットの並列
データとともに、その内の１ビットとセル先頭同期信号
との排他的論理和をとる排他的論理和回路１５の反転出
力信号を取り込み、所定の２ビットが反転関係となるｎ
Ｂ１Ｃ符号について（ｎ＋１）多重化処理を行う。な
お、セル先頭同期信号はセル先頭以外でローレベルとし
て排他的論理和回路１５をｎＢ１Ｃ符号を形成するため
のインバータとして機能させ、セル先頭のタイミングで
セル先頭同期信号をハイレベルとすることにより、セル
先頭のみがｎＢ１Ｃ符号規則に反するｎＢ１Ｃ符号を形
成することができる。（ｎ＋１）逓倍回路１６は、並列
データに同期したクロックを（ｎ＋１）逓倍して（ｎ＋
１）：１マルチプレクサ１４に与え、多重化処理におけ
るクロックとする。
線１１1 〜１１n からｎビットの並列データを入力し、
セル先頭同期信号入力線１２からセル先頭同期信号を入
力し、クロック入力線１３からクロックを入力する。
（ｎ＋１）：１マルチプレクサ１４は、ｎビットの並列
データとともに、その内の１ビットとセル先頭同期信号
との排他的論理和をとる排他的論理和回路１５の反転出
力信号を取り込み、所定の２ビットが反転関係となるｎ
Ｂ１Ｃ符号について（ｎ＋１）多重化処理を行う。な
お、セル先頭同期信号はセル先頭以外でローレベルとし
て排他的論理和回路１５をｎＢ１Ｃ符号を形成するため
のインバータとして機能させ、セル先頭のタイミングで
セル先頭同期信号をハイレベルとすることにより、セル
先頭のみがｎＢ１Ｃ符号規則に反するｎＢ１Ｃ符号を形
成することができる。（ｎ＋１）逓倍回路１６は、並列
データに同期したクロックを（ｎ＋１）逓倍して（ｎ＋
１）：１マルチプレクサ１４に与え、多重化処理におけ
るクロックとする。
【００１０】受信回路２０は、伝送路３１を介して送信
回路１０に接続される。クロック再生回路２１は、受信
信号からクロックを再生し、論理積回路２２を介して
１：（ｎ＋１）デマルチプレクサ２３に送出する。１：
（ｎ＋１）デマルチプレクサ２３は、クロックに同期し
て受信信号を（ｎ＋１）並列展開し、ｎビットの並列デ
ータをデータ出力線２４1 〜２４n に出力し、ｎＢ１Ｃ
符号規則のチェックに用いる所定の２ビットを排他的論
理和回路２５に送出する。排他的論理和回路２５では、
所定の２ビット（２４n ，２４n+1 ）が反転関係にあれ
ば同期状態としてハイレベルの同期検出信号を第１保護
回路２６に送出する。第１保護回路２６は、同期検出信
号が所定回数連続して非入力とならない限り、ハイレベ
ルの同期信号を論理積回路２２に送出する。また、第
１保護回路２６は、所定回数連続して非入力となったと
きに同期信号をローレベルとし、１：（ｎ＋１）デマ
ルチプレクサ２３に与えるクロックを１つ抜いて位相調
整を行う。なお、以上の構成は、特願平４−１６８５５
号「フレーム同期型デマルチプレクサ回路」に示すもの
と基本的には同じである。
回路１０に接続される。クロック再生回路２１は、受信
信号からクロックを再生し、論理積回路２２を介して
１：（ｎ＋１）デマルチプレクサ２３に送出する。１：
（ｎ＋１）デマルチプレクサ２３は、クロックに同期し
て受信信号を（ｎ＋１）並列展開し、ｎビットの並列デ
ータをデータ出力線２４1 〜２４n に出力し、ｎＢ１Ｃ
符号規則のチェックに用いる所定の２ビットを排他的論
理和回路２５に送出する。排他的論理和回路２５では、
所定の２ビット（２４n ，２４n+1 ）が反転関係にあれ
ば同期状態としてハイレベルの同期検出信号を第１保護
回路２６に送出する。第１保護回路２６は、同期検出信
号が所定回数連続して非入力とならない限り、ハイレベ
ルの同期信号を論理積回路２２に送出する。また、第
１保護回路２６は、所定回数連続して非入力となったと
きに同期信号をローレベルとし、１：（ｎ＋１）デマ
ルチプレクサ２３に与えるクロックを１つ抜いて位相調
整を行う。なお、以上の構成は、特願平４−１６８５５
号「フレーム同期型デマルチプレクサ回路」に示すもの
と基本的には同じである。
【００１１】本実施例では、さらに第１保護回路２６に
おいて、単発のｎＢ１Ｃ符号規則に反する符号を検出し
たときにハイレベルの検出信号を出力させる構成と
し、その検出信号を受けてセル先頭同期信号をセル先
頭同期信号出力線２８に出力する第２保護回路２７を備
えた構成にある。
おいて、単発のｎＢ１Ｃ符号規則に反する符号を検出し
たときにハイレベルの検出信号を出力させる構成と
し、その検出信号を受けてセル先頭同期信号をセル先
頭同期信号出力線２８に出力する第２保護回路２７を備
えた構成にある。
【００１２】第２保護回路２７は、ビット誤りによって
セル先頭同期すべきタイミングに検出信号がローレベ
ルとなるとき、あるいはセル先頭同期以外のタイミング
に検出信号がハイレベルとなるときに、セル先頭同期
を保護する回路である。なお、保護段数その他の機能
は、伝送路３１の誤り率と後段に接続される回路の入力
条件に応じて個別に設計される。たとえば、セル長を周
期とするタイマ回路とした場合には、検出信号がハイ
レベルとなったタイミングとタイマが示すセル先頭タイ
ミングが所定回数連続して食い違ったときに、タイマを
調整する機能により実現される。
セル先頭同期すべきタイミングに検出信号がローレベ
ルとなるとき、あるいはセル先頭同期以外のタイミング
に検出信号がハイレベルとなるときに、セル先頭同期
を保護する回路である。なお、保護段数その他の機能
は、伝送路３１の誤り率と後段に接続される回路の入力
条件に応じて個別に設計される。たとえば、セル長を周
期とするタイマ回路とした場合には、検出信号がハイ
レベルとなったタイミングとタイマが示すセル先頭タイ
ミングが所定回数連続して食い違ったときに、タイマを
調整する機能により実現される。
【００１３】以下、図２〜図４に示すタイムチャートを
参照して本実施例回路の動作について説明する。なお、
ここではｎ＝４の場合について示す。正常な動作が行わ
れているときには、図２に示すように、セル先頭以外で
は伝送路３１上の信号の第５ビットが第４ビットの反転
になっており、セル先頭に限って非反転となる。したが
って、第１保護回路２６は、同期信号をハイレベルに
維持するとともに、セル先頭においてのみハイレベルの
検出信号を出力する。第２保護回路２７は、この検出
信号を受けてセル先頭同期信号を出力する。
参照して本実施例回路の動作について説明する。なお、
ここではｎ＝４の場合について示す。正常な動作が行わ
れているときには、図２に示すように、セル先頭以外で
は伝送路３１上の信号の第５ビットが第４ビットの反転
になっており、セル先頭に限って非反転となる。したが
って、第１保護回路２６は、同期信号をハイレベルに
維持するとともに、セル先頭においてのみハイレベルの
検出信号を出力する。第２保護回路２７は、この検出
信号を受けてセル先頭同期信号を出力する。
【００１４】一方、伝送路３１においてビット誤りがあ
ったとき、あるいは電源投入直後で同期が確立されるま
での間は、図３のａに示すように、伝送路３１上でセル
先頭となるべきところの第４ビットに対する第５ビット
が反転し、あるいは図３のｂおよび図４のｃ，ｄに示す
ようにセル先頭でないところで非反転となることがあ
る。
ったとき、あるいは電源投入直後で同期が確立されるま
での間は、図３のａに示すように、伝送路３１上でセル
先頭となるべきところの第４ビットに対する第５ビット
が反転し、あるいは図３のｂおよび図４のｃ，ｄに示す
ようにセル先頭でないところで非反転となることがあ
る。
【００１５】ａのようにセル先頭で反転すると検出信号
はローレベルとなるが、この検出信号の欠落が１回
限りならば、第２保護回路２７の保護動作によってセル
先頭同期信号は正常に出力される。また、ｂのようにセ
ル先頭でないところで単発的に非反転となってハイレベ
ルの検出信号が出力されても、同様の保護動作によっ
てセル先頭同期信号は正常に出力される。
はローレベルとなるが、この検出信号の欠落が１回
限りならば、第２保護回路２７の保護動作によってセル
先頭同期信号は正常に出力される。また、ｂのようにセ
ル先頭でないところで単発的に非反転となってハイレベ
ルの検出信号が出力されても、同様の保護動作によっ
てセル先頭同期信号は正常に出力される。
【００１６】一方、ｃのようにセル先頭に続く周期で非
反転となると、連続した非反転であるので第１保護回路
２６はハイレベルの検出信号を出力しない。しかし、
ｄのように非反転が所定回数以上連続した場合には、第
１保護回路２６は先願と同様に同期外れと判定し、同期
信号を１クロックサイクルの間ローレベルとする。こ
れにより、論理積回路２２では１：（ｎ＋１）デマルチ
プレクサ２３へ供給するクロックを１つ抜き、ｅに示す
ようにデータを１クロック分シフトさせる。同期が回復
するまで、このようなシフト動作を最大ｎ回繰り返す。
反転となると、連続した非反転であるので第１保護回路
２６はハイレベルの検出信号を出力しない。しかし、
ｄのように非反転が所定回数以上連続した場合には、第
１保護回路２６は先願と同様に同期外れと判定し、同期
信号を１クロックサイクルの間ローレベルとする。こ
れにより、論理積回路２２では１：（ｎ＋１）デマルチ
プレクサ２３へ供給するクロックを１つ抜き、ｅに示す
ようにデータを１クロック分シフトさせる。同期が回復
するまで、このようなシフト動作を最大ｎ回繰り返す。
【００１７】
【発明の効果】以上説明したように、本発明のＡＴＭセ
ル先頭同期方法を用いることにより、先願のフレーム同
期型デマルチプレクサ回路にわずかな機能を追加するだ
けでセル先頭同期をとることができる。したがって、標
準化されたインタフェースを用いる必要がない交換機そ
の他の装置内伝送路に適用した場合には、回路構成の大
幅な簡素化を図ることができ、経済的な装置を実現する
ことができる。
ル先頭同期方法を用いることにより、先願のフレーム同
期型デマルチプレクサ回路にわずかな機能を追加するだ
けでセル先頭同期をとることができる。したがって、標
準化されたインタフェースを用いる必要がない交換機そ
の他の装置内伝送路に適用した場合には、回路構成の大
幅な簡素化を図ることができ、経済的な装置を実現する
ことができる。
【図１】本発明方法を実現する送受信回路の実施例構成
を示すブロック図。
を示すブロック図。
【図２】実施例回路の動作例（正常時）を示すタイムチ
ャート。
ャート。
【図３】実施例回路の動作例（ビット誤り時，同期確立
前）を示すタイムチャート。
前）を示すタイムチャート。
【図４】実施例回路の動作例（ビット誤り時，同期確立
前）を示すタイムチャート。
前）を示すタイムチャート。
【図５】ＡＴＭのセルの構造を示す図。
１０ 送信回路 １１ データ入力線 １２ セル先頭同期信号入力線 １３ クロック入力線 １４ （ｎ＋１）：１マルチプレクサ １５ 排他的論理和回路 １６ （ｎ＋１）逓倍回路 ２０ 受信回路 ２１ クロック再生回路 ２２ 論理積回路 ２３ １：（ｎ＋１）デマルチプレクサ ２４ データ出力線 ２５ 排他的論理和回路 ２６ 第１保護回路 ２７ 第２保護回路 ２８ セル先頭同期信号出力線
Claims (1)
- 【請求項１】 通信データｎビットごとに、その所定位
置の１ビットの反転信号を挿入するｎＢ１Ｃ符号を用い
たＡＴＭのセルを伝送し、受信側でそのｎＢ１Ｃ符号規
則をチェックしてセル同期をとるＡＴＭセル同期方法に
おいて、 前記ｎＢ１Ｃ符号を用いたＡＴＭのセルを伝送路に送出
する際に、セルの先頭では前記反転信号を非反転信号に
置き換え、 受信側では、前記ｎＢ１Ｃ符号規則に反する符号を検出
し、その符号を前記セルの先頭と判別してセル先頭同期
をとることを特徴とするＡＴＭセル先頭同期方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4140810A JPH05336099A (ja) | 1992-06-01 | 1992-06-01 | Ａｔｍセル先頭同期方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4140810A JPH05336099A (ja) | 1992-06-01 | 1992-06-01 | Ａｔｍセル先頭同期方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05336099A true JPH05336099A (ja) | 1993-12-17 |
Family
ID=15277272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4140810A Pending JPH05336099A (ja) | 1992-06-01 | 1992-06-01 | Ａｔｍセル先頭同期方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05336099A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6418145B1 (en) | 1997-12-17 | 2002-07-09 | Nec Corporation | Internet protocol layer processor |
-
1992
- 1992-06-01 JP JP4140810A patent/JPH05336099A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6418145B1 (en) | 1997-12-17 | 2002-07-09 | Nec Corporation | Internet protocol layer processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7050468B2 (en) | Multiplexed signal transmitter/receiver, communication system, and multiplexing transmission method | |
| JPS592416B2 (ja) | デイジタル相関受信機 | |
| CA1259386A (en) | Synchronization circuit for digital communication systems | |
| US6959011B2 (en) | Data transmission and reception system, data transmitter and data receiver | |
| JPH05336099A (ja) | Ａｔｍセル先頭同期方法 | |
| CN1327644C (zh) | 测距系统中的相位差延迟控制系统 | |
| US6425080B1 (en) | Asynchronous Transfer Mode (ATM) cell descrambling circuit | |
| JP4712233B2 (ja) | 伝送装置 | |
| JP2919212B2 (ja) | セルシーケンス同期回路の遅延減少方式 | |
| JP2873533B2 (ja) | Ａｔｍｈｅｃ同期回路 | |
| JP3110387B2 (ja) | マルチフレーム同期検出装置 | |
| JP3268337B2 (ja) | 回線切替方式 | |
| JPS61101142A (ja) | デ−タ保護回路 | |
| JP2859241B2 (ja) | Ａｔｍスイッチの再同期確立回路 | |
| JPH0234055A (ja) | セル誤同期検出方式 | |
| JP2002237826A (ja) | 光ｐｄｓ通信システム、このシステムにおける秘匿制御方法、及び親局装置、子局装置 | |
| JPH06350573A (ja) | 監視データ付け替え回路 | |
| JPH0221183B2 (ja) | ||
| JP2001127746A (ja) | タイミング伝送方式 | |
| JPH11239121A (ja) | ディジタル通信装置 | |
| JPS58123260A (ja) | フレ−ム同期方式 | |
| JPH0514328A (ja) | リタイミング方式 | |
| JP2001197051A (ja) | 同期回路 | |
| JPH06112933A (ja) | 同期信号検出回路 | |
| JPS61126838A (ja) | 符号誤り訂正方式 |