JPH0514328A - リタイミング方式 - Google Patents
リタイミング方式Info
- Publication number
- JPH0514328A JPH0514328A JP3167851A JP16785191A JPH0514328A JP H0514328 A JPH0514328 A JP H0514328A JP 3167851 A JP3167851 A JP 3167851A JP 16785191 A JP16785191 A JP 16785191A JP H0514328 A JPH0514328 A JP H0514328A
- Authority
- JP
- Japan
- Prior art keywords
- data
- timing
- latch timing
- output
- slt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】異なるクロックタイミングを持つ２局間でのデ
ータの受渡しを行うときのリタイミング方式に関し、受
信側のタイミングで出力したデータを送信側のタイミン
グでリタイミングを行うとき、タイミングの位相に関係
なく正確にデータ乗り換えを行うことのできるリタイミ
ング方式を実現することを目的とする。 【構成】位相監視手段３０が送信ラッチタイミングＳＬ
Ｔと第１のラッチタイミングＬＴ１、または送信ラッチ
タイミングＳＬＴと第２のラッチタイミングＬＴ２のど
ちらかの位相差が所定の値以下となったことを検出した
場合には、データ切替手段４０で位相差が所定の値以下
となったラッチタイミングの反対側のラッチタイミング
に対応するデータを選択して出力し、選択されたデータ
を出力手段５０は送信ラッチタイミングＳＬＴで出力す
るように構成する。
ータの受渡しを行うときのリタイミング方式に関し、受
信側のタイミングで出力したデータを送信側のタイミン
グでリタイミングを行うとき、タイミングの位相に関係
なく正確にデータ乗り換えを行うことのできるリタイミ
ング方式を実現することを目的とする。 【構成】位相監視手段３０が送信ラッチタイミングＳＬ
Ｔと第１のラッチタイミングＬＴ１、または送信ラッチ
タイミングＳＬＴと第２のラッチタイミングＬＴ２のど
ちらかの位相差が所定の値以下となったことを検出した
場合には、データ切替手段４０で位相差が所定の値以下
となったラッチタイミングの反対側のラッチタイミング
に対応するデータを選択して出力し、選択されたデータ
を出力手段５０は送信ラッチタイミングＳＬＴで出力す
るように構成する。
Description
【０００１】
【産業上の利用分野】本発明は異なるクロックタイミン
グを持つ２局間でのデータの受渡しを行うときのリタイ
ミング方式に関する。
グを持つ２局間でのデータの受渡しを行うときのリタイ
ミング方式に関する。
【０００２】異なるクロックタイミングを持つ２つの局
の間で、データの送受信を行うには、受信側のタイミン
グで発生するデータを送信ラッチタイミングでリタイミ
ングすることが必要である。
の間で、データの送受信を行うには、受信側のタイミン
グで発生するデータを送信ラッチタイミングでリタイミ
ングすることが必要である。
【０００３】図４はＦＥＢＥ返送方式を説明する図であ
り、リタイミング動作を行う例である。図中Ｒ１は分離
部、Ｒ２、Ｓ２は演算部、Ｒ３は比較部、Ｓ１は挿入
部、１００はリタイミング回路である。
り、リタイミング動作を行う例である。図中Ｒ１は分離
部、Ｒ２、Ｓ２は演算部、Ｒ３は比較部、Ｓ１は挿入
部、１００はリタイミング回路である。
【０００４】図において、受信データＤのパリティを演
算部Ｒ２で演算し比較部Ｒ３に入力する。一方、送信局
で書き込んだ受信データＤ中のオーバヘッドバイトの中
のパリティ演算結果を分離部Ｒ１で分離し比較部Ｒ３に
入力する。
算部Ｒ２で演算し比較部Ｒ３に入力する。一方、送信局
で書き込んだ受信データＤ中のオーバヘッドバイトの中
のパリティ演算結果を分離部Ｒ１で分離し比較部Ｒ３に
入力する。
【０００５】この２つのパリティを比較部Ｒ３により比
較し、比較結果をＦＥＢＥ(Far EndBlock Error) とし
て挿入部Ｓ１により、送信データＤの中に挿入して送信
局に返送するものである。
較し、比較結果をＦＥＢＥ(Far EndBlock Error) とし
て挿入部Ｓ１により、送信データＤの中に挿入して送信
局に返送するものである。
【０００６】このとき、リタイミング回路１００によ
り、受信側のタイミングＴＲから送信側のタイミングＴ
Ｓにリタイミングを行っている。かかるリタイミングを
行うときに、両タイミング間の位相マージンが低下して
も、データの２度読みや、データの取りこぼしを起こす
ことのないリタイミング方式が要求されている。
り、受信側のタイミングＴＲから送信側のタイミングＴ
Ｓにリタイミングを行っている。かかるリタイミングを
行うときに、両タイミング間の位相マージンが低下して
も、データの２度読みや、データの取りこぼしを起こす
ことのないリタイミング方式が要求されている。
【０００７】
【従来の技術】図５は従来例を説明する図を示す。図中
の分離部Ｒ１、演算部Ｒ２、比較部Ｒ３、挿入部Ｓ１は
図４で説明したと同一構成物である。
の分離部Ｒ１、演算部Ｒ２、比較部Ｒ３、挿入部Ｓ１は
図４で説明したと同一構成物である。
【０００８】従来例においては、図４のリタイミング回
路１００として２つのフリップフロップ回路（以下ＦＦ
回路と称する）１０１、１０２から構成している。図６
は従来例のタイムチャート（正常時）を示す図である。
以下タイムチャートにより動作を説明する。
路１００として２つのフリップフロップ回路（以下ＦＦ
回路と称する）１０１、１０２から構成している。図６
は従来例のタイムチャート（正常時）を示す図である。
以下タイムチャートにより動作を説明する。
【０００９】 受信側のタイミングＴＲを示す。
比較部Ｒ３の出力を受信側のタイミングＴＲで打って出
力したデータＤＡ１を示す。
比較部Ｒ３の出力を受信側のタイミングＴＲで打って出
力したデータＤＡ１を示す。
【００１０】 送信側のタイミングＴＳを示す。
ＦＦ回路１０１の出力するデータＤＡ１を送信側のタイ
ミングＴＳで打って出力したデータＤＡ２を示す。
ＦＦ回路１０１の出力するデータＤＡ１を送信側のタイ
ミングＴＳで打って出力したデータＤＡ２を示す。
【００１１】このように、受信側のタイミングＴＲで打
って出力したデータＤＡ１を、送信側のタイミングＴＳ
で打って出力することによりリタイミングを行ってい
る。
って出力したデータＤＡ１を、送信側のタイミングＴＳ
で打って出力することによりリタイミングを行ってい
る。
【００１２】
【発明が解決しようとする課題】上述の従来例におい
て、受信側のタイミングＴＲで出力したデータを、送信
側のタイミングＴＳでリタイミングを行うとき、受信側
のタイミングＴＲと送信側のタイミングＴＳとの間で位
相マージンが低下した場合には、データの２度読みや、
データの取りこぼしを起こしてしまう。
て、受信側のタイミングＴＲで出力したデータを、送信
側のタイミングＴＳでリタイミングを行うとき、受信側
のタイミングＴＲと送信側のタイミングＴＳとの間で位
相マージンが低下した場合には、データの２度読みや、
データの取りこぼしを起こしてしまう。
【００１３】図７は従来例のタイムチャート（異常時）
を示す。以下タイムチャートにより異常時の動作を説明
する。 受信側のタイミングＴＲを示す。
を示す。以下タイムチャートにより異常時の動作を説明
する。 受信側のタイミングＴＲを示す。
【００１４】 比較部Ｒ３の出力を受信側のタイミン
グＴＲで打って出力したデータＤＡ１を示す。 送信
側のタイミングＴＳを示す。破線から実線への矢印は、
送信側のタイミングＴＳの位相を制御するポインタアク
ションが行われたことを示し、（ａ）ではポインタアク
ションにより、送信側のタイミングＴＳの位相を遅延さ
せ、（ｂ）ではポインタアクションにより、送信側のタ
イミングＴＳの位相を早めている。
グＴＲで打って出力したデータＤＡ１を示す。 送信
側のタイミングＴＳを示す。破線から実線への矢印は、
送信側のタイミングＴＳの位相を制御するポインタアク
ションが行われたことを示し、（ａ）ではポインタアク
ションにより、送信側のタイミングＴＳの位相を遅延さ
せ、（ｂ）ではポインタアクションにより、送信側のタ
イミングＴＳの位相を早めている。
【００１５】 ＦＦ回路１０１の出力するデータＤＡ
１を送信側のタイミングＴＳで打って出力したデータＤ
Ａ２を示す。（ａ）ではスタッフ制御を行うポインタア
クションにより、送信側のタイミングＴＳの位相が遅延
したため、のＤＡ１の「２」のデータを出力できなく
なり、（ｂ）ではポインタアクションにより、送信側の
タイミングＴＳの位相が早くなったためにのＤＡ１の
「３」のデータを２回出力している例である。
１を送信側のタイミングＴＳで打って出力したデータＤ
Ａ２を示す。（ａ）ではスタッフ制御を行うポインタア
クションにより、送信側のタイミングＴＳの位相が遅延
したため、のＤＡ１の「２」のデータを出力できなく
なり、（ｂ）ではポインタアクションにより、送信側の
タイミングＴＳの位相が早くなったためにのＤＡ１の
「３」のデータを２回出力している例である。
【００１６】本発明は受信側のタイミングで出力したデ
ータを送信側のタイミングでリタイミングを行うとき、
タイミングの位相に関係なく正確にデータ乗り換えを行
うことのできるリタイミング方式を実現しようとする。
ータを送信側のタイミングでリタイミングを行うとき、
タイミングの位相に関係なく正確にデータ乗り換えを行
うことのできるリタイミング方式を実現しようとする。
【００１７】
【課題を解決するための手段】図１は本発明の原理を説
明するブロック図である。図中の１０は第１のラッチタ
イミングＬＴ１に同期したデータＤ１を発生する第１の
データ発生手段であり、２０は第１のラッチタイミング
ＬＴ１と所定の量位相が異なる第２のラッチタイミング
ＬＴ２に同期したデータＤ２を発生する第２のデータ発
生回路であり、３０は送信ラッチタイミングＳＬＴと、
第１および第２のラッチタイミンググＬＴ１、ＬＴ２と
の位相が所定の値以下となったことを検出して出力する
位相監視手段である。
明するブロック図である。図中の１０は第１のラッチタ
イミングＬＴ１に同期したデータＤ１を発生する第１の
データ発生手段であり、２０は第１のラッチタイミング
ＬＴ１と所定の量位相が異なる第２のラッチタイミング
ＬＴ２に同期したデータＤ２を発生する第２のデータ発
生回路であり、３０は送信ラッチタイミングＳＬＴと、
第１および第２のラッチタイミンググＬＴ１、ＬＴ２と
の位相が所定の値以下となったことを検出して出力する
位相監視手段である。
【００１８】また、４０は位相監視手段３０の出力によ
り、第１および第２のデータ発生回路１０、２０の出力
するデータの何れかを選択して出力するデータ切替手段
であり、５０はデータ切替手段４０の出力するデータを
送信ラッチタイミングＳＬＴで出力する出力手段であ
り、位相監視手段３０が、送信ラッチタイミングＳＬＴ
と第１のラッチタイミングＬＴ１、または送信ラッチタ
イミングＳＬＴと第２のラッチタイミングＬＴ２のどち
らかの位相差が所定の値以下となったことを検出した場
合には、データ切替手段４０で位相差が所定の値以下と
なったラッチタイミングの反対側のラッチタイミングに
対応するデータをを選択して出力し、選択されたデータ
を送信ラッチタイミングＳＬＴで出力する。
り、第１および第２のデータ発生回路１０、２０の出力
するデータの何れかを選択して出力するデータ切替手段
であり、５０はデータ切替手段４０の出力するデータを
送信ラッチタイミングＳＬＴで出力する出力手段であ
り、位相監視手段３０が、送信ラッチタイミングＳＬＴ
と第１のラッチタイミングＬＴ１、または送信ラッチタ
イミングＳＬＴと第２のラッチタイミングＬＴ２のどち
らかの位相差が所定の値以下となったことを検出した場
合には、データ切替手段４０で位相差が所定の値以下と
なったラッチタイミングの反対側のラッチタイミングに
対応するデータをを選択して出力し、選択されたデータ
を送信ラッチタイミングＳＬＴで出力する。
【００１９】
【作用】第１のラッチタイミングＬＴ１に同期したデー
タＤ１と、第１のラッチタイミングＬＴ１と所定量位相
の異なる第２のラッチタイミングＬＴ２に同期したデー
タＤ２の２つのデータを発生させておく。
タＤ１と、第１のラッチタイミングＬＴ１と所定量位相
の異なる第２のラッチタイミングＬＴ２に同期したデー
タＤ２の２つのデータを発生させておく。
【００２０】位相監視手段３０は、送信ラッチタイミン
グＳＬＴと第１のラッチタイミングＬＴ１、および送信
ラッチタイミングＳＬＴと第２のラッチタイミングＬＴ
２の位相差を監視し、位相マージンのある方のデータを
データ切替手段４０で選択して出力し、送信ラッチタイ
ミングＳＬＴで出力することにより、タイミングの位相
に関係なく正確にデータ乗り換えを行うことが可能とな
る。
グＳＬＴと第１のラッチタイミングＬＴ１、および送信
ラッチタイミングＳＬＴと第２のラッチタイミングＬＴ
２の位相差を監視し、位相マージンのある方のデータを
データ切替手段４０で選択して出力し、送信ラッチタイ
ミングＳＬＴで出力することにより、タイミングの位相
に関係なく正確にデータ乗り換えを行うことが可能とな
る。
【００２１】
【実施例】図２は本発明の実施例を説明する図である。
図中の１１、２１は第１および第２のデータ発生手段１
０、２０としてのデータ発生回路、３１は位相監視手段
３０としてのＪ−ＫＦＦ回路である。
図中の１１、２１は第１および第２のデータ発生手段１
０、２０としてのデータ発生回路、３１は位相監視手段
３０としてのＪ−ＫＦＦ回路である。
【００２２】また、論理積回路（以下ＡＮＤ回路と称す
る）４１、４２、論理和回路（以下ＯＲ回路と称する）
４３でデータ切替手段４０を構成し、５１は出力手段５
０としてのＦＦ回路である。
る）４１、４２、論理和回路（以下ＯＲ回路と称する）
４３でデータ切替手段４０を構成し、５１は出力手段５
０としてのＦＦ回路である。
【００２３】図３は本発明の実施例のタイムチャートを
示す。図３のタイムチャートにより実施例の動作を説明
する。 受信側の第１のタイミングＬＴ１を示す。
示す。図３のタイムチャートにより実施例の動作を説明
する。 受信側の第１のタイミングＬＴ１を示す。
【００２４】 入力データＤｉを第１のラッチタイミ
ングＬＴ１で打って出力したデータＤ１である。 位
相監視を行うためのタイミングパルスＴ１であり、第１
のラッチタイミングＬＴ１の立ち上がりを中心としてそ
の前後に８ビットの幅をとったパルスである。本実施例
では８ビット単位のバイトスタッフを行うので、前後に
８ビットの幅をとっている。
ングＬＴ１で打って出力したデータＤ１である。 位
相監視を行うためのタイミングパルスＴ１であり、第１
のラッチタイミングＬＴ１の立ち上がりを中心としてそ
の前後に８ビットの幅をとったパルスである。本実施例
では８ビット単位のバイトスタッフを行うので、前後に
８ビットの幅をとっている。
【００２５】 受信側の第２のラッチタイミングＬＴ
２を示す。第２のラッチタイミングＬＴ２は第１のラッ
チタイミングＬＴ１に１／２フレームずれたタイミング
とすることにより、マージンを大きくとれるようにして
いる。
２を示す。第２のラッチタイミングＬＴ２は第１のラッ
チタイミングＬＴ１に１／２フレームずれたタイミング
とすることにより、マージンを大きくとれるようにして
いる。
【００２６】 入力データＤｉを第２のラッチタイミ
ングＬＴ２で打って出力したデータＤ２である。 位
相監視を行うためのタイミングパルスＴ２であり、第２
のラッチタイミングＬＴ２の立ち上がりを中心としてそ
の前後に８ビットの幅をとったパルスである。
ングＬＴ２で打って出力したデータＤ２である。 位
相監視を行うためのタイミングパルスＴ２であり、第２
のラッチタイミングＬＴ２の立ち上がりを中心としてそ
の前後に８ビットの幅をとったパルスである。
【００２７】 送信ラッチタイミングＳＬＴである。
送信ラッチタイミングＳＬＴの立ち上がりでは、タイミ
ングパルスＴ１は「１」であり、タイミングパルスＴ２
は「０」であるので、Ｊ−ＫＦＦ回路３１には「０」、
「１」が出力される。
送信ラッチタイミングＳＬＴの立ち上がりでは、タイミ
ングパルスＴ１は「１」であり、タイミングパルスＴ２
は「０」であるので、Ｊ−ＫＦＦ回路３１には「０」、
「１」が出力される。
【００２８】したがって、ＡＮＤ回路４１には「０」が
入力されるので、データＤ１はインヒビットされ、ＡＮ
Ｄ回路４２には「１」が入力されるので、データＤ２が
出力される。
入力されるので、データＤ１はインヒビットされ、ＡＮ
Ｄ回路４２には「１」が入力されるので、データＤ２が
出力される。
【００２９】 ＡＮＤ回路４２から出力されるデータ
Ｄ２をＦＦ回路５１で打って出力したデータＤｏであ
る。このように、受信側の第１のラッチタイミングＬＴ
１と第２のラッチタイミングＬＴ２との位相差を１／２
フレームとしておくことにより、マージンを大きくとる
ことが可能となりタイミング乗り換え時のデータ２度読
みや、データの欠落をなくすることができる。
Ｄ２をＦＦ回路５１で打って出力したデータＤｏであ
る。このように、受信側の第１のラッチタイミングＬＴ
１と第２のラッチタイミングＬＴ２との位相差を１／２
フレームとしておくことにより、マージンを大きくとる
ことが可能となりタイミング乗り換え時のデータ２度読
みや、データの欠落をなくすることができる。
【００３０】また、上述の実施例においてはタイミング
パルスＴ１、Ｔ２を第１のラッチタイミングＬＴ１、第
２のラッチタイミングＬＴ２の立ち上がりエッジに対し
て±８ビット幅としたが、この値に限定されるものでは
なく、送信データの速度により変更して、安定にリタイ
ミングを行うことができる。
パルスＴ１、Ｔ２を第１のラッチタイミングＬＴ１、第
２のラッチタイミングＬＴ２の立ち上がりエッジに対し
て±８ビット幅としたが、この値に限定されるものでは
なく、送信データの速度により変更して、安定にリタイ
ミングを行うことができる。
【００３１】
【発明の効果】本発明によれば、異なるクロックタイミ
ングをもつ２局間でのデータの受渡しを行うときに、２
つの異なるタイミングもつデータを発生させておき、送
信側ラッチタイミングに近くなった場合には、その反対
側のデータを選択し出力してデータを乗り換えを行うこ
とによりデータの２度読み、データの欠落を起こすこと
のないリタイミング方式を実現することができる。
ングをもつ２局間でのデータの受渡しを行うときに、２
つの異なるタイミングもつデータを発生させておき、送
信側ラッチタイミングに近くなった場合には、その反対
側のデータを選択し出力してデータを乗り換えを行うこ
とによりデータの２度読み、データの欠落を起こすこと
のないリタイミング方式を実現することができる。
【図１】 本発明の原理を説明するブロック図
【図２】 本発明の実施例を説明する図
【図３】 本発明の実施例のタイムチャート
【図４】 ＦＥＢＥ返送方式を説明する図
【図５】 従来例を説明する図
【図６】 従来例のタイムチャート（正常時）
【図７】 従来例のタイムチャート（異常時）
１０ 第１のデータ発生手段
１１、１２ データ発生回路
２０ 第２のデータ発生手段
３０ 位相監視手段
３１ Ｊ−ＫＦＦ回路
４０ データ切替手段
４１、４２ ＡＮＤ回路
４３ ＯＲ回路
５０ 出力手段
５１、１０１、１０２ ＦＦ回路
１００ リタイミング回路
Ｒ１ 分離部
Ｒ２、Ｓ２ 演算部
Ｒ３ 比較部
Ｓ１ 挿入部
Claims (2)
- 【請求項１】 異なるクロックタイミングを持つ２局間
でのデータの受渡しを行うときのリタイミング方式であ
って、 第１のラッチタイミング（ＬＴ１）に同期したデータ
（Ｄ１）を発生する第１のデータ発生手段（１０）と、 前記第１のラッチタイミング（ＬＴ１）と所定の量位相
が異なる第２のラッチタイミング（ＬＴ２）に同期した
データ（Ｄ２）を発生する第２のデータ発生手段（２
０）と、 送信ラッチタイミング（ＳＬＴ）と、前記第１および第
２のラッチタイミンググ（ＬＴ１、ＬＴ２）との位相が
所定の値以下となったことを検出して出力する位相監視
手段（３０）と、 前記位相監視手段（３０）の出力により、前記第１およ
び第２のデータ発生手段（１０、２０）の出力するデー
タ（Ｄ１、Ｄ２）の何れかを選択して出力するデータ切
替手段（４０）と、 前記データ切替手段（４０）の出力するデータを前記送
信ラッチタイミング（ＳＬＴ）で出力する出力手段（５
０）を備え、 前記位相監視手段（３０）が、前記送信ラッチタイミン
グ（ＳＬＴ）と前記第１のラッチタイミング（ＬＴ
１）、または前記送信ラッチタイミング（ＳＬＴ）と前
記第２のラッチタイミング（ＬＴ２）のどちらかの位相
差が所定の値以下となったことを検出した場合には、前
記データ切替手段（４０）で位相差が所定の値以下とな
ったラッチタイミングの反対側のラッチタイミングに対
応するデータを選択して出力し、選択されたデータを前
記送信ラッチタイミング（ＳＬＴ）で出力することを特
徴とするリタイミング方式。 - 【請求項２】 前記位相監視手段（３０）は、前記第１
および第２のラッチタイミンググ（ＬＴ１、ＬＴ２）の
立ち上がりエッジを中心とし、その前後に所定の幅をも
つタイミングパルス（Ｔ１、Ｔ２）をＪ−Ｋ入力とし、
前記送信ラッチタイミング（ＳＬＴ）をクロック入力と
するＪ−Ｋフリップフロップ回路（３１）より構成した
ことを特徴とする請求項１記載のリタイミング方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3167851A JPH0514328A (ja) | 1991-07-09 | 1991-07-09 | リタイミング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3167851A JPH0514328A (ja) | 1991-07-09 | 1991-07-09 | リタイミング方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0514328A true JPH0514328A (ja) | 1993-01-22 |
Family
ID=15857268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3167851A Withdrawn JPH0514328A (ja) | 1991-07-09 | 1991-07-09 | リタイミング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0514328A (ja) |
-
1991
- 1991-07-09 JP JP3167851A patent/JPH0514328A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0688447B1 (en) | De-skewer for serial data bus | |
| US5907566A (en) | Continuous byte-stream encoder/decoder using frequency increase and cyclic redundancy check | |
| US6208667B1 (en) | Constant phase crossbar switch | |
| JPH055710Y2 (ja) | ||
| EP0679307B1 (en) | Delay line separator for data bus | |
| US8005130B2 (en) | Transmitter and receiver using forward clock overlaying link information | |
| JPH02247709A (ja) | スキユー除去方法 | |
| JP3891841B2 (ja) | 伝送システム | |
| JPH09509536A (ja) | データ位相整合回路 | |
| WO1986003638A1 (en) | Clock recovery circuit | |
| JP2001352318A (ja) | 送信回路とその方法、受信回路とその方法およびデータ通信装置 | |
| US5619532A (en) | Digital communication system | |
| JPH0514328A (ja) | リタイミング方式 | |
| JPS61127243A (ja) | ビツト位相同期回路 | |
| JP3157029B2 (ja) | データ受信装置 | |
| US4818894A (en) | Method and apparatus for obtaining high frequency resolution of a low frequency signal | |
| JP3868776B2 (ja) | 双方向データ送受信方法及びシステム | |
| AU3798693A (en) | Accelerated token ring network | |
| KR910006000B1 (ko) | 고속 데이타-클럭동기프로세서 | |
| JP2698287B2 (ja) | 調歩同期方式通信のための受信回路 | |
| JP2919212B2 (ja) | セルシーケンス同期回路の遅延減少方式 | |
| JPH04351030A (ja) | タイミング乗り換え方式 | |
| JPH05336099A (ja) | Ａｔｍセル先頭同期方法 | |
| JPH08139742A (ja) | 多重伝送装置 | |
| JPH06350573A (ja) | 監視データ付け替え回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |