JPH0514328A - リタイミング方式 - Google Patents

リタイミング方式

Info

Publication number
JPH0514328A
JPH0514328A JP3167851A JP16785191A JPH0514328A JP H0514328 A JPH0514328 A JP H0514328A JP 3167851 A JP3167851 A JP 3167851A JP 16785191 A JP16785191 A JP 16785191A JP H0514328 A JPH0514328 A JP H0514328A
Authority
JP
Japan
Prior art keywords
data
timing
latch timing
output
slt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3167851A
Other languages
English (en)
Inventor
Yukio Suda
幸夫 須田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3167851A priority Critical patent/JPH0514328A/ja
Publication of JPH0514328A publication Critical patent/JPH0514328A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【目的】異なるクロックタイミングを持つ2局間でのデ
ータの受渡しを行うときのリタイミング方式に関し、受
信側のタイミングで出力したデータを送信側のタイミン
グでリタイミングを行うとき、タイミングの位相に関係
なく正確にデータ乗り換えを行うことのできるリタイミ
ング方式を実現することを目的とする。 【構成】位相監視手段30が送信ラッチタイミングSL
Tと第1のラッチタイミングLT1、または送信ラッチ
タイミングSLTと第2のラッチタイミングLT2のど
ちらかの位相差が所定の値以下となったことを検出した
場合には、データ切替手段40で位相差が所定の値以下
となったラッチタイミングの反対側のラッチタイミング
に対応するデータを選択して出力し、選択されたデータ
を出力手段50は送信ラッチタイミングSLTで出力す
るように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は異なるクロックタイミン
グを持つ2局間でのデータの受渡しを行うときのリタイ
ミング方式に関する。
【0002】異なるクロックタイミングを持つ2つの局
の間で、データの送受信を行うには、受信側のタイミン
グで発生するデータを送信ラッチタイミングでリタイミ
ングすることが必要である。
【0003】図4はFEBE返送方式を説明する図であ
り、リタイミング動作を行う例である。図中R1は分離
部、R2、S2は演算部、R3は比較部、S1は挿入
部、100はリタイミング回路である。
【0004】図において、受信データDのパリティを演
算部R2で演算し比較部R3に入力する。一方、送信局
で書き込んだ受信データD中のオーバヘッドバイトの中
のパリティ演算結果を分離部R1で分離し比較部R3に
入力する。
【0005】この2つのパリティを比較部R3により比
較し、比較結果をFEBE(Far EndBlock Error) とし
て挿入部S1により、送信データDの中に挿入して送信
局に返送するものである。
【0006】このとき、リタイミング回路100によ
り、受信側のタイミングTRから送信側のタイミングT
Sにリタイミングを行っている。かかるリタイミングを
行うときに、両タイミング間の位相マージンが低下して
も、データの2度読みや、データの取りこぼしを起こす
ことのないリタイミング方式が要求されている。
【0007】
【従来の技術】図5は従来例を説明する図を示す。図中
の分離部R1、演算部R2、比較部R3、挿入部S1は
図4で説明したと同一構成物である。
【0008】従来例においては、図4のリタイミング回
路100として2つのフリップフロップ回路(以下FF
回路と称する)101、102から構成している。図6
は従来例のタイムチャート(正常時)を示す図である。
以下タイムチャートにより動作を説明する。
【0009】 受信側のタイミングTRを示す。
比較部R3の出力を受信側のタイミングTRで打って出
力したデータDA1を示す。
【0010】 送信側のタイミングTSを示す。
FF回路101の出力するデータDA1を送信側のタイ
ミングTSで打って出力したデータDA2を示す。
【0011】このように、受信側のタイミングTRで打
って出力したデータDA1を、送信側のタイミングTS
で打って出力することによりリタイミングを行ってい
る。
【0012】
【発明が解決しようとする課題】上述の従来例におい
て、受信側のタイミングTRで出力したデータを、送信
側のタイミングTSでリタイミングを行うとき、受信側
のタイミングTRと送信側のタイミングTSとの間で位
相マージンが低下した場合には、データの2度読みや、
データの取りこぼしを起こしてしまう。
【0013】図7は従来例のタイムチャート(異常時)
を示す。以下タイムチャートにより異常時の動作を説明
する。 受信側のタイミングTRを示す。
【0014】 比較部R3の出力を受信側のタイミン
グTRで打って出力したデータDA1を示す。 送信
側のタイミングTSを示す。破線から実線への矢印は、
送信側のタイミングTSの位相を制御するポインタアク
ションが行われたことを示し、(a)ではポインタアク
ションにより、送信側のタイミングTSの位相を遅延さ
せ、(b)ではポインタアクションにより、送信側のタ
イミングTSの位相を早めている。
【0015】 FF回路101の出力するデータDA
1を送信側のタイミングTSで打って出力したデータD
A2を示す。(a)ではスタッフ制御を行うポインタア
クションにより、送信側のタイミングTSの位相が遅延
したため、のDA1の「2」のデータを出力できなく
なり、(b)ではポインタアクションにより、送信側の
タイミングTSの位相が早くなったためにのDA1の
「3」のデータを2回出力している例である。
【0016】本発明は受信側のタイミングで出力したデ
ータを送信側のタイミングでリタイミングを行うとき、
タイミングの位相に関係なく正確にデータ乗り換えを行
うことのできるリタイミング方式を実現しようとする。
【0017】
【課題を解決するための手段】図1は本発明の原理を説
明するブロック図である。図中の10は第1のラッチタ
イミングLT1に同期したデータD1を発生する第1の
データ発生手段であり、20は第1のラッチタイミング
LT1と所定の量位相が異なる第2のラッチタイミング
LT2に同期したデータD2を発生する第2のデータ発
生回路であり、30は送信ラッチタイミングSLTと、
第1および第2のラッチタイミンググLT1、LT2と
の位相が所定の値以下となったことを検出して出力する
位相監視手段である。
【0018】また、40は位相監視手段30の出力によ
り、第1および第2のデータ発生回路10、20の出力
するデータの何れかを選択して出力するデータ切替手段
であり、50はデータ切替手段40の出力するデータを
送信ラッチタイミングSLTで出力する出力手段であ
り、位相監視手段30が、送信ラッチタイミングSLT
と第1のラッチタイミングLT1、または送信ラッチタ
イミングSLTと第2のラッチタイミングLT2のどち
らかの位相差が所定の値以下となったことを検出した場
合には、データ切替手段40で位相差が所定の値以下と
なったラッチタイミングの反対側のラッチタイミングに
対応するデータをを選択して出力し、選択されたデータ
を送信ラッチタイミングSLTで出力する。
【0019】
【作用】第1のラッチタイミングLT1に同期したデー
タD1と、第1のラッチタイミングLT1と所定量位相
の異なる第2のラッチタイミングLT2に同期したデー
タD2の2つのデータを発生させておく。
【0020】位相監視手段30は、送信ラッチタイミン
グSLTと第1のラッチタイミングLT1、および送信
ラッチタイミングSLTと第2のラッチタイミングLT
2の位相差を監視し、位相マージンのある方のデータを
データ切替手段40で選択して出力し、送信ラッチタイ
ミングSLTで出力することにより、タイミングの位相
に関係なく正確にデータ乗り換えを行うことが可能とな
る。
【0021】
【実施例】図2は本発明の実施例を説明する図である。
図中の11、21は第1および第2のデータ発生手段1
0、20としてのデータ発生回路、31は位相監視手段
30としてのJ−KFF回路である。
【0022】また、論理積回路(以下AND回路と称す
る)41、42、論理和回路(以下OR回路と称する)
43でデータ切替手段40を構成し、51は出力手段5
0としてのFF回路である。
【0023】図3は本発明の実施例のタイムチャートを
示す。図3のタイムチャートにより実施例の動作を説明
する。 受信側の第1のタイミングLT1を示す。
【0024】 入力データDiを第1のラッチタイミ
ングLT1で打って出力したデータD1である。 位
相監視を行うためのタイミングパルスT1であり、第1
のラッチタイミングLT1の立ち上がりを中心としてそ
の前後に8ビットの幅をとったパルスである。本実施例
では8ビット単位のバイトスタッフを行うので、前後に
8ビットの幅をとっている。
【0025】 受信側の第2のラッチタイミングLT
2を示す。第2のラッチタイミングLT2は第1のラッ
チタイミングLT1に1/2フレームずれたタイミング
とすることにより、マージンを大きくとれるようにして
いる。
【0026】 入力データDiを第2のラッチタイミ
ングLT2で打って出力したデータD2である。 位
相監視を行うためのタイミングパルスT2であり、第2
のラッチタイミングLT2の立ち上がりを中心としてそ
の前後に8ビットの幅をとったパルスである。
【0027】 送信ラッチタイミングSLTである。
送信ラッチタイミングSLTの立ち上がりでは、タイミ
ングパルスT1は「1」であり、タイミングパルスT2
は「0」であるので、J−KFF回路31には「0」、
「1」が出力される。
【0028】したがって、AND回路41には「0」が
入力されるので、データD1はインヒビットされ、AN
D回路42には「1」が入力されるので、データD2が
出力される。
【0029】 AND回路42から出力されるデータ
D2をFF回路51で打って出力したデータDoであ
る。このように、受信側の第1のラッチタイミングLT
1と第2のラッチタイミングLT2との位相差を1/2
フレームとしておくことにより、マージンを大きくとる
ことが可能となりタイミング乗り換え時のデータ2度読
みや、データの欠落をなくすることができる。
【0030】また、上述の実施例においてはタイミング
パルスT1、T2を第1のラッチタイミングLT1、第
2のラッチタイミングLT2の立ち上がりエッジに対し
て±8ビット幅としたが、この値に限定されるものでは
なく、送信データの速度により変更して、安定にリタイ
ミングを行うことができる。
【0031】
【発明の効果】本発明によれば、異なるクロックタイミ
ングをもつ2局間でのデータの受渡しを行うときに、2
つの異なるタイミングもつデータを発生させておき、送
信側ラッチタイミングに近くなった場合には、その反対
側のデータを選択し出力してデータを乗り換えを行うこ
とによりデータの2度読み、データの欠落を起こすこと
のないリタイミング方式を実現することができる。
【図面の簡単な説明】
【図1】 本発明の原理を説明するブロック図
【図2】 本発明の実施例を説明する図
【図3】 本発明の実施例のタイムチャート
【図4】 FEBE返送方式を説明する図
【図5】 従来例を説明する図
【図6】 従来例のタイムチャート(正常時)
【図7】 従来例のタイムチャート(異常時)
【符号の説明】
10 第1のデータ発生手段 11、12 データ発生回路 20 第2のデータ発生手段 30 位相監視手段 31 J−KFF回路 40 データ切替手段 41、42 AND回路 43 OR回路 50 出力手段 51、101、102 FF回路 100 リタイミング回路 R1 分離部 R2、S2 演算部 R3 比較部 S1 挿入部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 異なるクロックタイミングを持つ2局間
    でのデータの受渡しを行うときのリタイミング方式であ
    って、 第1のラッチタイミング(LT1)に同期したデータ
    (D1)を発生する第1のデータ発生手段(10)と、 前記第1のラッチタイミング(LT1)と所定の量位相
    が異なる第2のラッチタイミング(LT2)に同期した
    データ(D2)を発生する第2のデータ発生手段(2
    0)と、 送信ラッチタイミング(SLT)と、前記第1および第
    2のラッチタイミンググ(LT1、LT2)との位相が
    所定の値以下となったことを検出して出力する位相監視
    手段(30)と、 前記位相監視手段(30)の出力により、前記第1およ
    び第2のデータ発生手段(10、20)の出力するデー
    タ(D1、D2)の何れかを選択して出力するデータ切
    替手段(40)と、 前記データ切替手段(40)の出力するデータを前記送
    信ラッチタイミング(SLT)で出力する出力手段(5
    0)を備え、 前記位相監視手段(30)が、前記送信ラッチタイミン
    グ(SLT)と前記第1のラッチタイミング(LT
    1)、または前記送信ラッチタイミング(SLT)と前
    記第2のラッチタイミング(LT2)のどちらかの位相
    差が所定の値以下となったことを検出した場合には、前
    記データ切替手段(40)で位相差が所定の値以下とな
    ったラッチタイミングの反対側のラッチタイミングに対
    応するデータを選択して出力し、選択されたデータを前
    記送信ラッチタイミング(SLT)で出力することを特
    徴とするリタイミング方式。
  2. 【請求項2】 前記位相監視手段(30)は、前記第1
    および第2のラッチタイミンググ(LT1、LT2)の
    立ち上がりエッジを中心とし、その前後に所定の幅をも
    つタイミングパルス(T1、T2)をJ−K入力とし、
    前記送信ラッチタイミング(SLT)をクロック入力と
    するJ−Kフリップフロップ回路(31)より構成した
    ことを特徴とする請求項1記載のリタイミング方式。
JP3167851A 1991-07-09 1991-07-09 リタイミング方式 Withdrawn JPH0514328A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3167851A JPH0514328A (ja) 1991-07-09 1991-07-09 リタイミング方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3167851A JPH0514328A (ja) 1991-07-09 1991-07-09 リタイミング方式

Publications (1)

Publication Number Publication Date
JPH0514328A true JPH0514328A (ja) 1993-01-22

Family

ID=15857268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3167851A Withdrawn JPH0514328A (ja) 1991-07-09 1991-07-09 リタイミング方式

Country Status (1)

Country Link
JP (1) JPH0514328A (ja)

Similar Documents

Publication Publication Date Title
EP0688447B1 (en) De-skewer for serial data bus
US5907566A (en) Continuous byte-stream encoder/decoder using frequency increase and cyclic redundancy check
US6208667B1 (en) Constant phase crossbar switch
JPH055710Y2 (ja)
EP0679307B1 (en) Delay line separator for data bus
US8005130B2 (en) Transmitter and receiver using forward clock overlaying link information
JPH02247709A (ja) スキユー除去方法
JP3891841B2 (ja) 伝送システム
JPH09509536A (ja) データ位相整合回路
US5430773A (en) Data sampling apparatus, and resultant digital data transmission system
JP2001352318A (ja) 送信回路とその方法、受信回路とその方法およびデータ通信装置
US5619532A (en) Digital communication system
JPH0514328A (ja) リタイミング方式
JPS61127243A (ja) ビツト位相同期回路
JP3157029B2 (ja) データ受信装置
US4818894A (en) Method and apparatus for obtaining high frequency resolution of a low frequency signal
JP3868776B2 (ja) 双方向データ送受信方法及びシステム
AU3798693A (en) Accelerated token ring network
KR910006000B1 (ko) 고속 데이타-클럭동기프로세서
JP2698287B2 (ja) 調歩同期方式通信のための受信回路
JP2919212B2 (ja) セルシーケンス同期回路の遅延減少方式
JPH04351030A (ja) タイミング乗り換え方式
JPH05336099A (ja) Atmセル先頭同期方法
JPH08139742A (ja) 多重伝送装置
JPH06350573A (ja) 監視データ付け替え回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981008