JPH06350573A - 監視データ付け替え回路 - Google Patents

監視データ付け替え回路

Info

Publication number
JPH06350573A
JPH06350573A JP5140298A JP14029893A JPH06350573A JP H06350573 A JPH06350573 A JP H06350573A JP 5140298 A JP5140298 A JP 5140298A JP 14029893 A JP14029893 A JP 14029893A JP H06350573 A JPH06350573 A JP H06350573A
Authority
JP
Japan
Prior art keywords
data
circuit
output
monitoring
monitoring data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5140298A
Other languages
English (en)
Other versions
JP2624120B2 (ja
Inventor
Rieko Yamamoto
理恵子 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5140298A priority Critical patent/JP2624120B2/ja
Publication of JPH06350573A publication Critical patent/JPH06350573A/ja
Application granted granted Critical
Publication of JP2624120B2 publication Critical patent/JP2624120B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 回路の規模を小さくする。 【構成】 検出回路1は主信号11から監視データと挿
入前データを検出して出力端子12と13に出力する。
排他的論理和回路8は、挿入データと出力端子13から
のデータの差を遅延回路4に与えてデータを次フレーム
の監視データの付け替えタイミングに合わせて出力端子
19に出力する。排他的論理和回路5は、出力端子17
と12からのデータの差を遅延回路2に与えてデータを
次フレームの監視データの付け替えタイミングに合わせ
て出力端子15に出力する。排他的論理和回路6は出力
端子15と12とからのデータの和を出力端子16に出
力する。排他的論理和回路7は出力端子16と19から
のデータの和を出力端子17に出力する。挿入回路3は
主信号11に出力端子20と17とのデータを挿入す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、主信号に新しいデータ
を挿入する時に監視データを付け替えることのできる監
視データ付け替え回路に関する。
【0002】
【従来の技術】同期端局装置では、図1に示すように、
N個のデータで主信号の1フレームを構成する。この
時、1フレーム中の個々のデータ位置をタイムスロット
と呼ぶが、すべてのタイムスロットをデータ領域として
使用することは少なく、空きタイムスロットを設定して
付加情報や回線の監視情報などを送受信することが一般
的である。TSとはタイムスロット(Time Slo
t)の略であり、TSの添え字はフレーム先頭からの数
を示す。
【0003】主信号が“0”または“1”の二つの値を
とる場合の回線の監視方法の一つとして、1フレーム中
に監視データ用のタイムスロットを一つ設定し、送信側
で1フレーム中のすべてのタイムスロットのデータの和
を計算し、そのパリティビットを次のフレームの監視デ
ータ用タイムスロットに挿入し、受信側でパリティチェ
ックを行う方法がある。パリティを偶数に設定するか奇
数に設定するかは、あらかじめ送受間で決めておく。
【0004】ここで、送信側つまり回線監視区間の始点
で監視用データを挿入してから受信側つまり回線監視区
間の終点でパリティチェックを行うまでの間に、主信号
の特定タイムスロットにデータを挿入しそれにより監視
データを付け替える回路について考える。図2は、この
ような場合の主信号の構成の一例である。この例では、
データを挿入する位置はTS2 、監視データの位置はT
4 であり、dn はTS2 の挿入前データ、Dn はTS
2 に挿入されたデータ、fn はTS2 にデータを挿入す
る前の監視データ、Fn はTS2 にデータを挿入したこ
とにより付け替わった監視データである。
【0005】従来の監視データ付け替え回路は、回線監
視区間内で主信号に新しいデータを挿入する場合に、デ
ータを挿入するとともに監視データも付け替えることを
目的として用いられている。
【0006】図7は、従来の監視データ付け替え回路の
ブロック図である。説明を簡単にするために、図1に示
すような主信号の構成の場合について動作を説明する。
検出回路41は、入力主信号11からTS4 の監視デー
タ31を検出して比較回路43に与える。パリティ計算
回路42は、入力主信号11の1フレーム中のすべての
タイムスロットのデータの和を計算してパリティビット
を求めてパリティ計算結果32を比較回路43に与え
る。比較回路43は、現フレームから検出した監視デー
タ31と前フレームのパリティ計算結果32とを比較し
た比較結果33を出力する。比較結果33は、回線監視
区間の始点からこの従来の監視データ付け替え回路まで
の回線の監視情報である。
【0007】パリティ計算回路44は、出力主信号21
の1フレーム中のすべてのタイムスロットのデータの和
を計算してパリティビットを求めてパリティ計算結果3
4を挿入回路3に与える。挿入回路3は、挿入データ2
0を入力主信号11のTS2に挿入し、前フレームのパ
リティ計算結果34を入力主信号11のTS4 に挿入し
て21に出力する。この時、主信号のTS2 にはdn
替わりにDn が挿入され、TS4 にはfn の替わりにF
n が挿入されており、データが挿入されているとともに
監視データが付け替えられている。
【0008】
【発明が解決しようとする課題】この従来の監視データ
付け替え回路では、特定のタイムスロットにデータを挿
入した後の主信号について1フレーム中のすべてのタイ
ムスロットのデータの和を計算してパリティビットを求
め、それを新しい監視データとして主信号に挿入してい
る。つまり回線監視区間の途中であるにも関わらず、回
線監視区間の始点と同じ方法で監視データを付け替えて
いるので、始点からこのデータ挿入点までの回線監視情
報を保持することなく監視データを付け替えてしまって
いる。
【0009】このため、データの挿入点で始点から挿入
点までの回線監視情報を取り出すための手段、例えば図
7の検出回路41とパリティ計算回路42と比較回路4
3とからなる回路が必要になる。また、取り出した回線
監視情報を回線監視区間の終点まで送信するための手
段、例えば主信号の空きタイムスロットを使用するなど
の手段が必要になる。また、終点では主信号の監視デー
タを用いてパリティチェックを行うことにより取り出し
たデータ挿入点から終点までの回線監視情報と、データ
挿入点から送信されてきた始点からデータ挿入点までの
回線監視情報とを合わせて回線監視区間すべての監視情
報として判断するための手段が必要になる。これら三つ
の手段は、回線監視区間内で主信号に新しいデータを挿
入する場合に、データを挿入するとももに監視データも
付け替える、という本来の目的とは無関係の余分な手段
である。
【0010】従って、本発明の課題は、余分な手段をな
くし、回線監視区間全体において回路の規模を小さくす
ることができる監視データ付け替え回路を提供すること
にある。
【0011】
【課題を解決するための手段】本発明によれば、回線を
監視するために、1フレーム中のすべてのデータの和を
計算し、そのパリティビットを監視用データとして次の
フレームに持つような構成の主信号を送受信する回線監
視区間内で、主信号にデータを挿入するとともに監視デ
ータを付け替える監視データ付け替え回路において、主
信号に新しいデータを挿入する場合に挿入点までの監視
データを保持したままで監視データを付け替えることを
特徴とする監視データ付け替え回路が得られる。
【0012】また、本発明によれば、回線を監視するた
めに、1フレーム中のすべてのデータの和を計算し、そ
のパリティビットを監視用データとして次のフレームに
持つような構成の主信号を送受信する回線監視区間内
で、主信号にデータを挿入するとともに監視データを付
け替える監視データ付け替え回路において、データ挿入
前の主信号を入力し監視データとこれからデータを挿入
する位置のデータである挿入前データとを検出して出力
する検出回路と、挿入データと前記検出回路からの出力
である挿入前データとを入力してその差を出力する第1
の排他的論理和回路と、前記第1の排他的論理和回路の
出力を入力し次のフレームの監視データの付け替えに適
するタイミングに遅らせて出力する第1の遅延回路と、
第4の排他的論理和回路の出力である付け替え後監視デ
ータと前記検出回路からの出力である監視データとを入
力しその差を出力する第2の排他的論理和回路と、前記
第2の排他的論理和回路の出力を入力し次のフレームの
監視データの付け替えに適するタイミングに送らせて出
力する第2の遅延回路と、前記検出回路からの出力であ
る監視データと前記第2の遅延回路の出力とを入力しそ
の和を出力する第3の排他的論理和回路と、前記第3の
排他的論理和回路の出力と前記第1の遅延回路の出力と
を入力しその和を付け替え後監視データとして出力する
第4の排他的論理和回路と、データ挿入前の主信号と挿
入データと前記第4の排他的論理和回路の出力である付
け替え後監視データを入力しデータ挿入位置に挿入デー
タを挿入し監視データ位置に付け替え後監視データを挿
入して出力する挿入回路とを備えることを特徴とする監
視データ付け替え回路が得られる。
【0013】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0014】初めに、本発明における付け替え後監視デ
ータの求め方について説明する。
【0015】図2は本発明を使用する主信号の構成の一
例である。前に述べたように、TSとはタイムスロット
(Time Slot)の略であり、TSの添え字はフ
レーム先頭からの数を示す。この例では、データを挿入
する位置はTS2 、監視データの位置はTS4 であり、
n はTS2 の挿入前データ、Dn はTS2 に挿入され
たデータ、fn はTS2 にデータを挿入する前の監視デ
ータ、Fn はTS2 にデータを挿入したことにより付け
替わった監視データである。いま、F2 を求めることを
考えて、その前のフレームのデータの変化についてのみ
注目する。f2をF2 に付け替える原因は、前のフレー
ムでd1 がD1 に、f1 がF1 に替わったことのみであ
る。なお、主信号は連続しているので、f1 がF1 に替
わる原因は、f2 をF2 に付け替わるのと同様に、その
前のフレームのデータの変化によるものである。f2
前のフレームのすべてのタイムスロットのデータの和を
計算することにより求めることができるパリティビット
であるから、f2 からF2を求めるには、データ挿入前
の前フレームから何が削除され、データ挿入後の前フレ
ームに何が追加されているかを求めればよい。これによ
り、f2 からd1 とf1 を引き、D1 とF1 とを足した
値がF2 であることがわかる。つまり、{F2 =f2
1 −f1 +D1 +F1 }としてF2 を求めることがで
きる。これをnを用いて一般的な式で示すとFは次の
数1で表される。
【0016】
【数1】
【0017】上記数1式と等価の回路を提供すれば、回
線監視区間内で主信号に新しいデータを挿入する場合に
挿入点までの回線監視情報を保持したまま監視データを
付け替えることができる回路を提供することになる。
【0018】次に、本発明の実施例における各部の動作
について説明する。図3は、本発明の実施例を示すブロ
ック図である。図を簡単にするために、主信号の1タイ
ムスロットのデータが1ビットの場合について示してあ
る。一般に“0”または“1”の二つの値をとる信号の
和及び差は、いずれも排他的論理和回路によって求める
ことができる。また、図4,図5および図6は、いずれ
も図3の実施例の各部における動作を示す波形図の一例
であり、同一時間内の波形図である。波形図中、主信号
のTS2 とTS4 以外は特に関係ないので省略してあ
り、他の信号の×印の部分は過渡期のデータであり本発
明に対して意味を持たないことを示す。以後、現在注目
しているフレームの添え字をnとして説明を記す。
【0019】図3において、検出回路1は、入力主信号
11から監視データfn を検出して出力端子12に出力
し挿入前データdn を検出して出力端子13に出力す
る。排他的論理和回路8は、入力端子20からの挿入デ
ータDと出力端子13からの挿入前データdn との差
(Dn −dn )を出力端子18に出力する。遅延回路4
は、出力端子18からのデータを次のフレームの監視デ
ータの付け替えに適するタイミングに遅らせて出力端子
19に出力する。
【0020】排他的論理和回路5は、出力端子17から
の付け替え後監視データDn と出力端子12からの監視
データfn との差(Fn −fn )を出力端子14に出力
する。遅延回路2は、出力端子14からのデータ(Fn
−fn )を次のフレームの監視データの付け替えに適す
るタイミングに遅らせて出力端子15に出力する。排他
的論理和回路6は、出力端子15からの前フレームの付
け替え後監視データと前フレームの監視データとの差
と、出力端子12からの現フレームの監視データfn
の和{F(n-1) −f(n-1) +fn }を出力端子16に出
力する。
【0021】排他的論理和回路7は、出力端子16から
のデータと、出力端子19からの前フレームの挿入デー
タと前フレームの挿入前データとの差との和{F(n-1)
−f(n-1) +fn +D(n-1) −d(n-1) }を出力端子1
7に出力する。挿入回路3は、TS2 に入力端子20か
らの挿入データを挿入しTS4 に出力端子17からの付
け替え後監視データを挿入して出力端子21に出力す
る。この時、波形図からもわかるように、出力端子17
からの付け替え後監視データは上記数1式を満足してい
る。
【0022】従って、本発明は、回線を監視するため
に、1フレーム中のすべてのデータの和を計算し、その
パリティビットを監視用データとして次のフレームに持
つような構成の主信号を送受信している回線監視区間内
において、主信号に新しいデータを挿入する場合に、デ
ータ挿入点までの回線監視情報を保持したまま監視デー
タを付け替える手段を提供する。
【0023】なお、本実施例では、1フレームのタイム
スロット数を10としTS2 をデータの挿入位置としT
4 を監視データの位置としているが、1フレームのタ
イムスロット数がいくつであっても、データの挿入位置
及び監視データの位置がどのタイムスロットであっても
本発明が有効であることは明らかである。また、本実施
例では、1タイムスロットのデータを1ビットとしてい
るが、主信号かがシリアルデータまたはパラレルデータ
のいずれの場合でも、監視データとして使用するパリテ
ィビットの数だけ本発明の回路を備えることにより、本
発明が有効であることは明らかである。
【0024】
【発明の効果】以上説明したように、本発明の監視デー
タ付け替え回路は、主信号に新しいデータを挿入する場
合に挿入点までの回線監視情報を保持したまま監視デー
タを付け替えることができるから、従来の回路を使用し
た場合に必要となっていた本来の目的とは無関係の三つ
の余分な手段すなわちデータ挿入点で始点から挿入点ま
での回線監視情報を取り出すための手段と、取り出した
回線監視情報を回線監視区間の終点まで送信するための
手段と、終点でデータ挿入点から終点までの回線監視情
報とデータ挿入点から送信されてきた始点からデータ挿
入点までの回線監視情報とを合わせて回線監視区間すべ
ての監視情報として判断するための手段とを不必要な手
段とすることができるので、回線監視区間全体において
回路の規模を小さくすることができる。
【図面の簡単な説明】
【図1】本発明を使用する主信号1フレームの構成例を
示す図である。
【図2】本発明を使用する主信号の構成例を示す図であ
る。
【図3】本発明の実施例を示すブロック図である。
【図4】図3の実施例の各部における動作を説明するた
めの波形図の一例である。
【図5】図3の実施例の各部における動作を説明するた
めの波形図の一例である。
【図6】図3の実施例の各部における動作を説明するた
めの波形図の一例である。
【図7】従来の監視システムを示すブロック図である。
【符号の説明】 1 検出回路 2 遅延回路 3 挿入回路 4 遅延回路 5〜8 排他的論理和回路 41 検出回路 42 パリティ計算回路 43 比較回路 44 パリティ計算回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 回線を監視するために、1フレーム中の
    すべてのデータの和を計算し、そのパリティビットを監
    視用データとして次のフレームに持つような構成の主信
    号を送受信する回線監視区間内で、主信号にデータを挿
    入するとともに監視データを付け替える監視データ付け
    替え回路において、主信号に新しいデータを挿入する場
    合に挿入点までの監視データを保持したままで監視デー
    タを付け替えることを特徴とする監視データ付け替え回
    路。
  2. 【請求項2】 回線を監視するために、1フレーム中の
    すべてのデータの和を計算し、そのパリティビットを監
    視用データとして次のフレームに持つような構成の主信
    号を送受信する回線監視区間内で、主信号にデータを挿
    入するとともに監視データを付け替える監視データ付け
    替え回路において、データ挿入前の主信号を入力し監視
    データとこれからデータを挿入する位置のデータである
    挿入前データとを検出して出力する検出回路と、挿入デ
    ータと前記検出回路からの出力である挿入前データとを
    入力してその差を出力する第1の排他的論理和回路と、
    前記第1の排他的論理和回路の出力を入力し次のフレー
    ムの監視データの付け替えに適するタイミングに遅らせ
    て出力する第1の遅延回路と、第4の排他的論理和回路
    の出力である付け替え後監視データと前記検出回路から
    の出力である監視データとを入力しその差を出力する第
    2の排他的論理和回路と、前記第2の排他的論理和回路
    の出力を入力し次のフレームの監視データの付け替えに
    適するタイミングに送らせて出力する第2の遅延回路
    と、前記検出回路からの出力である監視データと前記第
    2の遅延回路の出力とを入力しその和を出力する第3の
    排他的論理和回路と、前記第3の排他的論理和回路の出
    力と前記第1の遅延回路の出力とを入力しその和を付け
    替え後監視データとして出力する第4の排他的論理和回
    路と、データ挿入前の主信号と挿入データと前記第4の
    排他的論理和回路の出力である付け替え後監視データを
    入力しデータ挿入位置に挿入データを挿入し監視データ
    位置に付け替え後監視データを挿入して出力する挿入回
    路とを備えることを特徴とする監視データ付け替え回
    路。
JP5140298A 1993-06-11 1993-06-11 監視データ付け替え回路 Expired - Lifetime JP2624120B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5140298A JP2624120B2 (ja) 1993-06-11 1993-06-11 監視データ付け替え回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5140298A JP2624120B2 (ja) 1993-06-11 1993-06-11 監視データ付け替え回路

Publications (2)

Publication Number Publication Date
JPH06350573A true JPH06350573A (ja) 1994-12-22
JP2624120B2 JP2624120B2 (ja) 1997-06-25

Family

ID=15265539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5140298A Expired - Lifetime JP2624120B2 (ja) 1993-06-11 1993-06-11 監視データ付け替え回路

Country Status (1)

Country Link
JP (1) JP2624120B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7585558B2 (en) 2003-01-30 2009-09-08 Toho Tenax Co., Ltd. Carbon fiber-reinforced resin composite materials

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63232721A (ja) * 1987-03-20 1988-09-28 Fujitsu Ltd 回線監視情報多重化方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63232721A (ja) * 1987-03-20 1988-09-28 Fujitsu Ltd 回線監視情報多重化方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7585558B2 (en) 2003-01-30 2009-09-08 Toho Tenax Co., Ltd. Carbon fiber-reinforced resin composite materials

Also Published As

Publication number Publication date
JP2624120B2 (ja) 1997-06-25

Similar Documents

Publication Publication Date Title
TWI298223B (en) Data recovery circuit, phase detection circuit and method for detecting and correcting phase conditions
US5619532A (en) Digital communication system
JPH06350573A (ja) 監視データ付け替え回路
EP0880248A1 (en) Circuit for detecting synchronizing signal in frame synchronization data transmission
JP2698287B2 (ja) 調歩同期方式通信のための受信回路
JPS61283241A (ja) デ−タ通信受信装置
JP4712233B2 (ja) 伝送装置
JP2658927B2 (ja) 多重伝送方法およびその装置
JPH0818611A (ja) 光伝送装置
JPH03112240A (ja) 光伝送システム及び障害情報検出方法
JPH11251977A (ja) 伝送路障害検出システム、及び伝送路障害検出方法
JPS63278436A (ja) マルチフレ−ム同期方式
JP2655624B2 (ja) フレ−ム同期検出回路
JPH10107753A (ja) パスパターンチェック方法及びその方法を用いたパスパターンチェックシステム
JPS6017186B2 (ja) 同期確立方式
JPH0514328A (ja) リタイミング方式
JPH10145343A (ja) 多重伝送回路
JPH06284121A (ja) 同期ワード検出方式
JPH07170269A (ja) データ転送装置
JPH05191439A (ja) 伝送路誤り補償回路
JPH0221183B2 (ja)
JPH06350569A (ja) 誤り検出方式
JPH06125356A (ja) 同期回路
US20040170241A1 (en) Frame synchronization method
JPH0964848A (ja) 巡回冗長符号誤り検査方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970204