JP3957574B2 - セグメント分割多重化装置及びそれに用いるセグメント分割多重化方法 - Google Patents
セグメント分割多重化装置及びそれに用いるセグメント分割多重化方法 Download PDFInfo
- Publication number
- JP3957574B2 JP3957574B2 JP2002187028A JP2002187028A JP3957574B2 JP 3957574 B2 JP3957574 B2 JP 3957574B2 JP 2002187028 A JP2002187028 A JP 2002187028A JP 2002187028 A JP2002187028 A JP 2002187028A JP 3957574 B2 JP3957574 B2 JP 3957574B2
- Authority
- JP
- Japan
- Prior art keywords
- segment
- data
- length
- segments
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はセグメント分割多重化装置及びそれに用いるセグメント分割多重化方法に関し、特に複数の伝送路上の可変長パケットデータを固定長セグメントに分割して多重化するパケットデータ固定長分割多重化方式に関する。
【０００２】
【従来の技術】
人工衛星では、地上局と通信することができる領域（可視領域）におけるリアルタイムでのテレメトリデータだけでなく、地上局から通信することのできない領域（非可視領域）におけるテレメトリデータを地上局にダウンリンクするために、人工衛星内に搭載したデータレコーダ（ＤＲ）に一旦記録しておき、可視領域において再生することで情報を得ている。近年、観測データの多種多様化・容量増から、テレメトリデータも複数伝送路の可変長パケットデータ化されている。
【０００３】
一方、データレコーダは固定長で記録するため、可変長パケットデータを固定長のセグメントに分割し、伝送路毎のパケット単位となるように多重化する必要がある。
【０００４】
人工衛星のテレメトリデータで一般的に用いられているパケットデータのフォーマットを図４に示す。図４に示すように、ＣＣＳＤＳ（Ｃｏｎｓｕｌｔａｔｉｖｅ Ｃｏｍｍｉｔｔｅｅ ｆｏｒ Ｓｐａｃｅ Ｄａｔａ Ｓｙｓｔｅｍｓ）ｐａｃｋｅｔ ｐｒｉｍａｒｙ ｈｅａｄｅｒ部中にヘッダ部（“Ｖｅｒｓｉｏｎ”，“Ｔｙｐｅ”，“Ｓｅｃ．Ｈｅａｄｅｒ”，“ＡｐｐｌｉｃａｔｉｏｎＰｒｏｃｅｓｓ ＩＤ”，“Ｓｅｑｕｅｎｃｅ Ｆｌａｇ”，“Ｓｅｑｕｅｎｃｅ Ｃｏｕｎｔ”，“Ｐａｃｋｅｔ Ｌｅｎｇｔｈ”）を除く“Ｓｅｃｏｎｄａｒｙ Ｈｅａｄｅｒ（衛星時刻）”＋“Ｕｓｅｒ ｄａｔａ”のデータ長情報が含まれている。
【０００５】
また、図５にセグメント長が５１２バイト長の時のセグメント分割及び復元の様子を示す。入力されるＣＣＳＤＳパケットのデータ長が、５１１バイトを超える場合には、複数のセグメントに分割してデータレコーダに送出し、５１１バイト以内の時には単独セグメントとして送出する。
【０００６】
そして、再生時には付加したセグメントヘッダによって、ＣＣＳＤＳパケットの復元処理を行う。人工衛星のテレメトリデータでは、入力されるＣＣＳＤＳパケットの伝送路は複数存在するため、データレコーダＲへの記録伝送路へはこれらの複数の伝送路から入力されるＣＣＳＤＳパケットの多重化処理も必要である。
【０００７】
複数の伝送路の非同期データを多重化する方法としては、特開平５−２２７２１１号公報に開示されている方法がある。この先行技術文献に開示された構成を図６に示す。図６において、セグメント分割多重化装置は収容部２１１〜２１３，２８１〜２８３と、バッファ２２１〜２２３，２７１〜２７３と、分解部２３１〜２３３と、スイッチ部２４１と、スイッチ制御部（ＳＷ−ＣＮＴ）２５１と、組み立て部２６１〜２６３とから構成されている。この場合、スイッチ部２４１の出力がデータレコーダへの出力に相当する。
【０００８】
図６に示す分解部２３１〜２３３の構成例を図７に示す。図７において、分解部２３１〜２３３はバッファ３０１（図６のバッファ２２１〜２２３）と、パケット個数管理部３０２と、制御部３０３と、読出しカウンタ３０４と、固定バッファ３０５と、ゲート３０６と、パケットヘッダ付加部３０７と、加算部３０８とから構成されている。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述した従来の多重化方法では、定められた固定長に可変長パケットを分解するために、各入力伝送路において、バッファ３０１及び分解部２３１〜２３３においてセグメント長（上記の公報では「小パケット」）分の固定バッファ３０５の２箇所の格納場所を必要とすることとなり、入力伝送路が増大すると、回路規模が大きくなってしまうという問題がある。
【００１０】
そこで、本発明の目的は上記の問題点を解消し、回路を簡略化するとともに、効率よく伝送することができるセグメント分割多重化装置及びそれに用いるセグメント分割多重化方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明によるセグメント分割多重化装置は、複数の伝送路各々の可変長パケットデータを固定長のセグメントデータに分割して伝送路毎のパケット単位となるように多重化するセグメント分割多重化装置であって、
前記可変長パケットデータを前記セグメントデータに分割する際のセグメント数を検出する検出手段と、前記セグメントデータと前記セグメント数とを格納するメモリと、前記メモリからの前記セグメントデータの読出し時に前記セグメント数を用いて前記セグメントデータの先頭・中間・最終の識別を行うためのセグメントヘッダを生成する生成手段と、入力される可変長パケットデータのデータ数をカウントしかつそのカウント値が１セグメントのデータ長を超過する度にキャリー信号を出力するカウント手段とを備え、
前記検出手段は、前記カウント手段からの前記キャリー信号を基に前記セグメント数を検出し、前記メモリへの格納終了を受けてその検出した値を前記メモリへ格納している。
【００１２】
本発明によるセグメント分割多重化方法は、複数の伝送路各々の可変長パケットデータを固定長のセグメントデータに分割して伝送路毎のパケット単位となるように多重化するセグメント分割多重化方法であって、
前記可変長パケットデータを前記セグメントデータに分割する際のセグメント数を検出するステップと、前記セグメントデータと前記セグメント数とを格納するメモリからの前記セグメントデータの読出し時に前記セグメント数を用いて前記セグメントデータの先頭・中間・最終の識別を行うためのセグメントヘッダを生成するステップとを備え、
前記セグメント数を検出するステップが、入力される可変長パケットデータのデータ数をカウントしかつそのカウント値が１セグメントのデータ長を超過する度にキャリー信号を出力するカウント手段からの前記キャリー信号を基に前記セグメント数を検出し、前記メモリへの格納終了を受けてその検出した値を前記メモリへ格納している。
【００１３】
すなわち、本発明のセグメント分割多重化装置は、複数の伝送路上の可変長パケットデータを固定長のセグメントに分割して伝送路毎のパケット単位となるように多重化するパケットデータ固定長分割多重化方式を用い、各伝送路において先頭・中間・最終の識別を行うセグメントヘッダの生成を行うためにパケットデータの一時格納時に固定長のセグメントへの分割時のセグメント数を出力してデータとともに格納し、セグメントデータ出力時に格納したセグメント数を用いてセグメントヘッダを生成することを特徴としている。
【００１４】
メモリへのアクセスは時分割制御で行うことによって、各伝送路のパケットデータを共通のメモリに格納する。したがって、記録素子の削減、すなわち回路規模の簡略化という効果が得られる。
【００１５】
よって、本発明のセグメント分割多重化装置では、複数の伝送路の可変長パケットデータを固定長のセグメントに分割して、伝送路毎のパケット単位となるよう多重化する方式において、回路を簡略化するとともに、効率よく伝送可能となる。
【００１６】
【発明の実施の形態】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例によるセグメント分割多重化装置の構成を示すブロック図である。図１において、本発明の一実施例によるセグメント分割多重化装置は４チャネル（ｃｈ）のパケットデータ固定長分割多重化方式を用いている。
【００１７】
本発明の一実施例によるセグメント分割多重化装置は書込み制御部１１と、入力インタフェース（Ｉ／Ｆ）部２１〜２４と、データカウンタ３１〜３４と、ヘッダカウント付加部４１〜４４と、メモリ５１と、読出し制御部６１と、リードデータカウンタ部７１〜７４と、セグメントヘッダ生成部８１〜８４と、セレクタ９１〜９４と、出力選択部１０１とから構成されている。
【００１８】
本実施例のパケットデータ固定長分割多重化方式では、４チャネルのパケットデータを時分割でメモリ５１に書込むための書込み制御部１１を有している。この書込み制御部１１は非同期で入力される入力パケットデータの同期化をはかるための入力インタフェース部２１〜２４からデータ入力及び終了の通知を受ける。入力インタフェース部２１〜２４で同期化されたデータは、書込み制御部１１のタイミング制御によってメモリ５１に書込まれる。
【００１９】
データカウンタ３１〜３４は入力インタフェース部２１〜２４からのデータ数をカウントし、１セグメントのデータ長を超過する度に、ヘッダカウント付加部４１〜４４にキャリー信号を出力する。ヘッダカウント付加部４１〜４４はそのキャリー信号を基に予め分割されるセグメント数を検出し、パケットデータのメモリ５１への格納終了を受けて、その検出した値をメモリ５１へ格納する。
【００２０】
メモリ５１からのデータ読出しは読出し制御部６１の制御によって行われる。読出し制御部６１は書込み制御部１１からのパケット書込み通知を受けて該当チャネルのデータ読出しを行う。リードデータカウンタ部７１〜７４はメモリ５１から読出されたデータのヘッダをカウントし、セグメントヘッダ生成部８１〜８４はこのカウンタ値を基に分解したセグメントデータが先頭か、中間か、最後であるかを示すセグメントヘッダを生成する。
【００２１】
読出し制御部６１はセレクタ９１〜９４を制御することで、メモリ５１からのデータ読出しにセグメントヘッダ生成部８１〜８４で生成されたセグメントヘッダを付加し、セグメントヘッダが付加された読出しデータは出力選択部１０１で指定チャネルへと選択出力される。
【００２２】
図２は本発明の一実施例によるセグメント分割多重化装置によるセグメントデータへの分割処理を示すフローチャートである。これら図１及び図２を参照して本発明の一実施例によるセグメント分割多重化装置の動作について説明する。まず、パケットの分解の動作について説明する。
【００２３】
図５に示すように、パケットを固定長のセグメントに分解する場合には、パケットの再組立てのために、分解したセグメントのヘッダに、先頭であるか、中間であるか、最終であるかの識別情報を付加する必要がある。８ビットデータの左４ビットを最終セグメント識別、右４ビットを先頭セグメント識別に使用する場合、１６進表示で、複数にセグメント分割すると、先頭セグメントは「０Ｆ」、中間セグメントは「００」、最終セグメントは「Ｆ０」と表すことができる。また、分割されない単独セグメントの場合は、「ＦＦ」と表すこととなる。このため、入力パケットがいくつのセグメントに分割されるのかの情報が必要となる。
【００２４】
入力インタフェース部２１〜２４でリタイミングしたデータをメモリ５１に書込む際に、データカウンタ３１〜３４でデータ数のカウントを行い、セグメント長を超過した際にキャリー信号を発生し、ヘッダカウント付加部４１〜４４でそのキャリー信号から検出されるセグメント数を保持する。
【００２５】
パケットデータの入力が完了したことは、入力インタフェース部２１〜２４から書込み制御部１１に通知され、ヘッダカウント付加部４１〜４４の保持データをメモリ５１のパケットデータ先頭に書込む。パケットデータの入力が完了したことは書込み制御部１１から読出し制御部６１に通知され、該当領域のメモリ内容の読出しを開始する。
【００２６】
セグメントデータのメモリ読出し開始時に、セグメントヘッダ生成部８１〜８４はセグメントヘッダ８ビットデータの右４ビットを「Ｆ」に設定する（図２ステップＳ１）。該当領域のメモリの先頭データはセグメントヘッダ生成部８１〜８４へ送られ、「セグメント数」としてラッチされる（図２ステップＳ２，Ｓ３）。
【００２７】
セグメントヘッダ生成部８１〜８４はセグメント数が「０」ならば（図２ステップＳ４）、セグメントヘッダ８ビットデータの左４ビットを「Ｆ」に設定し（図２ステップＳ５）、「０」以外ならば（図２ステップＳ４）、左４ビットを「０」に設定する（図２ステップＳ６）。この生成データはセレクタ９１〜９４へ送られる。送出後、セグメントヘッダ８ビットデータの右４ビットは「０」に設定される（図２ステップＳ８）。
【００２８】
セレクタ９１〜９４ではセグメントの１個目のみ、セグメントヘッダ生成部８１〜８４のデータを選択し、それ以降はメモリ５１からの読出しデータをそのまま出力選択部１０１に出力する（図２ステップＳ７）。メモリ５１のデータは読出し制御部６１によって順次読出されてセレクタ９１〜９４に渡され、リードデータカウンタ部７１〜７４において、セグメント長になるまで続けられる（図２ステップＳ９〜Ｓ１１）。
【００２９】
リードデータカウンタ部７１〜７４において、読出したデータ量がセグメント長に等しくなった時、読出し制御部６１はセグメントヘッダ生成部８１〜８４のセグメント数を確認し、セグメント数が「０」ならば（図２ステップＳ１２）、読出し処理を終了し、セグメント数が「０」以外ならば（図２ステップＳ１２）、セグメント数を１減算する（図２ステップＳ１３）。
【００３０】
一定時間（セグメント間インターバル）経過後、セグメントヘッダ生成部８１〜８４はセグメント数が「０」ならばセグメントヘッダ８ビットデータの左４ビットを「Ｆ」に設定し、「０」以外ならば左４ビットを「０」に設定する。この生成データはセレクタ９１〜９４へ送られる。送出後、セグメントヘッダ８ビットデータの右４ビットは「０」に設定される。
【００３１】
セレクタ９１〜９４ではセグメントの１個目のみ、セグメントヘッダ生成部８１〜８４のデータを選択し、それ以降はメモリ５１からの読出しデータをそのまま出力する。メモリ５０のデータは読出し制御部６１によって順次読出されてセレクタ９１〜９４に渡され、リードデータカウンタ部７１〜７４において、セグメント長になるまで続けられる。以上のルーチンがセグメント数が「０」となり、読出し処理終了になるまで続けられる。
【００３２】
出力選択部１０１はデータレコーダへの出力になる箇所であるが、出力セグメントの「ＯＲ」をとっているだけである。データ出力調整は読出し制御部６１で行われ、時分割で各伝送路のデータ領域をアクセスすることとしており、データが衝突することがないようにしている。時分割の時間は、最大パケット長の時間で規定される。
【００３３】
この結果、複数の伝送路のパケットデータにおけるセグメント分割及び多重化処理が可能である。しかも、一時バッファとしての素子を、データ格納用の１個のメモリ５１で構成しているので、従来技術のように各伝送路毎に２種のバッファを用意する必要がないことから、回路規模を小さくすることができる。
【００３４】
図３は本発明の他の実施例によるセグメント分割多重化装置の構成を示すブロック図である。図３において、本発明の他の実施例によるセグメント分割多重化装置はデータカウンタ３１〜３４の代わりにパケット長抽出部１１１〜１１４を設けた以外は図１に示す本発明の一実施例によるセグメント分割多重化装置と同様の構成となっており、同一構成要素には同一符号を付してある。
【００３５】
パケットデータは、図４に示すように、パケットヘッダ中にパケット長（Ｐａｃｋｅｔ Ｌｅｎｇｔｈ）が含まれている。このため、図３に示すように、パケット長抽出部１１１〜１１４においてパケット長を抽出し、ヘッダカウント付加部４１〜４４において、“（パケット長）／（セグメント長−１）”を計算することによって、セグメント数の算出が可能である。
【００３６】
このように、本発明では、複数の伝送路上の可変長パケットデータを固定長のセグメントに分割し、多重化する際に、予め分割されるセグメント数を検出し、その値を保持／利用するという基本構成に基づき、回路を簡略化することができる。
【００３７】
尚、本発明の一実施例及び他の実施例では入力伝送路を４系統としているが、格納領域が許す限り、系統数の拡張は可能である。また、本発明は上記の各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【００３８】
【発明の効果】
以上説明したように本発明は、複数の伝送路各々の可変長パケットデータを固定長のセグメントデータに分割して伝送路毎のパケット単位となるように多重化するセグメント分割多重化装置において、可変長パケットデータをセグメントデータに分割する際のセグメント数を検出し、セグメントデータとセグメント数とを格納するメモリからのセグメントデータの読出し時にセグメント数を用いてセグメントデータの先頭・中間・最終の識別を行うためのセグメントヘッダを生成することによって、回路を簡略化するとともに、効率よく伝送することができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施例によるセグメント分割多重化装置の構成を示すブロック図である。
【図２】本発明の一実施例によるセグメント分割多重化装置によるセグメントデータへの分割処理を示すフローチャートである。
【図３】本発明の他の実施例によるセグメント分割多重化装置の構成を示すブロック図である。
【図４】入力パケットのフォーマットを示す図である。
【図５】パケットのセグメント分割化及び復元を示す図である。
【図６】従来例によるセグメント分割多重化装置の構成を示すブロック図である。
【図７】図６に示す分解部の構成例を示す図である。
【符号の説明】
１１ 書込み制御部
２１〜２４ 入力インタフェース部
３１〜３４ データカウンタ
４１〜４４ ヘッダカウント付加部
５１ メモリ
６１ 読出し制御部
７１〜７４ リードデータカウンタ部
８１〜８４ セグメントヘッダ生成部
９１〜９４ セレクタ
１０１ 出力選択部
１１１〜１１４ パケット長抽出部
【発明の属する技術分野】
本発明はセグメント分割多重化装置及びそれに用いるセグメント分割多重化方法に関し、特に複数の伝送路上の可変長パケットデータを固定長セグメントに分割して多重化するパケットデータ固定長分割多重化方式に関する。
【０００２】
【従来の技術】
人工衛星では、地上局と通信することができる領域（可視領域）におけるリアルタイムでのテレメトリデータだけでなく、地上局から通信することのできない領域（非可視領域）におけるテレメトリデータを地上局にダウンリンクするために、人工衛星内に搭載したデータレコーダ（ＤＲ）に一旦記録しておき、可視領域において再生することで情報を得ている。近年、観測データの多種多様化・容量増から、テレメトリデータも複数伝送路の可変長パケットデータ化されている。
【０００３】
一方、データレコーダは固定長で記録するため、可変長パケットデータを固定長のセグメントに分割し、伝送路毎のパケット単位となるように多重化する必要がある。
【０００４】
人工衛星のテレメトリデータで一般的に用いられているパケットデータのフォーマットを図４に示す。図４に示すように、ＣＣＳＤＳ（Ｃｏｎｓｕｌｔａｔｉｖｅ Ｃｏｍｍｉｔｔｅｅ ｆｏｒ Ｓｐａｃｅ Ｄａｔａ Ｓｙｓｔｅｍｓ）ｐａｃｋｅｔ ｐｒｉｍａｒｙ ｈｅａｄｅｒ部中にヘッダ部（“Ｖｅｒｓｉｏｎ”，“Ｔｙｐｅ”，“Ｓｅｃ．Ｈｅａｄｅｒ”，“ＡｐｐｌｉｃａｔｉｏｎＰｒｏｃｅｓｓ ＩＤ”，“Ｓｅｑｕｅｎｃｅ Ｆｌａｇ”，“Ｓｅｑｕｅｎｃｅ Ｃｏｕｎｔ”，“Ｐａｃｋｅｔ Ｌｅｎｇｔｈ”）を除く“Ｓｅｃｏｎｄａｒｙ Ｈｅａｄｅｒ（衛星時刻）”＋“Ｕｓｅｒ ｄａｔａ”のデータ長情報が含まれている。
【０００５】
また、図５にセグメント長が５１２バイト長の時のセグメント分割及び復元の様子を示す。入力されるＣＣＳＤＳパケットのデータ長が、５１１バイトを超える場合には、複数のセグメントに分割してデータレコーダに送出し、５１１バイト以内の時には単独セグメントとして送出する。
【０００６】
そして、再生時には付加したセグメントヘッダによって、ＣＣＳＤＳパケットの復元処理を行う。人工衛星のテレメトリデータでは、入力されるＣＣＳＤＳパケットの伝送路は複数存在するため、データレコーダＲへの記録伝送路へはこれらの複数の伝送路から入力されるＣＣＳＤＳパケットの多重化処理も必要である。
【０００７】
複数の伝送路の非同期データを多重化する方法としては、特開平５−２２７２１１号公報に開示されている方法がある。この先行技術文献に開示された構成を図６に示す。図６において、セグメント分割多重化装置は収容部２１１〜２１３，２８１〜２８３と、バッファ２２１〜２２３，２７１〜２７３と、分解部２３１〜２３３と、スイッチ部２４１と、スイッチ制御部（ＳＷ−ＣＮＴ）２５１と、組み立て部２６１〜２６３とから構成されている。この場合、スイッチ部２４１の出力がデータレコーダへの出力に相当する。
【０００８】
図６に示す分解部２３１〜２３３の構成例を図７に示す。図７において、分解部２３１〜２３３はバッファ３０１（図６のバッファ２２１〜２２３）と、パケット個数管理部３０２と、制御部３０３と、読出しカウンタ３０４と、固定バッファ３０５と、ゲート３０６と、パケットヘッダ付加部３０７と、加算部３０８とから構成されている。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述した従来の多重化方法では、定められた固定長に可変長パケットを分解するために、各入力伝送路において、バッファ３０１及び分解部２３１〜２３３においてセグメント長（上記の公報では「小パケット」）分の固定バッファ３０５の２箇所の格納場所を必要とすることとなり、入力伝送路が増大すると、回路規模が大きくなってしまうという問題がある。
【００１０】
そこで、本発明の目的は上記の問題点を解消し、回路を簡略化するとともに、効率よく伝送することができるセグメント分割多重化装置及びそれに用いるセグメント分割多重化方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明によるセグメント分割多重化装置は、複数の伝送路各々の可変長パケットデータを固定長のセグメントデータに分割して伝送路毎のパケット単位となるように多重化するセグメント分割多重化装置であって、
前記可変長パケットデータを前記セグメントデータに分割する際のセグメント数を検出する検出手段と、前記セグメントデータと前記セグメント数とを格納するメモリと、前記メモリからの前記セグメントデータの読出し時に前記セグメント数を用いて前記セグメントデータの先頭・中間・最終の識別を行うためのセグメントヘッダを生成する生成手段と、入力される可変長パケットデータのデータ数をカウントしかつそのカウント値が１セグメントのデータ長を超過する度にキャリー信号を出力するカウント手段とを備え、
前記検出手段は、前記カウント手段からの前記キャリー信号を基に前記セグメント数を検出し、前記メモリへの格納終了を受けてその検出した値を前記メモリへ格納している。
【００１２】
本発明によるセグメント分割多重化方法は、複数の伝送路各々の可変長パケットデータを固定長のセグメントデータに分割して伝送路毎のパケット単位となるように多重化するセグメント分割多重化方法であって、
前記可変長パケットデータを前記セグメントデータに分割する際のセグメント数を検出するステップと、前記セグメントデータと前記セグメント数とを格納するメモリからの前記セグメントデータの読出し時に前記セグメント数を用いて前記セグメントデータの先頭・中間・最終の識別を行うためのセグメントヘッダを生成するステップとを備え、
前記セグメント数を検出するステップが、入力される可変長パケットデータのデータ数をカウントしかつそのカウント値が１セグメントのデータ長を超過する度にキャリー信号を出力するカウント手段からの前記キャリー信号を基に前記セグメント数を検出し、前記メモリへの格納終了を受けてその検出した値を前記メモリへ格納している。
【００１３】
すなわち、本発明のセグメント分割多重化装置は、複数の伝送路上の可変長パケットデータを固定長のセグメントに分割して伝送路毎のパケット単位となるように多重化するパケットデータ固定長分割多重化方式を用い、各伝送路において先頭・中間・最終の識別を行うセグメントヘッダの生成を行うためにパケットデータの一時格納時に固定長のセグメントへの分割時のセグメント数を出力してデータとともに格納し、セグメントデータ出力時に格納したセグメント数を用いてセグメントヘッダを生成することを特徴としている。
【００１４】
メモリへのアクセスは時分割制御で行うことによって、各伝送路のパケットデータを共通のメモリに格納する。したがって、記録素子の削減、すなわち回路規模の簡略化という効果が得られる。
【００１５】
よって、本発明のセグメント分割多重化装置では、複数の伝送路の可変長パケットデータを固定長のセグメントに分割して、伝送路毎のパケット単位となるよう多重化する方式において、回路を簡略化するとともに、効率よく伝送可能となる。
【００１６】
【発明の実施の形態】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例によるセグメント分割多重化装置の構成を示すブロック図である。図１において、本発明の一実施例によるセグメント分割多重化装置は４チャネル（ｃｈ）のパケットデータ固定長分割多重化方式を用いている。
【００１７】
本発明の一実施例によるセグメント分割多重化装置は書込み制御部１１と、入力インタフェース（Ｉ／Ｆ）部２１〜２４と、データカウンタ３１〜３４と、ヘッダカウント付加部４１〜４４と、メモリ５１と、読出し制御部６１と、リードデータカウンタ部７１〜７４と、セグメントヘッダ生成部８１〜８４と、セレクタ９１〜９４と、出力選択部１０１とから構成されている。
【００１８】
本実施例のパケットデータ固定長分割多重化方式では、４チャネルのパケットデータを時分割でメモリ５１に書込むための書込み制御部１１を有している。この書込み制御部１１は非同期で入力される入力パケットデータの同期化をはかるための入力インタフェース部２１〜２４からデータ入力及び終了の通知を受ける。入力インタフェース部２１〜２４で同期化されたデータは、書込み制御部１１のタイミング制御によってメモリ５１に書込まれる。
【００１９】
データカウンタ３１〜３４は入力インタフェース部２１〜２４からのデータ数をカウントし、１セグメントのデータ長を超過する度に、ヘッダカウント付加部４１〜４４にキャリー信号を出力する。ヘッダカウント付加部４１〜４４はそのキャリー信号を基に予め分割されるセグメント数を検出し、パケットデータのメモリ５１への格納終了を受けて、その検出した値をメモリ５１へ格納する。
【００２０】
メモリ５１からのデータ読出しは読出し制御部６１の制御によって行われる。読出し制御部６１は書込み制御部１１からのパケット書込み通知を受けて該当チャネルのデータ読出しを行う。リードデータカウンタ部７１〜７４はメモリ５１から読出されたデータのヘッダをカウントし、セグメントヘッダ生成部８１〜８４はこのカウンタ値を基に分解したセグメントデータが先頭か、中間か、最後であるかを示すセグメントヘッダを生成する。
【００２１】
読出し制御部６１はセレクタ９１〜９４を制御することで、メモリ５１からのデータ読出しにセグメントヘッダ生成部８１〜８４で生成されたセグメントヘッダを付加し、セグメントヘッダが付加された読出しデータは出力選択部１０１で指定チャネルへと選択出力される。
【００２２】
図２は本発明の一実施例によるセグメント分割多重化装置によるセグメントデータへの分割処理を示すフローチャートである。これら図１及び図２を参照して本発明の一実施例によるセグメント分割多重化装置の動作について説明する。まず、パケットの分解の動作について説明する。
【００２３】
図５に示すように、パケットを固定長のセグメントに分解する場合には、パケットの再組立てのために、分解したセグメントのヘッダに、先頭であるか、中間であるか、最終であるかの識別情報を付加する必要がある。８ビットデータの左４ビットを最終セグメント識別、右４ビットを先頭セグメント識別に使用する場合、１６進表示で、複数にセグメント分割すると、先頭セグメントは「０Ｆ」、中間セグメントは「００」、最終セグメントは「Ｆ０」と表すことができる。また、分割されない単独セグメントの場合は、「ＦＦ」と表すこととなる。このため、入力パケットがいくつのセグメントに分割されるのかの情報が必要となる。
【００２４】
入力インタフェース部２１〜２４でリタイミングしたデータをメモリ５１に書込む際に、データカウンタ３１〜３４でデータ数のカウントを行い、セグメント長を超過した際にキャリー信号を発生し、ヘッダカウント付加部４１〜４４でそのキャリー信号から検出されるセグメント数を保持する。
【００２５】
パケットデータの入力が完了したことは、入力インタフェース部２１〜２４から書込み制御部１１に通知され、ヘッダカウント付加部４１〜４４の保持データをメモリ５１のパケットデータ先頭に書込む。パケットデータの入力が完了したことは書込み制御部１１から読出し制御部６１に通知され、該当領域のメモリ内容の読出しを開始する。
【００２６】
セグメントデータのメモリ読出し開始時に、セグメントヘッダ生成部８１〜８４はセグメントヘッダ８ビットデータの右４ビットを「Ｆ」に設定する（図２ステップＳ１）。該当領域のメモリの先頭データはセグメントヘッダ生成部８１〜８４へ送られ、「セグメント数」としてラッチされる（図２ステップＳ２，Ｓ３）。
【００２７】
セグメントヘッダ生成部８１〜８４はセグメント数が「０」ならば（図２ステップＳ４）、セグメントヘッダ８ビットデータの左４ビットを「Ｆ」に設定し（図２ステップＳ５）、「０」以外ならば（図２ステップＳ４）、左４ビットを「０」に設定する（図２ステップＳ６）。この生成データはセレクタ９１〜９４へ送られる。送出後、セグメントヘッダ８ビットデータの右４ビットは「０」に設定される（図２ステップＳ８）。
【００２８】
セレクタ９１〜９４ではセグメントの１個目のみ、セグメントヘッダ生成部８１〜８４のデータを選択し、それ以降はメモリ５１からの読出しデータをそのまま出力選択部１０１に出力する（図２ステップＳ７）。メモリ５１のデータは読出し制御部６１によって順次読出されてセレクタ９１〜９４に渡され、リードデータカウンタ部７１〜７４において、セグメント長になるまで続けられる（図２ステップＳ９〜Ｓ１１）。
【００２９】
リードデータカウンタ部７１〜７４において、読出したデータ量がセグメント長に等しくなった時、読出し制御部６１はセグメントヘッダ生成部８１〜８４のセグメント数を確認し、セグメント数が「０」ならば（図２ステップＳ１２）、読出し処理を終了し、セグメント数が「０」以外ならば（図２ステップＳ１２）、セグメント数を１減算する（図２ステップＳ１３）。
【００３０】
一定時間（セグメント間インターバル）経過後、セグメントヘッダ生成部８１〜８４はセグメント数が「０」ならばセグメントヘッダ８ビットデータの左４ビットを「Ｆ」に設定し、「０」以外ならば左４ビットを「０」に設定する。この生成データはセレクタ９１〜９４へ送られる。送出後、セグメントヘッダ８ビットデータの右４ビットは「０」に設定される。
【００３１】
セレクタ９１〜９４ではセグメントの１個目のみ、セグメントヘッダ生成部８１〜８４のデータを選択し、それ以降はメモリ５１からの読出しデータをそのまま出力する。メモリ５０のデータは読出し制御部６１によって順次読出されてセレクタ９１〜９４に渡され、リードデータカウンタ部７１〜７４において、セグメント長になるまで続けられる。以上のルーチンがセグメント数が「０」となり、読出し処理終了になるまで続けられる。
【００３２】
出力選択部１０１はデータレコーダへの出力になる箇所であるが、出力セグメントの「ＯＲ」をとっているだけである。データ出力調整は読出し制御部６１で行われ、時分割で各伝送路のデータ領域をアクセスすることとしており、データが衝突することがないようにしている。時分割の時間は、最大パケット長の時間で規定される。
【００３３】
この結果、複数の伝送路のパケットデータにおけるセグメント分割及び多重化処理が可能である。しかも、一時バッファとしての素子を、データ格納用の１個のメモリ５１で構成しているので、従来技術のように各伝送路毎に２種のバッファを用意する必要がないことから、回路規模を小さくすることができる。
【００３４】
図３は本発明の他の実施例によるセグメント分割多重化装置の構成を示すブロック図である。図３において、本発明の他の実施例によるセグメント分割多重化装置はデータカウンタ３１〜３４の代わりにパケット長抽出部１１１〜１１４を設けた以外は図１に示す本発明の一実施例によるセグメント分割多重化装置と同様の構成となっており、同一構成要素には同一符号を付してある。
【００３５】
パケットデータは、図４に示すように、パケットヘッダ中にパケット長（Ｐａｃｋｅｔ Ｌｅｎｇｔｈ）が含まれている。このため、図３に示すように、パケット長抽出部１１１〜１１４においてパケット長を抽出し、ヘッダカウント付加部４１〜４４において、“（パケット長）／（セグメント長−１）”を計算することによって、セグメント数の算出が可能である。
【００３６】
このように、本発明では、複数の伝送路上の可変長パケットデータを固定長のセグメントに分割し、多重化する際に、予め分割されるセグメント数を検出し、その値を保持／利用するという基本構成に基づき、回路を簡略化することができる。
【００３７】
尚、本発明の一実施例及び他の実施例では入力伝送路を４系統としているが、格納領域が許す限り、系統数の拡張は可能である。また、本発明は上記の各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【００３８】
【発明の効果】
以上説明したように本発明は、複数の伝送路各々の可変長パケットデータを固定長のセグメントデータに分割して伝送路毎のパケット単位となるように多重化するセグメント分割多重化装置において、可変長パケットデータをセグメントデータに分割する際のセグメント数を検出し、セグメントデータとセグメント数とを格納するメモリからのセグメントデータの読出し時にセグメント数を用いてセグメントデータの先頭・中間・最終の識別を行うためのセグメントヘッダを生成することによって、回路を簡略化するとともに、効率よく伝送することができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施例によるセグメント分割多重化装置の構成を示すブロック図である。
【図２】本発明の一実施例によるセグメント分割多重化装置によるセグメントデータへの分割処理を示すフローチャートである。
【図３】本発明の他の実施例によるセグメント分割多重化装置の構成を示すブロック図である。
【図４】入力パケットのフォーマットを示す図である。
【図５】パケットのセグメント分割化及び復元を示す図である。
【図６】従来例によるセグメント分割多重化装置の構成を示すブロック図である。
【図７】図６に示す分解部の構成例を示す図である。
【符号の説明】
１１ 書込み制御部
２１〜２４ 入力インタフェース部
３１〜３４ データカウンタ
４１〜４４ ヘッダカウント付加部
５１ メモリ
６１ 読出し制御部
７１〜７４ リードデータカウンタ部
８１〜８４ セグメントヘッダ生成部
９１〜９４ セレクタ
１０１ 出力選択部
１１１〜１１４ パケット長抽出部
Claims (6)
- 複数の伝送路各々の可変長パケットデータを固定長のセグメントデータに分割して伝送路毎のパケット単位となるように多重化するセグメント分割多重化装置であって、
前記可変長パケットデータを前記セグメントデータに分割する際のセグメント数を検出する検出手段と、前記セグメントデータと前記セグメント数とを格納するメモリと、前記メモリからの前記セグメントデータの読出し時に前記セグメント数を用いて前記セグメントデータの先頭・中間・最終の識別を行うためのセグメントヘッダを生成する生成手段と、入力される可変長パケットデータのデータ数をカウントしかつそのカウント値が１セグメントのデータ長を超過する度にキャリー信号を出力するカウント手段とを有し、
前記検出手段は、前記カウント手段からの前記キャリー信号を基に前記セグメント数を検出し、前記メモリへの格納終了を受けてその検出した値を前記メモリへ格納することを特徴とするセグメント分割多重化装置。 - 複数の伝送路各々の可変長パケットデータを固定長のセグメントデータに分割して伝送路毎のパケット単位となるように多重化するセグメント分割多重化装置であって、
前記可変長パケットデータを前記セグメントデータに分割する際のセグメント数を検出する検出手段と、前記セグメントデータと前記セグメント数とを格納するメモリと、前記メモリからの前記セグメントデータの読出し時に前記セグメント数を用いて前記セグメントデータの先頭・中間・最終の識別を行うためのセグメントヘッダを生成する生成手段と、前記可変長パケットデータのパケットヘッダ中に含まれるパケット長を抽出する抽出手段とを有し、
前記検出手段は、「（パケット長）／（セグメント長−１）」を計算して前記セグメント数を検出することを特徴とするセグメント分割多重化装置。 - 前記メモリへのアクセスを時分割制御で行い、複数の伝送路各々の可変長パケットデータを前記メモリに共通に格納することを特徴とする請求項１または請求項２記載のセグメント分割多重化装置。
- 複数の伝送路各々の可変長パケットデータを固定長のセグメントデータに分割して伝送路毎のパケット単位となるように多重化するセグメント分割多重化方法であって、
前記可変長パケットデータを前記セグメントデータに分割する際のセグメント数を検出するステップと、前記セグメントデータと前記セグメント数とを格納するメモリからの前記セグメントデータの読出し時に前記セグメント数を用いて前記セグメントデータの先頭・中間・最終の識別を行うためのセグメントヘッダを生成するステップとを有し、
前記セグメント数を検出するステップは、入力される可変長パケットデータのデータ数をカウントしかつそのカウント値が１セグメントのデータ長を超過する度にキャリー信号を出力するカウント手段からの前記キャリー信号を基に前記セグメント数を検出し、前記メモリへの格納終了を受けてその検出した値を前記メモリへ格納することを特徴とするセグメント分割多重化方法。 - 複数の伝送路各々の可変長パケットデータを固定長のセグメントデータに分割して伝送路毎のパケット単位となるように多重化するセグメント分割多重化方法であって、
前記可変長パケットデータを前記セグメントデータに分割する際のセグメント数を検出するステップと、前記セグメントデータと前記セグメント数とを格納するメモリからの前記セグメントデータの読出し時に前記セグメント数を用いて前記セグメントデータの先頭・中間・最終の識別を行うためのセグメントヘッダを生成するステップとを有し、
前記セグメント数を検出するステップは、前記可変長パケットデータのパケットヘッダ中に含まれるパケット長を抽出し、「（パケット長）／（セグメント長−１）」を計算して前記セグメント数を検出することを特徴とするセグメント分割多重化方法。 - 前記メモリへのアクセスを時分割制御で行い、複数の伝送路各々の可変長パケットデータを前記メモリに共通に格納することを特徴とする請求項４または請求項５記載のセグメント分割多重化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002187028A JP3957574B2 (ja) | 2002-06-27 | 2002-06-27 | セグメント分割多重化装置及びそれに用いるセグメント分割多重化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002187028A JP3957574B2 (ja) | 2002-06-27 | 2002-06-27 | セグメント分割多重化装置及びそれに用いるセグメント分割多重化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004032458A JP2004032458A (ja) | 2004-01-29 |
| JP3957574B2 true JP3957574B2 (ja) | 2007-08-15 |
Family
ID=31182184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002187028A Expired - Fee Related JP3957574B2 (ja) | 2002-06-27 | 2002-06-27 | セグメント分割多重化装置及びそれに用いるセグメント分割多重化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3957574B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5663311B2 (ja) | 2008-01-09 | 2015-02-04 | ケック グラデュエイト インスティテュート | 物質の調整及び／又は取扱システム、装置及び方法 |
| CN111091697B (zh) * | 2019-11-29 | 2021-08-13 | 湖北航天飞行器研究所 | 遥测数据的处理系统 |
-
2002
- 2002-06-27 JP JP2002187028A patent/JP3957574B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004032458A (ja) | 2004-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2591295B2 (ja) | フレーム位相同期方式 | |
| JP2600596B2 (ja) | クロスコネクト装置 | |
| JP2961086B2 (ja) | 伝送ビットストリーム記録装置、伝送ビットストリーム再生装置、伝送ビットストリーム記録方法、および伝送ビットストリーム再生方法 | |
| RU2142646C1 (ru) | Система для мультиплексирования/демультиплексирования данных межпроцессорного обмена в режиме асинхронной передачи при обмене в режиме асинхронной передачи | |
| JP3957574B2 (ja) | セグメント分割多重化装置及びそれに用いるセグメント分割多重化方法 | |
| JP2767910B2 (ja) | 時分割通話路 | |
| EP0504710A1 (en) | Cross-point type switch using common memories | |
| KR19990030029A (ko) | 단일 외부메모리를 구비한 데이터 다중화장치 | |
| EP2133797B1 (en) | Dma transfer device and method | |
| JP2001155426A (ja) | ストリーム記録装置及びストリーム多重化装置 | |
| JPH09153922A (ja) | フレームデータ変換回路 | |
| JPH0750648A (ja) | 多チャンネル非同期信号多重伝送装置 | |
| JP5471237B2 (ja) | クロックとフレームの乗せ換え方法及び回路 | |
| JP4021566B2 (ja) | データメモリ装置及びデータメモリ制御方法 | |
| US7292603B2 (en) | Memory-efficient conversion between differing data transport formats of SONET overhead data | |
| US8817814B2 (en) | Transmission device, transmission system, transmission method, and transmission program | |
| JPH01270431A (ja) | 高速パケット交換スイッチ | |
| JP2616408B2 (ja) | ポインタ付替回路 | |
| US20090161698A1 (en) | Method and apparatus for data processing | |
| JP2548709B2 (ja) | 多重フレ−ムアライナ | |
| JPH0758753A (ja) | インタフェース回路 | |
| EP1148724A2 (en) | Reproducing device, medium, information aggregate, transmitting medium, and recording medium | |
| WO1995010897A1 (en) | A buffering method and a buffer | |
| JPH05122188A (ja) | ステータス同期処理回路 | |
| JPH0787435B2 (ja) | 多重化チャネル受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050513 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070508 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |