JPH05122188A - ステータス同期処理回路 - Google Patents

Abstract

(57)【要約】 【目的】 ステータス信号の形式の違いに柔軟に対応で
き、ＬＳＩ化等に適したステータス同期処理回路を提供
する。 【構成】 制御回路１３，記憶回路１１，比較回路５，
計数・ラッチ回路６，選択回路７等により構成される汎
用データ処理回路により、マルチフレームの同期を確立
する処理と、ステータス信号を取り出す等の処理とを、
同一のハードウェアにより共用して行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタルデータ伝送
に用いられるディジタルデータ信号に含まれるユーザチ
ャンネル個別のステータス信号を、マルチフレーム同期
を確立して取り出すステータス同期処理回路に関するも
のである。

【０００２】

【従来の技術】ディジタルデータの伝送に際しては、主
体となるデータの他に、監視等のためにステータス信号
が付加されている。なお、通信事業者が提供するディジ
タルデータ信号は、伝送効率を高めるため、複数のユー
ザ信号が多重化されている。例えば、ユーザチャンネル
として６４Ｋｂ／ｓの容量を基本単位とし、これを２４
チャンネル分つなぎ、１．５４４Ｍｂ／ｓのディジタル
１次群の信号列としている。

【０００３】かつてはディジタルデータ信号の全体に対
するステータス信号を付加するのみで充分であったが、
昨今のユーザのデータ処理の多様化・高度化により、通
信事業者の提供する信号処理に際して、ユーザチャンネ
ル毎に符号誤りの有無に関する情報や警報情報等の詳細
なステータス信号の送受が必要とされてきている。

【０００４】図７はこの種のディジタルデータ信号にお
けるステータス信号の付加の例を示したものである。な
お、ユーザの信号の収容位置やステータス信号の付加等
の仕方は、通信事業者側の伝送装置の都合で決められ、
細部については統一されていない。

【０００５】図７において、ディジタルデータ信号は、
複数チャンネル（ここでは６チャンネル）から構成され
るハンドリンググループ（ＨＧ）と呼ばれる単位に分割
されている。これは、信号列に収容される各ユーザ信号
は最終的な接続先が異なるのが普通であり、行先毎の信
号合成，分離等の信号処理（方路編集）を行うのに便利
なようにするためである。また、回線の信頼性を確保す
る等の理由もある。なお、このハンドリンググループは
信号列の同期信号からその配置が特定できるようになっ
ている。

【０００６】ＣＣＩＴＴの勧告Ｇ．７０３で定義される
伝送容量１．５４４Ｍｂ／ｓの信号列の場合は、ユーザ
チャンネルを６４Ｋｂ／ｓとすると、２４チャンネルの
信号を多重収容することができ、ユーザチャンネルを６
個有したハンドリンググループが４個収容できる。

【０００７】各ハンドリンググループにおける最後のチ
ャンネルはステータス信号（ＳＴ）用に割り当てられて
おり、ここでは５つの独立したユーザチャンネルＣＨ１
〜ＣＨ５に対し、各ユーザチャンネルのステータス信号
を一つの単位フレームに１ビットずつの計５ビットＳｔ
１１〜Ｓｔ５１，…を収容し、更に各ステータス信号の
ビットを特定するために最後尾にマルチフレーム同期ビ
ットｍｆ１，…を重畳し、８つのフレームで一つのマル
チフレームを構成し、ユーザ信号当たり８ビットのステ
ータス信号を送受できるようになっている。なお、各々
のステータス信号はマルチフレーム同期信号で配置が特
定できるようになっている。

【０００８】ところで、通信事業者は、これらの信号列
に対して処理を行う際に、上記のステータス信号を信号
列から採取する必要があり、そのための回路として、マ
ルチフレーム同期を確立してステータス信号を取り出す
ステータス同期処理回路が存在する。なお、通信事業者
が信号列に対して行う処理としては、所定のユーザチャ
ンネルを伝送媒体や処理装置に合わせて伝送速度や収容
位置を変換する処理（例えばディジタル２次群の信号列
に収容したあるユーザチャンネルをディジタル１次群に
変換する場合等）や、フレーム同期処理やステータス信
号の転送処理等がある。

【０００９】図８は従来のステータス同期処理回路の構
成を示したものであり、マルチフレーム同期を確立する
ためのマルチフレーム同期回路１５と、このマルチフレ
ーム同期回路１５の同期出力のタイミングでステータス
信号の位置を特定して各ユーザチャンネル毎にステータ
ス信号のビットを抜き取るステータス信号抜取回路２４
とで構成されている。

【００１０】図８において、ディジタルデータ信号の入
力信号から、ワード検出回路１６によりマルチフレーム
同期ビット（Ｆビット）を並べたフレームワードが検出
され、比較回路１８においてワード発生回路１７の発生
するワードと一致・不一致が判断される。

【００１１】比較の結果の一致・不一致は一致計数回路
１９，不一致計数回路２０により計数され、同期判定回
路２１により、所定回数以上一致となった場合は同期状
態と判定され、所定回数以上不一致となった場合は同期
外れ状態と判定する。

【００１２】また、同期外れ状態となった場合は、ハン
チング制御回路２２によりタイミング計数回路２３が駆
動され、ワード発生回路１７のワードのシフトを停止す
ることにより、同期状態に導く。

【００１３】一方、入力信号からステータス信号ラッチ
回路２５により、マルチフレーム同期回路１５の同期出
力をタイミングの基準に用いてステータス信号が抜き出
され、ステータス信号列変換回路２６により後の処理に
便利なように列変換が行われる。

【００１４】また、抜き出されたステータス信号は比較
回路２７により連続一致が判断され、比較の結果の一致
・不一致は一致計数回路２８，不一致計数回路２９によ
り計数され、一致判定回路３０により、所定回数以上一
致となった場合は正常なステータス信号であると判定さ
れて出力回路３１から出力される。

【００１５】

【発明が解決しようとする課題】従来のステータス同期
処理回路は上述したように構成され、動作するものであ
ったが、次のような欠点があった。

【００１６】すなわち、ユーザのデータ処理の多様化・
高度化により、ステータス信号の更なる詳細化が必要と
なってきており、単位フレームに収容するステータス信
号のビットを多くするか、マルチフレーム長を長くする
必要がある。この点、ビットの増大では伝送可能なユー
ザチャンネル数の減少を招くので好ましくなく、マルチ
フレーム長の増大を採用することとなるが、この場合は
回路規模が増大するという欠点がある。

【００１７】また、ハンドリンググループ毎にステータ
ス信号の多重度が異なるという状況となっており、ハン
ドリンググループの数だけステータス同期処理回路が必
要であり、回路規模の増大は一層深刻である。

【００１８】回路規模の増大によるハードウェアの大型
化，高コスト化を防止する手段として一般にＬＳＩ（大
規模集積回路）化が採用されているが、従来のステータ
ス同期処理回路は各回路部分がディジタルデータ信号の
ビット構成や安定条件（同期の安定条件，ステータス信
号の安定条件）等に直接に対応して構成されていたた
め、ステータス信号の構成等に変更がある度にＬＳＩを
開発しなければならず、対応しきれないという欠点があ
った。

【００１９】また、従来のステータス同期処理回路はマ
ルチフレーム同期回路とステータス信号抜取回路とが分
離していたため、ハードウェアとして冗長な部分があ
り、小型化，低コスト化およびＬＳＩ化の妨げとなって
いた。

【００２０】本発明は上記の点に鑑み提案されたもので
あり、その目的とするところは、ステータス信号の形式
の違いに柔軟に対応でき、ＬＳＩ化等に適したステータ
ス同期処理回路を提供することにある。

【００２１】

【課題を解決するための手段】本発明は上記の目的を達
成するため、複数のユーザ信号が多重化されていると共
に、ユーザチャンネル個別のステータス信号がマルチフ
レームで挿入されたディジタルデータ信号から、マルチ
フレーム同期を確立してステータス信号を取り出すステ
ータス同期処理回路において、マルチフレームの同期を
確立する回路部分とステータス信号を取り出して処理す
る回路部分とを、共用可能な汎用データ処理回路で構成
するようにしている。

【００２２】

【作用】本発明のステータス同期処理回路にあっては、
汎用データ処理回路により、マルチフレームの同期を確
立する処理と、ステータス信号を取り出す等の処理と
を、同一のハードウェアにより共用して行う。

【００２３】

【実施例】以下、本発明の実施例につき、図面を参照し
て説明する。

【００２４】図１は本発明のステータス同期処理回路の
一実施例を示す構成図である。

【００２５】図１において、本実施例は、入力回路１
と、出力回路２と、バッファ３と、ステータス信号列変
換回路４と、比較回路５と、計数・ラッチ回路６と、選
択回路７と、指定値設定回路８と、シフト回路９と、デ
ジット選択回路１０と、記憶回路（ＲＡＭ）１１と、記
憶回路（ＲＯＭ）１２と、制御回路１３と、タイミング
発生回路１４とから構成されている。なお、各部の機能
等の詳細については、重複を避けるため、以下の動作を
通して説明することとする。

【００２６】先ず、全体の処理の流れは制御回路１３に
よって制御され、各部は時間シーケンシャル的に動作す
る。

【００２７】また、記憶回路１１には処理の過程で必要
になるデータが格納され、制御回路１３により、タイミ
ング発生回路１４および記憶回路１２を介して、アドレ
スが指定され、データの読み出しもしくは書き込みが行
われる。

【００２８】図２は記憶回路１１のデータの割り当ての
例を示したものである。

【００２９】図２において、１つのアドレスに対するデ
ータは８ビット構成としており、アドレスは１６進で示
してある。

【００３０】アドレスｂＨには、ステータス信号の連続
一致の判定の基準となるステータス信号基準値が格納さ
れる。

【００３１】アドレスａａａａＨには、ハンドリンググ
ループ（ＨＧ）のマルチフレーム同期ビット（Ｆビッ
ト）を並べたフレームワードが格納される。すなわち、
マルチフレーム同期ビットを取り込む度にビットＦ１〜
Ｆ８を左に１ビットだけシフトし、取り込んだフレーム
同期ビットを後尾のビットＦ８に格納して行く。

【００３２】アドレスｂｂｂｂＨには、ハンドリンググ
ループの状態監視のための内部状態を示すデータが格納
される。Ｓ１は同期判定ビット、Ｓ２はマルチフレーム
同期ビットの取り込み完了判定ビット、Ｓ３はワード検
出一致判定計数値Ｃｙが同期の安定条件で決まる計数値
（Ｙ；後方保護値）を越えたか否かの判定ビット、Ｓ４
はワード検出不一致判定計数値Ｃｎが計数値（Ｎ；前方
保護値）を越えたか否かの判定ビット、Ｓ５はワード検
出結果の一致判定ビット、Ｓ６はステータス信号の一致
判定ビット、Ｓ７，Ｓ８はその他のビットである。これ
らは、対応する判定毎の区切りで記憶回路１１のアドレ
スｂｂｂｂＨの該当ビットをデジット選択回路１０にて
選び、選択回路７を介してそのビットだけを書き換え
る。

【００３３】ハンドリンググループの状態監視は、これ
らのビットを参照することで容易に判定することができ
る。例えば、ハンドリンググループの同期判定はＳ１を
定期的に確認すれば即座に分り、また、ハンドリンググ
ループの信号処理に必要な同期タイミングは各フレーム
周期毎にＳ１とＳ５を同時に確認することによって特定
することができる。

【００３４】アドレスｃｃｃｃＨにはマルチフレーム同
期ビットを取り込んだ回数を示すフレーム取り込み計数
値Ｃが、アドレスｄｄｄｄＨにはフレームワードが一致
した回数を示す一致判定計数値Ｃｙが、アドレスｅｅｅ
ｅＨにはフレームワードが不一致となった回数を示す不
一致判定計数値Ｃｎがそれぞれ格納される。

【００３５】アドレスｆｆｆ０Ｈ〜ｆｆｆ７Ｈには、入
力信号から取り込んだステータス信号が格納される。

【００３６】アドレスｇｇｇ０Ｈ〜ｇｇｇ４Ｈには、列
変換を施した後のステータス信号が格納される。

【００３７】アドレスｈｈｈ０Ｈ〜ｈｈｈ４Ｈには、最
終的に確定したステータス信号が格納される。

【００３８】アドレスｙｙｙｙＨには、ステータス信号
の一致の回数を示すステータス信号一致計数カウンタ値
Ｃｓｔが格納される。

【００３９】図３は上記の実施例の処理の流れを示すフ
ローチャートであり、図４はその処理の時間的な配分を
示したものである。

【００４０】以下、図３および図４に沿って上記の実施
例の動作を説明する。

【００４１】先ず、制御回路１３は、現時点において同
期状態にあるか否かを、記憶回路１１のアドレスｂｂｂ
ｂＨのビットＳ１（同期判定ビット）をサンプルして判
断する（ステップ１０１）。

【００４２】同期状態にない場合（ステップ１０１のＮ
ｏ）には、入力回路１により、入力信号からハンドリン
ググループに収容されているマルチフレーム同期ビット
（Ｆビット）をサンプルして取り込む（ステップ１０
２）。

【００４３】この取り込みにあっては、先ず、計数・ラ
ッチ回路６に、前フレームまでのマルチフレーム同期ビ
ット列を格納している記憶回路１１のアドレスａａａａ
Ｈの格納データをシフト回路９により１ビットだけ左に
シフトし、選択回路７を介して呼び出しておく。そし
て、サンプルした新たなマルチフレーム同期ビットを計
数・ラッチ回路６のマルチフレーム同期ビット列の最後
尾につけ、これを新たなマルチフレーム同期ビット列と
してバッファ３を介して記憶回路１１のアドレスａａａ
ａＨに格納する。

【００４４】次いで、マルチフレーム同期ビットの取り
込み回数であるフレーム取り込み計数値Ｃに１を加算す
る（ステップ１０３）。

【００４５】すなわち、記憶回路１１のアドレスｃｃｃ
ｃＨから選択回路７を介して計数・ラッチ回路６にそれ
以前のフレーム取り込み計数値Ｃを取り込み、１を加算
した上でバッファ３を介して同じアドレスに再度格納す
る。

【００４６】次いで、マルチフレームを構成する所定の
フレーム数の取り込みが完了したか否かを判断する（ス
テップ１０４）。

【００４７】すなわち、フレーム取り込み計数値Ｃを計
数・ラッチ回路６から比較回路５の一方の入力に与え、
また、指定値設定回路８により初期設定値の一つとして
外部から入力される取り込み回数（８マルチフレームの
場合は“８”）を選択回路７を介して比較回路５の他方
の入力に与えて、両者の比較を行う。

【００４８】フレーム取り込み計数値Ｃが設定値に満た
ない場合には、取り込みが完了していないものとし（ス
テップ１０４のＮｏ）、マルチフレーム同期ビットの取
り込み（ステップ１０２）に戻る。

【００４９】両者が等しいかフレーム取り込み計数値Ｃ
が大きい場合には、取り込みが完了しているものとし
（ステップ１０４のＹｅｓ）、フレームワードの検出を
行い（ステップ１０５）、指定値設定回路８により初期
設定値の一つとして入力されるフレームワードと一致す
るか否かを判断する（ステップ１０６）。

【００５０】すなわち、記憶回路１１のアドレスａａａ
ａＨからマルチフレーム同期ビット列を取り出し、選択
回路７を介して計数・ラッチ回路６に設定する。そし
て、既知のフレームワードを比較回路５の他方に入力
し、両者を比較する。

【００５１】両者が不一致の場合（ステップ１０６のＮ
ｏ）には、最初の処理（ステップ１０１）に戻る。

【００５２】両者が一致した場合（ステップ１０６のＹ
ｅｓ）には、記憶回路１１のアドレスｄｄｄｄＨに格納
されている一致判定計数値Ｃｙを選択回路７を介して計
数・ラッチ回路６に取り込んだ上で１を加算する（ステ
ップ１０７）。

【００５３】次いで、計数・ラッチ回路６上の一致判定
計数値Ｃｙと、指定値設定回路８により初期設定値の一
つとして外部から入力される同期の安定条件を考慮して
決まる計数値Ｙとを、比較回路５において比較する（ス
テップ１０８）。

【００５４】一致判定計数値Ｃｙが計数値Ｙを越えない
場合（ステップ１０８のＮｏ）には、一致判定計数値Ｃ
ｙを記憶回路１１のアドレスｅｅｅｅＨに再度格納し、
最初の処理（ステップ１０１）に戻る。

【００５５】一致判定計数値Ｃｙが計数値Ｙを越えた場
合（ステップ１０８のＹｅｓ）には、同期確立と判定
し、記憶回路１１のアドレスｅｅｅｅＨに０を書き込む
ことにより不一致判定計数値Ｃｎをリセットし（ステッ
プ１０９）、また、記憶回路１１のアドレスｂｂｂｂＨ
のビットＳ１にデジット選択回路１０および選択回路７
を用いて同期状態を示す１を書き込み、最初の処理（ス
テップ１０１）に戻る。

【００５６】同期状態にある場合（ステップ１０１のＹ
ｅｓ）には、入力回路１により、入力信号からハンドリ
ンググループに収容されているマルチフレーム同期ビッ
トをサンプルして取り込む（ステップ１１０）。

【００５７】次いで、フレーム取り込み計数値Ｃに１を
加算する（ステップ１１１）。

【００５８】次いで、入力信号から入力回路１によりハ
ンドリンググループに収容された各ユーザチャンネルの
ステータス信号（ＳＴビット）を取り込み、記憶回路１
１のアドレスｆｆｆ０Ｈ〜ｆｆｆ７Ｈに順次に取り込ん
で行く（ステップ１１２）。なお、アドレスｆｆｆ０Ｈ
〜ｆｆｆ７Ｈは８マルチフレームの場合であり、それよ
り多い場合にはアドレスも増えることは言うまでもな
い。

【００５９】次いで、マルチフレームを構成する所定の
フレーム数の取り込みが完了したか否かを判断する（ス
テップ１１３）。

【００６０】フレーム取り込み計数値Ｃが設定値に満た
ない場合には、取り込みが完了していないものとし（ス
テップ１１３のＮｏ）、マルチフレーム同期ビットの取
り込み（ステップ１１０）に戻る。

【００６１】両者が等しいかフレーム取り込み計数値Ｃ
が大きい場合には、取り込みが完了しているものとし
（ステップ１１３のＹｅｓ）、フレームワードの検出を
行い（ステップ１１４）、指定値設定回路８により初期
設定値の一つとして入力されるフレームワードと一致す
るか否かを判断する（ステップ１１５）。

【００６２】両者が不一致の場合（ステップ１１５のＮ
ｏ）には、記憶回路１１のアドレスｅｅｅｅＨに格納さ
れている不一致判定計数値Ｃｎを選択回路７を介して計
数・ラッチ回路６に取り込んだ上で１を加算する（ステ
ップ１１６）。

【００６３】次いで、計数・ラッチ回路６上の不一致判
定計数値Ｃｎと、指定値設定回路８により初期設定値の
一つとして外部から入力される同期の安定条件を考慮し
て決まる計数値Ｎとを、比較回路５において比較する
（ステップ１１７）。

【００６４】不一致判定計数値Ｃｎが計数値Ｎを越えな
い場合（ステップ１１７のＮｏ）には、不一致判定計数
値Ｃｎを記憶回路１１のアドレスｅｅｅｅＨに再度格納
し、最初の処理（ステップ１０１）に戻る。

【００６５】不一致判定計数値Ｃｎが計数値Ｎを越えた
場合（ステップ１１７のＹｅｓ）には、同期外れと判定
し、記憶回路１１のアドレスｄｄｄｄＨに０を書き込む
ことにより一致判定計数値Ｃｙをリセットし（ステップ
１１８）、また、記憶回路１１のアドレスｂｂｂｂＨの
ビットＳ１にデジット選択回路１０および選択回路７を
用いて非同期状態を示す０を書き込み、最初の処理（ス
テップ１０１）に戻る。なお、同期が確立するまでのス
テータス信号処理としては、同期外れ以前のステータス
信号を保持するか、約束値（例えば“０”）とするか、
必要に応じた処理を行う。

【００６６】一方、フレームワード検出によって得られ
たマルチフレーム同期ビット列が既知のフレームワード
と一致した場合（ステップ１１５のＹｅｓ）には、以後
の処理が容易になるようにステータス信号の列変換処理
を施す（ステップ１１９）。

【００６７】すなわち、８マルチフレームの場合、既に
記憶回路１１のアドレスｆｆｆ０Ｈ〜ｆｆｆ７Ｈに順次
に取り込んだ、図５に示すような状態のステータス信号
を、ステータス信号列変換回路４に連続的に取り込む。

【００６８】このステータス信号に対して、図６に示す
ように、縦横を並べ替える列変換を施し、記憶回路１１
のアドレスｇｇｇ０Ｈ〜ｇｇｇ４Ｈに順次記憶する。

【００６９】次いで、信号の安定性を確保するために、
連続一致を確認する（ステップ１２０）。

【００７０】すなわち、記憶回路１１のアドレスｆｆｆ
０Ｈ〜ｆｆｆ４Ｈもしくはｇｇｇ０Ｈ〜ｇｇｇ４Ｈに格
納されたステータス信号が所定の回数に渡って一致・不
一致かを比較回路５で判定する。

【００７１】ここで、両者が不一致の場合は、記憶回路
１１のアドレスｙｙｙｙＨに収容したステータス信号一
致計数カウンタ値Ｃｓｔをリセットし、再び記憶回路１
１の同アドレスに書き戻す。また、一致した場合は、こ
のステータス信号一致計数カウンタ値Ｃｓｔに１を加算
して同じアドレスに記憶する。

【００７２】そして、このステータス信号一致計数カウ
ンタ値Ｃｓｔが既知データとして記憶回路１１のアドレ
スｂＨに収容した基準値未満の場合（ステップ１２０の
Ｎｏ）には、記憶回路１１のアドレスｈｈｈ０Ｈ〜ｈｈ
ｈ４Ｈはそのままにし（ステップ１２１）、基準値以上
になった場合はアドレスｇｇｇ０Ｈ〜ｇｇｇ４Ｈの内容
を新たなステータス信号として、アドレスｈｈｈ０Ｈ〜
ｈｈｈ４Ｈに書き換える（ステップ１２２）。ステータ
ス信号やその他の監視信号等は、出力回路２により適宜
に外部に出力される。

【００７３】以上のようにして、ステータス信号のマル
チフレームの同期確立後、各ユーザチャンネルのステー
タス信号を抽出し、以降の信号処理を容易にするため列
変換を施し、信号の安定性を確保するために、連続一致
保護を行い、安定なステータス信号処理を実現してい
る。

【００７４】

【発明の効果】以上説明したように、本発明のステータ
ス同期処理方式にあっては、次のような効果がある。

【００７５】汎用データ処理回路により構成している
ため、ステータス信号のマルチフレーム構成や安定条件
の変更等が生じても、初期設定値やソフトウェアを変更
し、メモリ容量を増やす等の簡単な変更だけで容易に対
処することができ、ＬＳＩ化に適する。

【００７６】複数のハンドリンググループに対する処
理を単一の回路で行うことができ、大幅な小型化，低コ
スト化が図れる。

【００７７】マルチフレームの同期を確立する処理
と、ステータス信号を取り出す等の処理とを、時間シー
ケンシャル的に同一のハードウェアにより共用して行う
ため、内部回路の大幅な簡素化が図れ、小型化，低コス
ト化が達成されると共に、ＬＳＩ化にも適する。

【００７８】取り出したステータス信号を任意の符号
に変換して出力させたりすることがシーケンスの一部を
追加変更するだけで容易に行え、後の信号処理を容易に
することもできる。

【図面の簡単な説明】

【図１】本発明のステータス同期処理回路の一実施例を
示す構成図である。

【図２】記憶回路に格納される情報の例を示す図であ
る。

【図３】実施例の処理の流れを示すフローチャートであ
る。

【図４】実施例の処理の時間的な配分を示す図である。

【図５】列変換前のステータス信号の説明図である。

【図６】列変換後のステータス信号の説明図である。

【図７】データ信号に重畳されたステータス信号の説明
図である。

【図８】従来のステータス同期処理回路の例を示す構成
図である。

【符号の説明】

１……入力回路 ２……出力回路 ３……バッファ ４……ステータス信号列変換回路 ５……比較回路 ６……計数・ラッチ回路 ７……選択回路 ８……指定値設定回路 ９……シフト回路 １０…デジット選択回路 １１…記憶回路（ＲＡＭ） １２…記憶回路（ＲＯＭ） １３…制御回路 １４…タイミング発生回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数のユーザ信号が多重化されていると
   共に、ユーザチャンネル個別のステータス信号がマルチ
   フレームで挿入されたディジタルデータ信号から、マル
   チフレーム同期を確立してステータス信号を取り出すス
   テータス同期処理回路において、 マルチフレームの同期を確立する回路部分とステータス
   信号を取り出して処理する回路部分とを、共用可能な汎
   用データ処理回路で構成したことを特徴とするステータ
   ス同期処理回路。
2. 【請求項２】 ディジタルデータ信号からマルチフレー
   ム同期ビットおよびステータス信号を取り込む入力回路
   と、 フレームワードの一致判定，ステータス信号の連続一致
   判定，マルチフレーム同期ビットの取り込み回数の判
   定，フレームワードの一致・不一致回数の判定，ステー
   タス信号の一致回数の判定を行う比較回路と、 マルチフレーム同期ビット，同期保護判定計数値，動作
   状態，ステータス信号等を蓄える記憶回路と、 マルチフレーム同期ビットの取り込み回数，フレームワ
   ードの一致・不一致回数，ステータス信号の一致回数の
   計数を行う計数・ラッチ回路と、 計数・ラッチ回路に与える信号を選択する選択回路と、 計数・ラッチ回路の初期値を外部データに従って入力す
   る指定値設定回路と、 ステータス信号の列を並べ替えるステータス信号列変換
   回路と、 同期判定，ワード検出，同期・非同期状態設定，ステー
   タス信号更新，各部の制御を行う制御回路とを備えたこ
   とを特徴とする請求項１記載のステータス同期処理回
   路。