JPH0817403B2 - デジタルデータ流中のパケットの境界を検出する方法および装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ通信の分野に関するものであり、とく
にデータのパケットの認識に関するものである。特に、
高速で伝送されるデータのパケットの識別のための方法
に関する。

〔従来の技術〕

通信プロトコルにおいては、特殊なパターンまたはフ
ラグによりパケットの境界が示されることが屡々ある。
そのようなプロトコルを用いる装置においては、受信し
たデータ流内でフラグを認識し、したがってそのデータ
流内のパケットの境界によりパケットを識別するために
フラグ検出器／パケット識別子を用いる。

従来は、受信したデータ中のフラグを識別するために
ビット指向プロトコルに直列アーキテクチャが用いられ
ていた。それらの装置においては、直列データ流を１度
に１ビット処理し、「シフトおよび比較」技術を用いる
ことによってフラグは検出されている。この直列アーキ
テクチャにはいくつかの限界がある。

〔発明が解決しようとする課題〕

第１に、高度な高速論理が用いられなければ、装置の
速度は直列論理技術の速度により制限される。たとえ
ば、進歩したショットキーTTL論理では、処理速度を50
〜70メガヘルツにできる。この制約は、パケット通信が
高速リンクを介して行われる装置では、システムのあい
路となることがある。

第２に従来の直列アーキテクチャは単一チャネルモー
ドで動作するだけである。フラグ検出は順次ビット法で
あるから、それは一般に１度に１つのデータパケットで
動作する。したがって、時分割多重（TDM）フォーマッ
トに従って複数のデータチャネルを含む高速リンクを用
いる装置においては、各チャネルに到達するデータを処
理するために別々のフラグ検出器を使用できる。そうす
るとデータリンクインターフェイスの価格が上昇し、そ
のインターフェイスの構成が複雑になり、チャネルの数
を変化できる装置の融通性が減ずる。

〔課題を解決するための手段および作用〕

本発明は直列データ流中のデータパケットの区切りフ
ラグを識別するものである。複数のビットを並列に評価
する処理技術により識別が行われる。すなわち識別は状
態マシンを用いた並列処理技術により比較的高速で行わ
れる。

本発明は、可変数のチャネルを有する複数のチャネル
データリンクに対して直接インターフェイスできる。ま
た、処理遅れが比較的小さい専用ハードウェアにより、
求められている全ての機能を実行できる。複数チャネル
リンクの別々のチャネルを介してデータは送られる。複
数チャネルリンクは所定の時間に対して１度に１つのチ
ャネルを選択し、選択されたチャネルからのデータ流を
フラグ検出器へ送ることを許す。

フラグ（所定のビットパターンより成る）は下記のよ
うにして識別される。

１）１度に所定数のビットずつ、デジタルデータ流がフ
ラグ検出器に入る。それらのビットのうちのいくつかを
フラグの部分とすることができる。

２）フラグ検出器は、フラグ検出器に入ったデータ中の
フラグの一部に対応することがあるビットの数の指示を
発生する。

３）デジタルデータ流からの付加データがフラグ検出器
に入る。

４）この付加データのいくつかのビットがフラグの残り
のビットを表わすものとすると、フラグ検出器はフラグ
が見つけられたことを指示する。

フラグの場所を基にして、パケットの初めと終りのバ
イト境界を決定できる。この情報を用いて、出力レジス
タが、パケットに対応するビットだけを格納または処理
のためのバッファなどの外部装置へ供給する。

〔実施例〕

本発明を詳しく説明する前に、本発明の説明に用いる
用語を以下に定義する。

時分割多重化−２種類またはそれ以上の信号に対して
引続く時間間隔を用いることにより、共通の経路を介し
て２種類またはそれ以上の信号を伝送するためのプロセ
ス。

フラグパターン−パケットの境界を決定するために用
いられる所定のビット列。

打ち切りパターン−現在のパケットに含まれている情
報を無視すべきであることを示すために用いられる所定
のビット列。

フラグ検出−データ流中のフラグパターンを識別する
ために用いるプロセス。

パケット検出−受信したビットが特定のパケットに属
するか否かを決定するために、そのバイトを評価するた
めに用いるプロセス。

この技術においては周知のように、バイトと呼ばれる
２進数の集りにまとめることによりデータは表される。
典型的な通信装置においては、データのバイトは連続し
て転送される。連続して転送されるデータバイトの群
（フラグを除く）がパケットとして定義される。

データ通信装置は時分割多重化された環境においてし
ばしば実現される。この環境においては、完全なデータ
パケットを１つの時間スロット中に送ることが困難なこ
とがある。１つのチャネルから出るパケット伝送がある
時間スロットが終わった時に留保され、後で伝送が再開
されることがしばしばある。その留保されている間に別
のチャネルからのパケット伝送が開始され、後で継続す
るために留保されるだけである。

パケットを取り扱う時は、各パケットの初めと終りの
正確な境界を知ることが望ましい。この情報を用いて、
１つのパケットからのデータのピットが異なるパケット
へ誤って割当てられることを阻止できる。フラグ機構を
用いることによりパケットの境界が決定される。データ
流中のフラグを識別することにより、パケット中の最初
のバイトがいつ受信されたかの指示と、パケット中の最
後のバイトがいつ受信されたかの指示が伝送装置へ与え
られる。

フラグ検出器はフラグ検出部とパケット識別部で構成
される。各部は状態マシンとして機能する。フラグ検出
部がデータ流を処理すると、そのフラグ検出部は種々の
状態をとる。各状態はデータ流の内容を示す。フラグ検
出部がフラグを探すと、フラグ検出部はこの情報をパケ
ット識別部へ送る。

パケットを分離するために用いられるフラグビットパ
ターンと、パケット中のデータの符号化とは所定の通信
プロトコルに従って決定される。本発明のこの実施例に
おいて用いられるフラグ検出メカニズムはLAPD、HDLC、
SDLCのような周知のプロトコルに適合する。それらのプ
ロトコルに従って、データ流中のフラグは６個またはそ
れ以上の連続する２進１を含む。実際のデータがフラグ
と解されることを防ぐために、データは予め処理してか
ら送る。この前処理過程は、フラグと間違えられるおそ
れがあるデータ値を符号化する。１つの例示的な種類の
符号化により、入力データ流中の連続する５個の１のあ
らゆる列と次に連続するビットの間に２進０が挿入され
る。パケットを受信した後で、連続する５個の２進１の
任意の列に続く２進０を除去することにより、この符号
化動作は逆にされる。

高速フラグ検出およびパケット識別は１つの機能とし
て説明できるが、説明を簡単にするために２の機能を分
け、別々のハードウェア部により行われるものとして説
明することにする。

本発明のこの実施例においては、フラグ検出機能を一
度に１バイトずつ行う部分にデータが入る。そのバイト
を構成する受信したビットは同時に評価されてフラグ
（またはそれの小部分）が受信されたかどうかを判定す
る。フラグは２つのバイトにまたがって分割できるか
ら、その評価を２個求められることがあり、したがって
フラグ検出のためには２つのマシンサイクルが用いられ
る。２バイトより小さいパケットは無効であるから、３
クロックサイクルにわたって有効なパケットが受信され
たかどうかをパケット識別部が判定する。有効なパケッ
トが受信されたとすると、そのパケットのためのデータ
であって、受信したデータ流から取出されたデータを取
扱い（先に概略を述べたプロトコル復号過程のような）
または記憶のために、引き続く段へ転送できる。

第１図には、本発明のフラグ検出のやり方を使用でき
る通信装置が示されている。データが一連のデータ通信
チャネルを介してこの装置へ供給される。各チャネルは
時分割マルチプレクサ101を介してこの装置へ結合され
る。マルチプレクサ101はそれが結合されている種々の
通信チャネルの間で周期的に切換えられる。ある所定の
時間だけ１つのデータチャネルが時分割マルチプレクサ
100により選択され、その後で別のチャネルが選択され
て、異なるデータ流を送ることができるようにする。あ
るデータ流がマルチプレクサ101を通ると、そのデータ
流はデータリンク100を介してフラグ検出器102へ送られ
る。そのフラグ検出器は入ってくるデータ流を評価し
て、それがフラグに対応するビットパターンを含むかど
うかを判定する。フラグが検出された後、第１の非フラ
グビットパターンが検出されると、特定のデータパケッ
トの伝送が始まったことをフラグ検出器は示す。そのチ
ャネルに対して次のフラグが検出されると、完全なデー
タパケットが受信されたことをフラグ検出器は示す。入
力データ流中のフラグの場所を基にして、パケットの始
りと終りに対して境界を決定できる。

フラグ検出器102により供給されたデータは処理要素1
04へ送られる。この処理要素は、たとえば、個々の各チ
ャネルにより用いられているプロトコルに従ってデータ
を復号できる。処理要素により復号されたデータは記憶
要素103へ加えられる。第１図に示すように、記憶要素1
03は複数のデータバッファを含む。１つのデータバッフ
ァが、時分割マルチプレクサ101により処理される各チ
ャネルに組合わされる。それらのバッファは復号された
データを保持する。それらのデータは別の処理要素（図
示せず）により使用でき、またはパケットに符号化し
て、通信チャネルを介してネットワークの他のデータ処
理装置へ送ることができる。

時分割マルチプレクサ101を通るデータ流は絶えず変
化するから、フラグ検出器102の動作は非常に複雑にさ
れる。TDMデータリンクはそれぞれ異なるデータ連度を
有する多くのチャネルを含むことができる。各チャネル
は異なるソースからくるから、各チャネルは別々に取扱
うべきであることが望ましい。しかし、各チャネルにフ
ラグ検出器を設ける代りに、TDMリンクの全てのチャネ
ルのために使用できるTDMフラグ検出器が開示される。

TDMフラグ検出器を多くのチャネルへ結合できるが、
１つの時間スロットにおいてはただ１つのチャネルが処
理される。各時間スロットにおける処理の中間結果が記
憶され、同じチャネルに属する次の時間スロットの時に
検索される。各時間スロットに対して、中間結果の記憶
は、各期間スロットに関連するチャネルを指定する（ス
ロット／チャネルマップ）ことにより制御される。TDM
リンクが再構成されるたびにその表は更新される。

フラグ検出器の設計は状態マシンの表現を基にする。
動作時には、フラグ検出器102は入力データの現在のバ
イトばかりでなく、入力データの以前に受信したバイト
の内容に関連する情報も用いる。フラグ検出器102はこ
の情報をチャネル状態の形で保持する。チャネル状態
は、データの引き続くバイトの間の関係を示す。

フラグ検出器102はフラグ検出とパケット識別の２つ
の機能を有する。フラグ検出は以前の入力データバイト
だけを知ることにより行うことができるが、境界とバイ
トの位置合わせのような他の機能（第２表を参照して後
で説明する）は２サイクル遅れを用いる。しかし、パケ
ット識別機能は３サイクルの遅れを要する。含まれてい
る状態の総数のために、フラグ検出機能とパケット識別
機能は解析および定式化が複雑である。「ビット」状態
マシンと「バイト」状態マシンとの２つの別々の論理状
態マシンへの分解は一層行いやすく、本発明のこの実施
例において用いられる。したがって、フラグ検出器は大
型の復号状態マシン、または２つのより小さい別々の状
態マシンとみなすことができる。しかし、外部接続を減
少し、伝播遅れを短くするために、実際の実現は復号状
態マシンを使用できる。当業者であれば、以下の説明か
らそのような復号状態マシンの設計と製造を容易に行う
ことができる。

フラグ検出器102の概略を示すブロック図が第２図に
示されている。フラグ検出器の入力信号と出力信号が、
２つの状態マシンから受信する情報、および２つの状態
マシンへ送られる情報に対応し、各状態マシンの内部計
算から状態が決定される。フラグ検出器内の２つの状態
マシンが情報を交換する。

本発明のこの実施例で用いられるフラグ検出部201
は、データ流中のフラグパターンを検出するために個々
のビット値とビット位置についての知識を用いる状態マ
シンである。本発明のこの実施例においては、フラグパ
ターン01111110が用いられる。フラグおよび実際のデー
タのいずれがチャネルを介して送られるかを決定するた
めにそのパターンが用いられる。並列化（バイトごと）
実現のために、連続する２つのバイトについての情報が
用いられる。これが行われる理由はフラグを２バイトで
受信することがあるからである。たとえば第１のバイト
中の３ビット（×××××011）と次のバイト中の残り
の５ビット（11110×××）で受信される。

フラグ検出部201にはDATAIN、DISTおよびBOUNDの３つ
の入力ポートがあることが示されている。DATAINは現在
のデータバイトが受信される入力ポートである。DISTは
前のバイト中の最後の「０」の位置についての情報を供
給する。BOUNDは受信したバイトの境界とフラグの間の
オフセット（もしあれば）を示す。

フラグ検出部201は５つの出力端子を有する。それら
の出力端子のうちの２つのFLAGとALIGNはパケット識別
部204へ結合される。FLAG信号はデータ流中でフラグが
検出されているかどうかを指定する。ALIGN信号は、最
後に受信したフラグパターンが受信したバイト境界に位
置を合わされたかどうかを示す。出力レジスタ203へ送
られる信号は受信された現在のデータバイト（DATAOU
T）と、前記BOUND信号と、ABORT信号とで構成される。A
BORTパターンが検出されるとABORT信号が発生される。
この信号は、バッファへ現在書込まれているデータのパ
ケットを捨てることができることを、第１図の記憶要素
103に知らせるために用いられる。

先に述べたようにDIST信号は前に受信したバイト中の
最後の「０」の位置を指定する。この信号は、データ中
のフラグパターンと打ち切りパターンを検出するために
用いられる。本発明のこの実施例においては、６個また
はそれ以上の連続する１の列を識別することにより検出
が行われる。このパターンはDIST信号と現在のバイト中
のビットから推理される。

受信したパケットの最初のバイトと最後のバイトは実
際のデータのいくつかのビットだけを含むことがあり、
他のビットはパケットの始めフラグの後のビットとパケ
ットの終りフラグの前のビットに対応することがある。
この例においては記憶素子103はフラグビットを有効な
データビットとして処理しないように知らされる。フラ
グパターンの最後のビットの位置と最初のビットの位置
に応じて、パケットの最初に受信したバイトと最後に受
信したバイトに１〜８個の有効なデータビットがある。
その理由は、フラグパターンはバイト中の任意のビット
位置でスタートできるからである。信号BOUNDはこの情
報を供給する。その情報はパケットの最初のバイトと最
後のバイトに対して重要であって、フラグパターンが検
出された時だけ更新される。最初のデータバイトを受信
したのと同時、またはその前であっても、フラグパター
ンが検出されるから、更新はパケットのスタート時にた
だちに行われる。パケットの終りフラグが検出されてか
ら１バイト時間後にフラグ検出を終らせることができる
から、パケットが終るとBOUND信号の更新か（フラグの
境界とバイトの境界が位置合わせられている時を除き）
１バイトの遅延後に通常行われる。

パケット識別部204への入力はフラグ検出部201からの
FLAG信号とALIGN信号を含む。パケット識別部204の状態
は、前の２つのバイト（フラグ（ｎ−１）とフラグ（ｎ
−２））中でフラグが検出されたかどうか、およびチャ
ネルが有効なデータバイトを３バイト前に（INF（ｎ−
３））受信したかどうかを基にする。この情報を用い
て、不適切なパケット識別を避けるために、フラグまた
は実際のデータがデータチャネルを介して送られている
かどうかを判定する。

パケット識別部204により３つの出力信号STARTF、IN
F、ENDFが発生される。それらの出力信号は、供給され
ているデータバイトがパケットの最初のバイトか、パケ
ットの内側か、またはパケットの最後のバイトかをそれ
ぞれ示す。この情報は、入来パケットを正しく格納し、
関連するポインタを正しく更新するために記憶要素によ
り用いられる。パケット識別部204の出力信号は３バイ
ト時間の遅れで発生される。この遅れは、フラグの識別
に用いられる２バイトのためばかりでなく、無効のパケ
ット（すなわち、２バイト未満を含んでいるパケット）
を検出するために用いられる。多くの場合には、たとえ
ば、フラグが位置を合わされている（ALICN＝１）とし
て検出され、かつ次のバイトがフラグパターンでないと
すると、STARTF＝１信号を直ちに発生できる（ALICN＝
１というケースは別に１バイトの遅れを要する）。本発
明のこの実施例においては、全遅延が３バイトになる結
果をもたらすのは２バイト最小バケットサイズ条件であ
る。

フラグ検出部の状態は、最後の「０」から終りバイト
の境界までの距離を与えるDISTと、最後に検出されたフ
ラグにより導入された終りバイトの境界に対するオフセ
ットを指定するBOUNDとの２つの値で構成される。出力
信号BOUNDについては下に説明する。状態値は現在の入
力データバイトの関数によって決まるだけであるから、
それの値は第１表に示されているDATAINで表される。

３個の正常な出力信号があり、その出力信号は、前の
バイト中の最後の「０」までの距離と、現在のバイト中
に存在する実際のデータパターンを用いることにより計
算される。しかし、出力信号BOUNDの値はフラグが更新
された時に更新されるだけである。したがって、バケッ
トの最初のバイトと最後のバイトにおいて修正されるだ
けである。それの値は他の任意の位置においては重要で
はない。

第２表はフラグ検出部201の出力信号の種々の値と、
状態と入力データ値に対するそれらの出力信号の関係と
を要約して示すものである。表示目的のために、前のデ
ータバイト（DATAIN（ｎ−１））もその表に含まれてい
る。しかし、このデータは実際には呈示されない。とい
うのは、状態マシンのフラグ検出部201により用いられ
る唯一の情報は、DIST（ｎ−１）により与えられている
データバイト中の最後の「０」の位置だからである。各
サイクルに発生される３個の出力信号はFLAG（ｎ）、BO
UND（ｎ−１）およびALICN（ｎ−１）である。

FLAG（ｎ）は現在のバイトに対するフラグ標識として
定義される。BOUND（ｎ−１）は前のバイトのバイト境
界からのビットで表したオフセットとして定義される。
ALIGN（ｎ−１）は前のバイトに対するバイト位置合わ
せ標識（位置合わせされているならばれる。＝１）とし
て定義される。それらの信号は下の式により支配され
る。

FLAG（ｎ）＝ｆ（DATAIN（ｎ）,DIST（ｎ−１）） BOUND（ｎ−１）＝ｆ（DATAIN（ｎ）,DIST（ｎ−１）） ALICN（ｎ−１）＝ｆ（BOUND（ｎ−１）） ここに、ｎは現在のバイトであり、ｎ−１は前のバイ
トである。

唯一の異常な出力はABORT信号であって、受信したデ
ータ中に７個またはそれ以上の連続する１のパターンが
ある時に、「１」にセットされる。この信号は、現在受
信しているパケットを捨てることができることを記憶装
置へ指示するために用いられる。ABORT信号に続く全て
の有効なデータバイトは、新しいパケットがスタートさ
れるまで単に無視される。

第３表にはABORT信号の真理値表が示されている。前
のデータバイトの値DATAIN（ｎ−１）が呈示口的のため
に含まれている。ABORT（ｎ）はスロットに対するABORT
パターンとして定義される。

この信号は（１）式により支配される。

ABORT（ｎ）＝ｆ（DATAIN（ｎ）,DIST（ｎ−１） パケット識別部204は２つの信号を介してフラグ検出
部201へ結合される。それらの信号は現在のバイト（FLA
G（ｎ））に対するフラグ標識と、２サイクル前に受信
したバイト（ALIGN（ｎ−２））に対する位置合わせ標
識とで構成される。位置合わせ標識は、パケット識別部
が、あるあいまいな状況においてパケットの境界につい
て正しい判定を行うことを主として助けるために用いら
れる。第２の機能として、２バイトより小さい全てのデ
ータパケットが検出され、無効であるとして捨てられる
ようにするために位置合わせ標識が用いられる。無効な
パケットの検出については後で第５図を参照して説明す
る。

パケット識別部204は状態マシンとして設計される。
入力状態、出力が第４表に要約して示されている。

第４表 状態： 入力： 出力: INF（ｎ−３） Flag（ｎ） STARTF（ｎ−２） Flag（ｎ−２） ALIGN（ｎ−２） ENDF（ｎ−２） Flag（ｎ−１） INF（ｎ−２） 各サイクルごとに受信した入力信号と以前の状態値を
用いて次の状態値を計算する。その状態は３つの値で構
成される。それらの値のうちの２つ、FLAG（ｎ−１）と
FLAG（ｎ−２）、は、最後のクロックサイクルと最後か
ら２番目のクロックサイクルでフラグが認識されたかを
それぞれ示す。第３の値INF（ｎ−３）は、チャネルが
３クロックサイクル前に有効なデータを受信したかどう
かを指定する。FLAG標識の更新は入力信号に直接関連さ
せられ、INF標識は下記のようにして変えられる。

出力信号を計算するために入力信号と状態値が用いら
れる。２サイクル前に受信したバイトがパケットの内側
であるかまたは外側であるかを１つの出力信号INF（ｎ
−２）が指定する（内側＝１、外側＝０）。この信号の
値が１であると、供給されたデータバイトが処理装置10
4へ送られる。さもないとこのバイトは捨てられる。他
の２つの出力信号STARTF（ｎ−２）とENDF（ｎ−２）
は、受信したバイトがパケット中の最初のバイトか、最
後のバイトかを、２サイクルの遅れの後で、指示する。
そのような遷移信号は、格納されているパケットのメモ
リ場所を識別するために、パケットを受信する記憶装置
103により典型的に用いられる。出力信号を示すタイミ
ングが第３図に示されている。

パケット識別部204の全体的な動作が第４図にプール
代数関係で示されている。

フラグ検出を行う方法のために、パケットに関連する
信号STARTFとENDFを利用できるまでに２サイクルの遅れ
がある。本発明の好適な実施例においては、装置は同期
させられ、信号STARTF、ENDFおよびINFが次段へ同時に
送られる。したがって、出力レジスタ203を加えること
が好ましい。その結果として第３のバイト遅れが生ず
る。その出力レジスタは、状態の計算中に状態マシンに
おける論理装置の種々の伝播遅れを補償する。

第４図の状態表は状態遷移図を用いることにより簡単
にできる。この図は、種々のバイトパターンが受信され
ている時にパケット識別の論理の流れを理解する助けと
なる。全部で８つの状態が用いられる。それらの状態の
うちの２つがチャネルの可能な正常状態（使用中または
遊び）に対応し、他の状態はチャネル状態における進行
中の変化を示す。状態遷移図が第５図に示されている。
それの解釈は第４表に示す情報を基にしている。

状態遷移図における各状態へ独特の定義が割当てられ
る。状態の数値とそれの記述的な解釈との間に直接の関
係が存在するが、本発明のこの実施例に用いられる実際
の関係は単なる例である。対応する任意の関係を使用で
きる。

状態は下記のように定義できる。

・011 この状態は遊び状態であり（連続するフラグだけが受
信される）、パケットの外側の正常な状態を表す。本発
明のこの実施例においては、状態図に対して初期状態で
あるとも仮定される。

・100 これはパケットの使用中状態または正常な状態であ
る。

・010,001,000, それらは遊び状態から使用中状態への遷移状態であ
る。誤り状態が存在しないとすると（データの２バイト
より小さい）、使用中状態と遊び状態の間に２つの可能
な遷移経路が存在する。第１の経路は位置が合わされて
いないフラグの場合に対応し、第２の経路は位置が合わ
された境界をとる。

1.011−＞010−〉100（位置が合わされていない） 2.011−＞010−＞000−＞100（位置が合わされている） 最短パケット長さが２バイトであるという条件に適合
することに失敗すると誤り状態へ遷移させられ、それか
らおそらく遊び状態011へ戻る。

・110、101、111、001、000. それらの状態は使用状態から遊び状態へ、および２バ
イトの最短条件が守られなかった時になる「誤り」状態
（001と110）への規則的な遷移状態である。正常な動作
条件の下においては、使用中状態から遊び状態へ、すな
わち、100−＞101−＞111−＞011、の１つの経路がある
だけである。

誤りの回復を行うことができるやり方を実現すること
が望ましい。典型的な誤り回復は下記の状況で実現でき
る。

データ長が２バイトより短い時に、連続するが、位置
が合っていない２個のフラグの間に挿入された非フラグ
データを無視することにより、連続するが、位置が合っ
ていないフラグを検出する、 フラグ列中で伝送誤りを検出する。

上記誤り状態からの回復に加えて、状態マシンは１つ
の区切りモードで動作できる。すなわち、そのモード
は、１つのフラグが以前のパケットの終わりフラグおよ
び以後のパケットの開始フラグとして機能する場合のモ
ードである。１つの区切りプロトコルを用いる装置にお
ける状態遷移の典型的な例が第６図に示されている。

フラグ検出アーキテクチャは、時分割多重化された
（TDM）リンクインターフェイス、すなわち、内定の時
間間隔でデータを転送するためにデータチャネルが順次
選択されるようなインターフェイスまで延長できる。TD
Mリンクインターフェイスは複数のTDMチャネルを同時に
取扱うことができる。アーキテクチャの主な修正は、状
態レジスタと出力レジスタを含めた全てのレジスタをTD
Mレジスタで交換することである。TDMレジスタは、１つ
のTDMチャネルごとに１つずつ、複数の論理レジスタを
表す。それらのレジスタからデータと状態を検索でき、
かつ現在起動しているチャネルに従って各時間スロット
ごとに格納される。このTDMレジスタは、チャネル割当
てのために任意の時間スロットを指示できるRAMをベー
スとする構造を用いて実現することが好ましい。後で示
すように、高速動作を確実に行うためにパイプライン構
成を用いることもできる。

TDMレジスタの主なタスクは、与えられたチャネルに
関連する時間スロットが順次処理されるようにすること
であるが、それらの時間スロットが受信したデータ流中
で連続して起こらないことがある。したがって、各時間
スロットが終ると、現在のチャネルに関連する各時間ス
ロット情報が格納されて、そのチャネルに属する次の時
間スロットの始めに利用できるようにする。

この機能を実現するTDMレジスタを示すブロック図が
第７図に示されている。TDMレジスタは、各TDMレジスタ
に専用のTDM記憶素子705と、各チャネルに関連するスロ
ットを示すスロットチャネルマップ702との２つの基本
的な要素で構成される。スロットチャネルマップ702は
全てのTDMレジスタにより共用される。

TDMレジスタは、第１図の伝送リンク100を通じてデー
タが送られる各データチャネルに対して、TDMレジスタ
は第２図に示されているフラグ検出器のレジスタ202、2
03、205、206に値を保持する。TDM装置においては、各
チャネルに対するデータが複数ピットユニットで送られ
る。TDMマルチプレクサ101は所定の順序でチャネルを通
り、それぞれのデータユニットを伝送リンクを通じて送
る。新しい各データユニットが受信されると、フラグ検
出器の状態がTDM記憶素子の、前のチャネルのために留
保されているアドレスに格納され、新に受信したデータ
ユニットに対応するチャネルの状態を復旧するために別
の場所がアクセスされる。

TDM記憶素子705は、記憶素子の入力インターフェイス
および出力インターフェイスとして機能する一般的なレ
ジスタ703と704を含む。

TDMチャネルバッファ701は各チャネルに対するエント
リを有する。それの最新の状態と最新のデータ値（すな
わち、第２図のレジスタ202、203、205、206の内容）が
格納される。与えられたTDMチャネルバッファエントリ
の内容が、そのチャネルに属する各時間スロットの終り
に更新される。同様に、各時間スロットの初めに、起動
中のチャネルに対応する情報がTDM記憶素子の出力レジ
スタ704に置かれる。チャネルと時間スロットの間の対
応がスロットチャネルマップ702により与えられる。そ
のマップは、各クロックサイクルにおいて、関連するチ
ャネル番号を発生する。この番号は、記憶素子内の対応
するチャネルに割り当てられたアドレス空間データを書
込み、かつそのアドレス空間からデータを読出すための
アドレスとして用いられる。

高速動作を行えるようにするために、パイプライン構
造を用いて、TDMレジスタのチャネルバッファ装置に対
するアクセス時間の制約を小さくすることができる。TD
Mレジスタにより行われる４つの動作（入力、出力、デ
ータ検索、データ格納）を並列に実行するために予定を
立てることができる。それらの動作は、フラグ検出状態
遷移に対するサイクル時間に対応するサイクルで行われ
る。データと状態は対応するサイクルが始まる前にバッ
ファからフェッチされ、そのサイクルが終わった後で書
き戻され、入力動作と出力動作だけがサイクル自体の間
に行われる。各時間スロットに対する全ての動作、とく
にバッファへのデータの書込みとバッファからのデータ
の読出し、が３つのクロックサイクルにわたって行われ
る。パイプライン構成がないと、各読出し動作と各書込
み動作が１クロックサイクル内で行われる（第８図に示
すように）。そのような要求によりチャネルバッファの
アクセス時間要求が十分に長くなる。すなわち、等しい
性能を発揮させるためにはより高速のチャネルバッファ
を必要とする。

TDMレジスタの全体のパイプライン構成が第９図に示
されているタイミング図で示されている。読出し動作ま
たは書込み動作はクロックサイクルの半分以内で実行で
きると仮定する。CLOCKは各サイクルの始まった時に発
生されるタイミング信号を示す。INとOUTはTDMレジスタ
の入力ポートと出力ポートにそれぞれ存在する信号を示
す。BUFFER（WRITE、READ）はTDMチャネルバッファ701
におけるデータ格納動作とデータ検索動作を示す。同期
装置の実施例のために、各サイクルにおける入力信号と
出力信号は同じチャネルに対応する。他方、同じサイク
ル以内で行われるREAD動作とWRITE動作は同じチャネル
に属する必要はない。というのはそれの動作は種々の時
間スロットに組合わされるからである。

第10図のタイミング図はパイプライン構成のバッファ
動作の例である。この例に対しては、装置は８個の時間
スロットと４つのチャネル（Ａ、Ｂ、Ｃ、Ｄ）だけ存在
すると仮定する。それらのチャネルには下記のように時
間スロットが割り当てられる。

第５表 チャネル 割当てられた時間スロット Ａ １、４、５ Ｂ ２ Ｃ ３、６ Ｄ ７、８ それらの時間スロットはデータのユニットに対応す
る。本発明のこの実施例においては、そのデータのユニ
ットは１バイトであると仮定する。

第10図に示すように、時間スロット１の開始の前の半
サイクル中に、チャネルＡに関連するエントリィの内容
がTDMチャネルバッファ701から検索されることが開始さ
れ、出力レジスタ704へ送られる（第７図参照）。時間
スロット１の前半部分の開始時にデータを利用でき、デ
ータの入力は時間スロット１の後半部分中に起るだけで
ある。この遅れは計算と、状態情報およびデータ情報が
状態マシンへ送られた後で新しいデータ値を得るために
用いられる伝播時間とに対応する。入力データは入力レ
ジスタ703において受信され、時間スロット２の前半部
分中にTDMチャネルバッファへ書き戻される。類似の手
続きが時間スロット４に続くが、時間スロット５は特殊
な考察を要する。これは、時間スロット４と５が同じチ
ャネルに属する連続する時間スロットである事実により
ひき起される。そのような状況においては、チャネル状
態は時間スロット４が終った時に得たチャネルの状態と
データは、時間スロット５が始まった時に用意ができて
いるように、前もってフェッチすることができない。と
いうのは、その時にはTDMチャネルバッファ701にそれが
ちょうど書き戻されているからである。このタイミング
問題は、入力レジスタ703と出力レジスタ704の間に、連
続する時間スロットの場合に用いる直接接続を行うこと
により解決される。この例においては、スロット４の後
半のサイクル中に入力端子において次の状態とデータを
利用できるようになった時に、この情報は入力レジスタ
へ送られるばかりでなく、マルチプレクサ704Aへも送ら
れる。マルチプレクサ704Aは第７図に出力レジスタ704
の一部として示されている。これは、情報（以前に格納
された状態とデータ）がチャネルバッファからフェッチ
されるのと同時に起る。セットされた時間スロットチャ
ネルマップ702により発生された制御信号（CONSEC）
が、入力から直接来た信号を出力レジスタ704において
選択すべきことを指定する。この結果として更新された
正しい状態とデータ値が時間スロット５の初めにフラグ
検出器102へ送られる。

以上、本発明を実施例について説明したが、特許請求
の範囲への要旨範囲内で変更して上記のように実施でき
ることを意図するものである。

【図面の簡単な説明】

第１図は本発明に従ってフラグ識別機能をサポートでき
る通信装置のブロック図、第２図は第１図に示すフラグ
検出器の一例のブロック図、第３図は第２図に示されて
いるフラグ検出器のパケット識別部により発生される出
力信号のタイミング図、第４図は第２図に示されている
フラッグ検出器のパケット識別部中の状態と入力および
出力の間の関係を要約して示す図表、第５図は第２図に
示されているフラグ検出器のパケット識別部についての
状態遷移図、第６図は１つの区切りによりパケットの境
界が示されている装置のタイミング図、第７図はTDMレ
ジスタのブロック図、第８図は第７図に示されているTD
Mレジスタの１サイクル動作を示すタイミング図、第９
図は第７図に示されているTDMレジスタのパイプライン
動作を示すタイミング図、第10図はTDMレジスタの動作
を示すタイミング図である。 101……時分割マルチプレクサ、102……フラグ検出器、 103……記憶要素、104……処理要素、201……フラグ検
出器、202、203、205、206……レジスタ、204……パケ
ット識別部、701……TDMチャネルバッファ、702……ス
ロットチャネルマップ、704……出力レジスタ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロシュ、ゲラン アメリカ合衆国ニューヨーク州、ヨークタ ウン、ハイツ、４エイチ、シーニック、ビ ュー、ローシャンボー、ドライブ（番地な し) (56)参考文献 欧州特許323222（ＥＰ，Ａ)

Claims (4)

【特許請求の範囲】
1. 【請求項１】パケットが所定複数個のデータビット毎に
   区切られるデータ流中で所定のビットパターンにより識
   別されるパケット境界を検出する方法において、 ａ）第１の複数のデータビットを受信する過程と、 ｂ）前記所定のビットパターンの一部をなす第１の部分
   が含まれているかを前記第１の複数のデータビットにつ
   いて検査する過程と、 ｃ）前記第１の複数のデータビットに続く第２の複数の
   データビットを受信する過程と、 ｄ）前記所定のビットパターンの残部をなす第２の部分
   が含まれているかを前記第２の複数のデータビットにつ
   いて検査する過程と、 ｅ）前記所定のビットパターンの第１の部分の場所と、
   前記所定のビットパターンの第２の部分の場所とを基に
   してパケット境界を決定する過程と、 ｆ）前記パケット境界と前記複数個のデータビットの境
   界とのオフセットを表す値を生成する過程と、 を備えた、デジタルデータ流中のパケットの境界を検出
   する方法。
2. 【請求項２】パケット境界がデータ流中でパケットを区
   切り、バイト境界がパケット中で所定数の連続データビ
   ットの相次ぐ群を論理的に区切っているデータ流におい
   て、パケット境界とバイト境界との間の関係を決定する
   方法であって、 ａ）データ流中の連続データビットの第１の群から前記
   パケット境界を決定するフラグの一部をなす第１の部分
   を検出する過程と、 ｂ）前記データビットの第１の群に続く第２の群から前
   記フラグの残部をなす第２の部分を検出する過程と、 ｃ）前記第２の群中において前記第２の部分をなすビッ
   トの数を求めることにより、前記パケット境界とバイト
   境界との間のオフセットを決定する過程と、 を備えるパケット境界とバイト境界との間の関係を決定
   する方法。
3. 【請求項３】パケットが所定複数個のデータビット毎に
   区切られるデータ流中で所定のビットパターンにより識
   別されるパケット境界を検出する装置において、 ａ）前記複数個のデータビットの群を順次受信する手段
   と、 ｂ）前記所定のビットパターンの一部をなす第１の部分
   が含まれているかを前記第１の複数のデータビットにつ
   いて検査する手段と、 ｃ）前記所定のビットパターンの残部をなす第２の部分
   が含まれているかを前記第２の複数のデータビットにつ
   いて検査する手段と、 ｄ）前記所定のビットパターンの第１の部分の場所と、
   前記所定のビットパターンの第２の部分の場所とを基に
   してパケット境界を決定する手段と、 ｅ）前記パケット境界と前記複数個のデータビットの境
   界とのオフセットを表す値を生成する手段と、 を備えた、デジタルデータ流中のパケットの境界を検出
   する装置。
4. 【請求項４】パケット境界がデータ流中でパケットを区
   切り、バイト境界がパケット中で所定数の連続データビ
   ットの相次ぐ群を論理的に区切っているデータ流におい
   て、パケット境界とバイト境界との間の関係を決定する
   装置であって、 ａ）データ流中の連続データビットの第１の群から前記
   パケット境界を決定するフラグの一部をなす第１の部分
   を検出する手段と、 ｂ）前記データビットの第１の群に続く第２の群から前
   記フラグの残部をなす第２の部分を検出する手段と、 ｃ）前記第２の群中において前記第２の部分をなすビッ
   トの数を求めることにより、前記パケット境界とバイト
   境界との間のオフセットを決定する手段と、 を備えるパケット境界とバイト境界との間の関係を決定
   する装置。