JPH03117250A - デジタルデータ流中のパケットの境界を検出する方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ通信の分野に関するものであり、とくに
データのパケットの認識に関するものである。特に、高
速で伝送されるデータのパケットの識別のための方法に
関する。

〔従来の技術〕 通信プロトコルにおいては、特殊なパターンまたはフラ
グによりパケットの境界がしばしば示される。そのよう
なプロトコルを用いる装置におては、受けたデータ流内
でフラグを認識し、したがってそのデータ流内のパケッ
トの境界によりパケットを識別するためにフラグ検出器
／パケット識別子を用いる。

従来は、受けたデータ中のフラグを識別するためにビッ
ト指向プロトコルに直列アーキテクチャが用いられてい
た。それらの装置においては、直列データ流を１度に１
ビツト処理し、「シフトおよび比較」技術を用いること
によってフラグは検出されている。この直列アーキテク
チャにはいくつかの限界がある。

〔発明が解決しようとする課題〕

第１に、高度な高速論理が用いられなければ、装置の速
度は直列論理技術の速度により制限される。たとえば、
進歩したショットキーＴＴＬ論理では、処理速度を５０
〜７０メガヘルツにできる。

この制約は、パケット通信が高速リンクを介して行われ
る装置では、システムのあい路となることがある。

第２に従来の直列アーキテクチャは単一チャネルモード
で動作するだけである。フラグ検出は順次ビット法であ
るから、それは一般に１度に１つのデータパケットで動
作する。したがって、時分割多重（ＴＤＭ）フォーマッ
トに従って複数のデータチャネルを含む高速リンクを用
いる装置においては、各チャネルに到達するデータを処
理するために別々のフラグ検出器を使用できる。そうす
るとデータリンクインターフェイスの価格が上昇し、そ
のインターフェイスの構成が複雑になり、チャネルの数
を変化できる装置の融通性が減する。

〔課題を解決するための手段および作用〕本発明は直列
データ流中のデータパケットの区切りフラグを識別する
ものである。複数のビットを並列に評価する処理技術に
より識別が行われる。

すなわち識別は状態マシンを用いた並列処理技術により
比較的高速で行われる。

本発明は、可変数のチャネルを有する複数のチャネルデ
ータリンクに対して直接インターフェイスできる。また
、処理遅れが比較的小さい専用ノ１−ドウエアにより、
求められている全ての機能を実行できる。複数チャネル
リンクの別々のチャネルを介してデータは送られる。複
数チャネルリンクは所定の時間に対して１度に１つのチ
ャネルを選択し、選択されたチャネルからのデータ流を
フラグ検出器へ送ることを許す。

フラグ（所定のビットパターンより成る）は下記のよう
にして識別される。

１）１度に所定数のビットずつ、デジタルデータ流がフ
ラグ検出器に入る。それらのビットのうちのいくつかを
フラグの部分とすることができる。

２）　フラグ検出器は、フラグ検出器に入ったデータ中
のフラグの一部に対応することがあるビットの数の指示
を発生する。

３）デジタルデータ流からの付加データがフラッグ検出
器に入る。

４）この付加データのいくつかのビットがフラグの残り
のビットを表わすものとすると、フラグ検出器はフラグ
が見つけられたことを指示する。

フラグの場所を基にして、パケットの初めと終りのバイ
ト境界を決定できる。この情報を用いて、出力レジスタ
が、パケットに対応するビットだけを格納または処理の
ためのバッファなどの外部装置へ供給する。

〔実施例〕

本発明の詳細な説明する前に、本発明の説明に用いる用
語を以下に定義する。

時分割多重化−２ＰＪ類またはそれ以上の信号に対して
引続く時間間隔を用いることにより、共通の経路を介し
て２種類またはそれ以上の信号を伝送するためのプロセ
ス。

フラグパターン−パケットの境界を決定するために用い
られる所定のビット列。

打ち切りパターン−現在のパケットに含まれている情報
を無視すべきであることを示すために用いられる所定の
ビット列。

フラグ検出−データ流中のフラグパターンを識別するた
めに用いるプロセス。

パケット検出−受けたビットが特定のパケットに属する
か否かを決定するために、そのバイトを評価するために
用いるプロセス。

この技術においては周知のように、バイトと呼ばれる２
進数の集りにまとめることによりデータは表される。典
型的な通信装置においては、データのバイトは連続して
転送される。連続して転送されるデータバイトの群（フ
ラグを除く）がパケットとして定義される。

データ通信装置は時分割多重化された環境においてしば
しば実現される。この環境においては、完全なデータパ
ケットを１つの時間スロット中に送ることが困難なこと
がある。１つのチャネルから出るパケット伝送がある時
間スロットが終った時に留保され、後で伝送が再開され
ることがしばしばある。その留保されている間に別のチ
ャネルからのパケット伝送が開始され、後で継続するた
めに留保されるだけである。

パケットを取り扱う時は、各パケットの初めと終りの正
確な境界を知ることが望ましい。この情報を用いて、１
つのパケットからのデータのビットが異なるパケットへ
誤って割当てられることを阻止できる。フラグ機構を用
いることによりパケットの境界が決定される。データ流
中のフラグを識別することにより、パケット中の最初の
バイトがいつ受けられるかの指示と、パケット中の最後
のバイトがいつ受けられたかの指示が伝送装置へ与えら
れる。

フラグ検出器はフラグ検出部とパケット識別部で構成さ
れる。各部は状態マシンとして機能する。

フラグ検出部がデータ流を処理すると、そのフラグ検出
部は種々の状態をとる。各状態はデータ流の内容を示す
。フラグ検出部がフラグを探すと、その部品はこの情報
をパケット識別部へ送る。

パケットを分離するために用いられるフラグビットパタ
ーンと、パケット中のデータの符号化とは所定の通信プ
ロトコルに従って決定される。本発明のこの実施例にお
いて用いられるフラグ検出メカニズムはＬＡＰＤ、ＨＤ
ＬＣ％５ＤＬＣのような周知のプロトコルに適合する。

それらのプロトコルに従って、データ流中のフラグは６
個またはそれ以上の連続する２進１を含む。実際のデー
タがフラグと解されることを防ぐために、データは予め
処理してから送る。この前処理過程は、フラグと間違え
られるおそれがあるデータ値を符号化する。１つの例示
的な種類の符号化により、人力データ流中の連続する５
個の１のあらゆる列と次に連続するビットの間に２進０
が挿入される。

パケットを受けた後で、連続する５個の２進１の任意の
列に続く２進０を除去することにより、この符号化動作
は逆にされる。

高速フラグ検出およびパケット識別は１つの機能として
説明できるが、説明を簡単にするために２の機能を分け
、別々のハードウェア部により行われるものとして説明
することにする。

本発明のこの実施例においては、フラグ検出機能を一度
に１バイトずつ行う部分にデータが入る。

そのバイトを構成する受けたビットは同時に評価されて
フラグ（またはそれの小部分）が受けられたかどうかを
判定する。フラグは２つのバイトにまたがって分割でき
るから、その評価を２個求められることがあり、したが
ってフラグ検出のためには２つのマシンサイクルが用い
られる。２バイトより小さいパケットは無効であるから
、３クロツクサイクルにわたって有効なパケットが受け
られたかどうかをパケット識別部が判定する。有効なパ
ケットが受けられたとすると、そのパケットのためのデ
ータであって、受けたデータ流がら取出されたデータを
取扱い（先に概略を述べたプロトコル復号過程のような
）または記憶のために、引き続く段へ転送できる。

第１図には、本発明のフラグ検出のやり方を使用できる
通信装置が示されている。データが一連のデータ通信チ
ャネルを介してこの装置へ供給される。各チャネルは時
分割マルチプレクサ１０１を介してこの装置へ結合され
る。マルチプレクサ１０１はそれが結合されている種々
の通信チャネルの間で周期的に切換えられる。ある所定
の時間だけ１つのデータチャネルが時分割マルチプレク
サ１００により選択され、その後で別のチャネルが選択
されて、異なるデータ流を送ることができるようにする
。あるデータ流がマルチプレクサ１０１を通ると、その
データ流はデータリンク１００を介してフラグ検出器１
０２へ送られる。

そのフラグ検出器は入ってくるデータ流を評価して、そ
れがフラグに対応するビットパターンを含むかどうかを
判定する。第１の非フラグビットパターンが検出される
と、特定のデータパケットの伝送が始まったことをフラ
グ検出器は示す。そのチャネルに対して次のフラグが非
検出されると、完全なデータパケットが受けられたこと
をフラグ検出器は示す。人力データ流中のフラグの場所
を基にして、パケットの始りと終りに対して境界を決定
できる。

フラグ検出器１０２により供給されたデータは処理要素
１０４へ送られる。この処理要素は、たとえば、個々の
各チャネルにより用いられているプロトコルに従ってデ
ータを復号できる。処理要素により復号されたデータは
記憶要素１０３へ加えられる。第１図に示すように、記
憶要素１０３は複数のデータバッファを含む。１つのデ
ータバッファが、時分割マルチプレクサ１０１により処
理される各チャネルに組合わされる。それらのバッファ
は復号されたデータを保持する。それらのデータは別の
処理要素（図示せず）により使用でき、またはパケット
に符号化して、通信チャネルを介してネットワークの他
のデータ処理装置へ送ることができる。

時分割マルチプレクサ１０１を通るデータ流は絶えず変
化するから、フラグ検出器１０２の動作は非常に複雑に
される。ＴＤＭデータリンクはそれぞれ異なるデータ速
度を有する多くのチャネルを含むことができる。各チャ
ネルは異なるソースからくるから、各チャネルは別々に
取扱うべきであることが望ましい。しかし、各チャネル
にフラグ検出器を設ける代りに、ＴＤＭリンクの全ての
チャネルのために使用できるＴＤＭフラグ検出器が開示
される。ＴＤＭフラグ検出器を多くのチャネルへ結合で
きるが、１つの時間スロットにおいてはただ１つのチャ
ネルが処理される。各時間スロットにおける処理の中間
結果が記憶され、同じチャネルに属する次の時間スロッ
トの時に検索される。各時間スロットに対して、中間結
果の記憶は、各時間スロットに関連するチャネルを指定
する（スロット／チャネルマツプ）ことにより制御され
る。ＴＤＭリンクが再構成されるたびにその表は更新さ
れる。

フラグ検出器の設計は状態マシンの表現を基にする。動
作時には、フラグ検出器１０２は入力データの現在のバ
イトばかりでなく、入力データの以前に受けたバイトの
内容に関連する情報も用いる。フラグ検出器１０２はこ
の情報をチャネル状態の形で保持する。チャネル状態は
、データの引き続くバイトの間の関係を示す。

フラグ検出器１０２はフラグ検出とパケット識別の２つ
の機能を有する。フラグ検出は以前の人力データバイト
だけを知ることにより行うことができるが、境界とバイ
トの位置合わせのような他の機能（第２表を参照して後
で説明する）は２サイクル遅れを用いる。しかし、パケ
ット識別機能は３サイクルの遅れを要する。含まれてい
る状態の総数のために、フラグ検出機能とパケット識別
機能は解析および定式化が複雑である。「ビット」状態
マシンと「バイト」状態マシンとの２つの別々の論理状
態マシンへの分解は一層行いやすく、本発明のこの実施
例において用いられる。したがって、フラグ検出器は大
型の復号状態マシン、または２つのより小さい別々の状
態マシンとみなすことができる。しかし、外部接続を減
少し、伝播遅れを短くするために、実際の実現は復号状
態マシンを使用できる。当業者であれば、以下の説明か
らそのような復号状態マシンの設計と製造を容易に行う
ことができる。

フラグ検出器１０２の概略を示すブロック図が第２図に
示されている。フラグ検出器の入力信号と出力信号が、
２つの状態マシンから受け、かつ２つの状態マシンへ送
られた情報に対応し、各状態マシンの内部計算から状態
が決定される。フラグ検出器内の２つの状態マシンが情
報を交換する。

本発明のこの実施例で用いられるフラグ検出部２０１は
、データ流中のフラグパターンを検出するために個々の
ビット値とビット位置についての知識を用いる状態マシ
ンである。本発明のこの実施例においては、フラグパタ
ーン ０１１１１１１０が用いられる。フラグ実際のデータの
いずれがチャネルを介して送られるかを決定するために
そのパターンが用いられる。並列（バイトごと）実現の
ために、連続する２つのバイトについての情報が用いら
れる。これが行われる理由はフラグを２バイトで受ける
ことができるからである。たとえば第１のバイト中の３
ビツト（ｘｘｘｘｘｏｌ　１）と次のバイト中の残りの
５ビツト（１１１１０ｘｘｘ）で受けられる。

フラグ検出部２０１にはＤＡＴＡＩＮ。

ＤＩＳＴおよびＢＯＵＮＤの３つの入力ポートがあるこ
とが示されている。ＤＡＴＡＩＮは現在のデータバイト
が受けられる入力ポートである。

ＤＩＳＴは前のバイト中の最後の「０」の位置について
の情報を供給する。ＢＯＵＮＤは受けたバイトの境界と
フラグの間のオフセット（もしあれば）を示す。

フラグ検出部２０１は５つの出力端子を有する。

それらの出力端子のうちの２つのＦＬＡＧとＡＬＩＧＮ
はパケット識別部２０４へ結合される。

ＦＬＡＧ信号はデータ流中でフラグが検出されるかどう
かを指定する。ＡＬＩＧＮ信号は、最後に受けたフラグ
パターンが受けたバイト境界に位置を合わされたかどう
かを示す。出力レジスタ２０３へ送られる信号は受けら
れた現在のデータバイト（ＤＡＴＡＯＵＴ）と、前記Ｂ
ＯＵＮＤ信号と、ＡＢＯＲＴ信号とで構成される。

ＡＢＯＲＴパターンが検出されるとＡＢＯＲＴ信号が発
生される。この信号は、バッファへ現在書込まれている
データのパケットを捨てることができることを、第１図
の記憶要素１０３に知らせるためにこの信号は用いられ
る。

先に述べたようにＤＩＳＴ信号は前に受けたバイト中の
最後の「０」の位置を指定する。この信号はデータ中の
フラグパターンと打ち切りパターンを検出するために用
いられる。本発明のこの実施例においては、６個または
それ以上の連続する１の列を識別することにより検出が
行われる。このパターンはＤＩＳＴ信号と現在のバイト
中のビットから推理される。

受けたパケットの最初のバイトと最後のバイトは実際の
データのいくつかのビットだけを含むことができ、他の
ビットはパケットの始めフラグの後のビットとパケット
の終りフラグの前のビットに対応することがある。この
例においては記憶素子１０３はフラグビットを有効なデ
ータビットとして処理しないように知らされる。フラグ
パターンの最後のビットの位置と最初のビットの位置に
応じて、パケットの最初に受けたバイトと最後に受けた
バイトに１〜８個の有効なデータビットがある。その理
由は、フラグパータンはバイト中の任意のビット位置で
スタートできるからである。

信号ＢＯＵＮＤはこの情報を供給する。その情報はパケ
ットの最初のバイトと最後のバイトに対して重要であっ
て、フラグパターンが検出された時だけ更新される。最
初のデータバイトを受けたのと同時、またはその前にも
、フラグパターンが検出されるから、更新はパケットの
スタート時にただちに行われる。パケットの終りフラグ
が検出されてから１バイト時間後にフラグ検出を終らせ
ることができるから、パケットが終るとＢＯＵＮＤ信号
の更新が（フラグの境界とバイトの境界が位置を合わせ
られている時を除き）１バイトの遅延後に通常行われる
。

パケット識別部２０４への入力はフラグ検出部２０１か
らのＦＬＡＧ信号とＡＬＩＧＮ信号を含む。パケット識
別部２０４の状態は、前の２つのバイト（フラグ（ｎ−
１）とフラグ（ｎ−２））中でフラグが検出されたかど
うか、および有効なデータバイトを受けたチャネルが３
バイト早い（ＩＮＦ　（ｎ−３））かどうかを基にする
。この情報を用いて、不適切なパケット識別を避けるた
めに、フラグまたは実Ｉデータがデータチャネルを介し
て送られているかどうかを判定する。

パケット識別部２０４により３つの出力信号５ＴＡＲＴ
Ｆ、ＩＮＦ、ＥＮＤＦが発生される。

それらの出力信号は、供給されているデータバイトがパ
ケットの最初のバイトか、パケットの内側か、またはパ
ケットの最後のバイトかをそれぞれ示す。この情報は、
入来パケットを正しく格納し、関連するポインタを正し
く更新するために記憶要素により用いられる。パケット
識別部２０４の出力信号は３バイト時間の遅れで発生さ
れる。この遅れは、フラグの識別に用いられる２バイト
のためばかりでなく、無効のパケット（すなわち、２バ
イト未満を含んでいるパケット）を検出するために用い
られる。多くの場合には、たとえば、フラグが位置を合
わされている（ＡＬＩＧＮ−１）として検出され、かつ
次のバイトがフラグパターンでないとすると、５ＴＡＲ
ＴＦ−１信号を直ちに発生できる（ＡＬＩＧＮ−１とい
うケースは別に１バイトの遅れを要する）。本発明のこ
の実施例においては、全遅延が３バイトになる結果をも
たらすのは２バイト最小パケツトサイズ要求である。

フラグ検出部の状態は、最後の「０」から終りバイトの
境界までの距離を与えるＤＩＳＴと、最後に検出された
フラグにより導入された終りバイトの境界に対するオフ
セットを指定するＢＯＵＮＤとの２つの値で構成される
。出力信号ＢＯＵＮＤについては下に説明する。状態値
は現在の入力データバイトの関数だけであるから、それ
の値は第１表に示されているＤＡＴＡＩＮで表される。

第１表 入力　　　　　　　出力 ＤＡＴＡＩＮ ｂｂｂｂｂｂｂｂ　　　　　　ＤＩＳＴｘｘｘｘｘｘｏ
ｌ ｘｘｘｘｘｏｌｌ ｘｘｘｘＯｌｌｌ ｘｘｘｏｌｌｌｌ ３個の正常な出力信号があり、 その出力信号は、 前のバイト中の最後の「０」までの距離と、現在のバイ
ト中に存在する実際のデータパターンを用いることによ
り計算される。しかし、出力信号ＢＯＵＮＤの値はフラ
グが更新された時に更新されるだけである。したがって
、パケットの最初のバイトと最後のバイトにおいて修正
されるだけである。それの値は他の任意の位置において
は重要ではない。

第２表はフラグ検出部品２０１の出力（、＜号の種々の
値と、状態と入力データ値に対するそれらの出力信号の
関係とを要約して示すものである。表示目的のために、
前のデータバイト （ＤＡＴＡＩＮ　（ｎ−１））もその表に含まれている
。しかし、このデータは実際には呈示されない。という
のは、状態マシンのパケット識別部品２０４により用い
られる情報だけが、ＤＩＳＴ（ｎ−１）により与えられ
ているデータバイト中の最後の「０」の位置だからであ
る。各サイクルに発生される３個の出力信号はＦＬＡＧ
　（ｎ）、ＢＯＵＮＤ　（ｎ−１）およびＡＬ　ＩＧＮ
　（ｎ−１）である。

ＦＬＡＧ　（ｎ）は現在のバイトに対するフラグ標識と
して定義される。Ｂ　ＯＵ　Ｎ　Ｄ　（ｎ　−１）は前
のバイトのバイト境界からのビットで表したオフセット
として定義される。ＡＬＩＧＮ　（ｎ−１）は前のバイ
トに対するバイト位置合わせ標識（位置合わせされてい
るならば　−１）として定義される。

それらの信号は下の式により支配される。

ＰＩ、ＡＧ（ｎ）−ｒ（ＤＡＴＡＩＮ（ｎ）　、ＤＩＳ
Ｔ（ｎ−１））ＢＯＵＮＤ（ｎ−１）−ｆ’　（ＤＡＴ
ＡＩＮ（ｎ）　、ＤＩＳＴ（ｎ−１））ＡＬＩＧＮ（ｎ
−１）−ｒ（ＢＯＵＮＤ（ｎ−１））ここに、ｎは現在
のバイトであり、ｎ−１は前のバイトである。

第２表 唯−の異常な出力はＡＢＯＲＴ信号であって、受けたデ
ータ中に７個またはそれ以上の連続する１のパターンが
ある時に、「１」にセットされる。

この信号は、現在受けているパケットを捨てることがで
きることを記憶装置へ指示するために用いられる。ＡＢ
ＯＲＴ信号に続く全ての有効なデータバイトは、新しい
パケットがスタートされるまで単に無視される。

第３表にはＡＢＯＲＴ信号の真理値表が示されている。

前のデータバイトの値ＤＡＴＡ　Ｉ　Ｎ（ｎ−１）が呈
示目的のために含まれている。

ＡＢＯＲＴ　（ｎ）はスｏ７トに対するＡＢＯＲＴパタ
ーンとして定義される。

この信号は（１）式により支配される。

ＡＢＯＲＴ（ｎ）＝ｆ’（ＤＡＴＡＩＮ（ｎ）、ＤＪＳ
Ｔ（ｎ−１）３　　　　　ｘｘｘｏｌｌｌｌ　　　　　
１ｌｌｘｘｘｘｘ　　　　　１５　　　　　ｘｘＱｌｌ
ｌｌｌ　　　　　１１ＸＸＸＸＸＸ　　　　　１６　　
　　　ｘｏｌｌｌｌｌｌ　　　　　１ＸＸＸＸＸＸＸ　
　　　　ｌパケット詭別部品２０４は２つの信号を介し
てフラグ検出部品２０１へ結合される。それらの信号は
現在のバイト（ＦＬＡＧ　（ｎ））に対するフラグ標識
と、２サイクル前に受けたバイト（ＡＬ　Ｉ　ＧＮ　（
ｎ−２）　）に対する位置合わせ標識とで構成される。

位置合わせ標識は、パケット識別部品が、あるあいまい
な状況においてパケットの境界について正しい判定を行
うことを主として助けるために用いられる。第２の機能
として、２バイトより小さい全てのデータパケットが検
出され、無効であるとして捨てられるようにするために
位置合わせ標識が用いられる。無効なパケットの検出に
ついては後で第５図を参照して説明する。

パケット識別部品２０４は状態マシンとして設計される
。入力状態、出力が第４表に要約して示されている。

第４表 状態二　　　入カニ　　　　　出カニ 内Ｆｒａｍｅ（ｎ−３）　　Ｆｌａｇ（ｎ）　　　始り
フレーム（ｎ−２）Ｆｌａｇ（ｎ−２）　　ＡＬＩＧＮ
（ｎ−２）　　終りフレーム（ｎ−２）Ｆｌａｇ（ｎ−
２）　　　　　　　　　内フレーム（Ｎ−２）各サイク
ルごとに受けた入力信号と以前の状態値を用いて次の状
態値を計算する。その状態は３つの値で構成される。そ
れらの値のうちの２つ、ＦＬＡＧ　（ｎ−１）とＦＬＡ
Ｇ　（ｎ−２）　、は、最後のクロックサイクルと最後
から２番目のクロックサイクルでフラグが認識されたか
をそれぞれ示す。第３の値ＩＮＦ　（ｎ−３）は、チャ
ネルが３クロツクサイクル前に有効なデータを受けたか
どうかを指定する。ＦＬＡＧ標識の更新は人力信号に直
接関連させられ、ＩＮＦ標識は下記のようにして変えら
れる。

出力信号を計算するために入力信号と状態値が用いられ
る。２サイクル前に受けたバイトがパケットの内側また
は外側（内側−１、外側−〇）であるかを１つの出力信
号ＩＮＦ　（ｎ−２）が指定する。この信号の値が１で
あると、供給されたデータバイトが処理装置１０４へ送
られる。さもないとこのバイトは捨てられる。他の２つ
の出力信号５ＴＡＲＴＦ　（ｎ−２）とＥＮＤＦ　（ｎ
−２）は、受けたバイトがパケット中の最初のバイトか
、最後のバイトかを、２サイクルの遅れの後で、指示す
る。そのような遷移信号は、格納されているパケットの
メモリ場所を識別するために、パケットを受ける記憶装
置１０３により典型的に用いられる。出力信号を示すタ
イミングが第３図に示されている。

パケット識別部品２０４の全体的な動作が第４図にプー
ル代数関係で示されている。

フラグ検出を行う方法のために、パケットに関連する信
号５ＴＡＲＴＦとＥＮＤＦを利用できるまでに２サイク
ルの遅れがある。本発明の好適な実施例においては、装
置は同期させられ、信号５ＴＡＲＴＦＳＥＮＤＦおよび
ＩＮＦが次段へ同時に送られる。したがって、出力レジ
スタ２０３を加えることが好ましい。その結果として第
３のバイト遅れが生ずる。その出力レジスタは、状態の
計算中に状態マシンにおける論理装置の種々の伝播遅れ
を補償する。

第４図の状態表は状態遷移図を用いることにより簡単に
できる。この図は、種々のバイトパターンが受けられて
いる時にパケット識別の論理の流れを理解する助けとな
る。全部で８つの状態が用いられる。それらの状態のう
ちの２つがチャネルの可能な正常状態（使用中または遊
び）に対応し、他の状態はチャネル状態における進行中
の変化を示す。状態遷移図が第５図に示されている。そ
れの解釈は第４表に示す情報を基にしている。

状態遷移図における各状態へ独特の定義が割当てられる
。状態の数値とそれの記述的な解釈との間に直接の関係
が存在するが、本発明のこの実施例に用いられる実際の
関係は単なる例である。対応する任意の関係を使用でき
る。

状態は下記のように定義できる。

・０１１ この状態は遊び状態であり（連続するフラグだけが受け
られる）、パケットの外側の正常な状態を表す。本発明
のこの実施例においては、状態図に対して初期状態であ
るとも仮定される。

・１００ これはパケットの使用中状態または正常な状態である。

・０１０，００１，０００゜ それらは遊び状態から使用中状態への遷移状態である。

誤り状態が存在しないとすると（データの２バイトより
小さい）、使用中状態と遊び状態の間に２つの可能な遷
移経路が存在する。第１の経路は位置が合わされていな
いフラグの場合に対応し、第２の経路は位置が合わされ
た境界をとる。

１．０１１−＞０１０−＞１００　（位置が合わされて
いない） ２．０１１−＞０１０−＞０００−＞１００　（位置が
合わされている） ２バイト最短パケット長さ要求に適合することに失敗す
ると誤り状態へ遷移させられ、それからおそらく遊び状
態０１１へ戻る。

・１１０．１０１．１１１．００１．０００゜それらの
状態は使用状態から遊び状態へ、および２バイトの最小
要求が守られなかった時になる「誤り」状態（００１と
１１０）への規則的な遷移状態である。正常な動作条件
の下においては、使用中状態から遊び状態へ、すなわち
、１０〇−＞１０１−＞１１１−＞０１１、の１つの経
路があるだけである。

誤りの回復を行うことができるやり方を実現することが
望ましい。典型的な誤り回復は下記の状況で実現できる
。

データ長が２バイトより短い時に、連続するが、位置が
会っていない２個のフラグの間に挿入された非フラグデ
ータを無視することにより、連続するが、位置が合って
いないフラグを検出する、フラグ列中で伝送誤りを検出
する。

上記誤り状態からの回復に加えて、状態マシンは１つの
区切りモードで動作できる。すなわち、そのモードは、
１つのフラグが以前のパケットの閉止フラグおよび以後
のパケットの開放フラグとして機能する場合のモードで
ある。１つの区切りプロトコルを用いる装置における状
態遷移の典型的な例が第６図に示されている。

フラグ検出アーキテクチャは、時分割多重化された（Ｔ
ＤＭ）リンクインターフェイス、すなわち、内定の時間
間隔でデータを転送するためにデータチャネルが順次選
択されるようなインターフェイスまで延長できる。ＴＤ
Ｍリンクインターフェイスは複数のＴＤＭチャネルを同
時に取扱うことができる。アーキテクチャの主な修正は
、状態レジスタと出力レジスタを含めた全てのレジスタ
をＴＤＭレジスタで交換することである。ＴＤＭレジス
タは、１つのＴＤＭチャネルごとに１つずつ、複数の論
理レジスタを表す。それらのレジスタからデータと状態
を検索でき、かつ現在起動しているチャネルに従って各
時間スロットごとに格納される。このＴＤＭレジスタは
、チャネル割当てのために任意の時間スロットを指示で
きるＲＡＭをベースとする構造を用いて実現することが
好ましい。後で示すように、高速動作を確実に行うため
にパイプライン構成を用いることもできる。

ＴＤＭレジスタの主なタスクは、与えられたチャネルに
関連する時間スロットが順次処理されるようにすること
であるが、それらの時間スロットが受けたデータ流中で
連続して起こらないことがある。したがって、各時間ス
ロットが終ると、現在のチャネルに関連する各時間スロ
ット情報が格納されて、そのチャネルに属する次の時間
スロットの始めに利用できるようにする。

この機能を実現するＴＤＭレジスタを示すブロック図が
第７図に示されている。ＴＤＭレジスタは、各ＴＤＭレ
ジスタに専用のＴＤＭ記憶素子７０５と、各チャネルに
関連するスロットを示すスロットチャネルマツプ７０２
との２つの基本的な部品で構成される。スロットチャネ
ルマツプ７０２は全てのＴＤＭレジスタにより共用され
る。

ＴＤＭレジスタは、第１図の伝送リンク１００を通じて
データが送られる各データチャネルに対して、ＴＤＭレ
ジスタは第２図に示されているフラグ検出器のレジスタ
２０２．２０３．２０５．２０６に値を保持する。ＴＤ
Ｍ装置においては、各チャネルに対するデータが複数ビ
ットユニットで送られる。ＴＤＭマルチプレクサ１０１
は所定の順序でチャネルを通り、それぞれのデータユニ
ットを伝送リンクを通じて送る。新しい各データユニッ
トが受けられると、フラグ検出器の状態がＴＤＭ記憶素
子の、前のチャネルのために留保されているアドレスに
格納され、新に受けたデータユニットに対応するチャネ
ルの状態を復旧するために別の場所がアクセスされる。

ＴＤＭ記憶素子７０５は、記憶素子の入力インターフェ
イスおよび出力インターフェイスとして機能する一般的
なレジスタ７０３と７０４を含む。

ＴＤＭチャネルバッファ７０１は各チャネルに対するエ
ントリを有する。それの最新の状態と最新のデータ値（
すなわち、第２図のレジスタ２０２．２０３．２０５．
２０６の内容）が格納される。

与えられたＴＤＭチャネルバッファエントリの内容が、
そのチャネルに属する各時間スロットの終りに更新され
る。同様に、各時間スロットの初めに、起動中のチャネ
ルに対応する情報がＴＤＭｌｌｉｃ！憶素子の出力レジ
スタ７０４に置かれる。チャネルと時間スロ・Ｉトの間
の対応がスロットチャネルマツプ７０２により与えられ
る。そのマツプは、各クロックサイクルにおいて、関連
するチャネル番号を発生する。この番号は、記憶素子内
の対応するチャネルに割り当てられたアドレス空間デー
タを書込み、かつそのアドレス空間からデータを読出た
めのアドレスとして用いられる。

高速動作を行えるようにするために、バイブライン構造
を用いて、ＴＤＭレジスタのチャネルバッファ装置に対
するアクセス時間の制約を小さくすることができる。Ｔ
ＤＭレジスタにより行われる４つの動作（人力、出力、
データ検索、データ格納）を並列に実行するために予定
を立てることができる。それらの動作は、フラグ検出状
態遷移に対するサイクル時間に対応するサイクルで行わ
れる。データと状態は対応するサイクルが始まる前にバ
ッファからフェッチされ、そのサイクルが終わった後で
書き戻され、入力動作と出力動作だけがサイクル自体の
間に行われる。各時間スロットに対する全ての動作、と
くにバッファへのデータの書込みとバッファからのデー
タの読出し、が３つのクロックサイクルにわたって行わ
れる。バイブライン構成がないと、各読出し動作と各書
込み動作が１クロツクサイクル内で行われる（第８図に
示すように）。そのような要求によりチャネルバッファ
のアクセス時間要求が十分に長くなる。

すなわち、等しい性能を発揮させるためにはより高速の
チャネルバッファを必要とする。

ＴＤＭレジスタの全体のバイブライン構成が第９図に示
されているタイミング図で示されている。

読出し動作または書込み動作はクロックサイクルの半分
以内で実行できると仮定する。ＣＬＯＣＫは各サイクル
の始まった時に発生されるタイミング信号を示す。ＩＮ
とＯＵＴはＴＤＭレジスタの入力ボートと出力ボートに
それぞれ存在する信号を示す。ＢＵＦＦＥＲ（ＷＲＩＴ
Ｅ、ＲＥＡＤ）はＴＤＭチャネルバッファ７０１におけ
るデータ格納動作とデータ検索動作を示す。同期装置の
実施例のために、各サイクルにおける人力信号と出力信
号は同じチャネルに対応する。他方、同じサイクル以内
で行われるＲＥＡＤ動作とＷＲＩＴＥ動作は同じチャネ
ルに属する必要はない。というのはそれの動作は種々の
時間スロットに組合わされるからである。

第１０図のタイミング図はバイブライン構成のバッファ
動作の例である。この例に対しては、装置は８個の時間
スロットと４つのチャネル（Ａ。

Ｂ、Ｃ５Ｄ）だけ存在すると仮定する。それらのチャネ
ルには下記のように時間スロットが割り当てられる。

第５表 チャネル　　　　割当てられた時間スロットＡ　　　　
　　　　　１．４．５ ２ Ｃ３，６ Ｄ　　　　　　　　　７．８ それらの時間スロットはデータのユニットに対応する。

本発明のこの実施例においては、そのデータのユニット
は１バイトであると仮定する。

第１０図に示すように、時間スロット１の開始の前の半
サイクル中に、チャネルＡに関連するエントリイの内容
がＴＤＭチャネルバッフ７７０１から検索されることが
開始され、出力レジスタ７０４へ送られる（第５図参照
）。時間スロット１の前半部分の開始時にデータを利用
でき、データの入力は時間スロット１の後半部分中に起
るだけである。この遅れは計算と、状態情報およびデー
タ情報が状態マシンへ送られた後で新しいデータ値を得
るために用いられる伝播時間とに対応する。入力データ
は入力レジスタ７０３において受けられ、時間スロット
２の前半部分中にＴＤＭチャネルバッファへ書き戻され
る。類似の手続きが時間スロット４に続くが、時間スロ
ット５は特殊な考察を要する。これは、時間スロット４
と５が同じチャネルに属する連続する時間スロットであ
る事実によりひき起される。そのような状況においては
、チャネル状態は時間スロット４が終った時に得たチャ
ネルの状態とデータは、時間スロット５が始まった時に
用意ができているように、前もってフェッチすることが
できない。というのは、その時にはＴＤＭチャネルバッ
ファ７０１にそれがちょうど書き戻されているからであ
る。このタイミング問題は、入力レジスタ７０３と出力
レジスタ７０４の間に、連続する時間スロットの場合に
用いる直接接続を行うことにより解決される。

この例においては、スロット４の後半のサイクル中に入
力端子において次の状態とデータを利用できるようにな
った時に、この情報は入力レジスタへ送られるばかりで
なく、マルチプレクサ７０４Ａへも送られる。マルチプ
レクサ７０４Ａは第７図に出力レジスタ７０４の一部と
して示されている。これは、情報（以前に格納された状
態とデータ）がチャネルバッファからフェッチされるの
と同時に起る。セットされた時間スロットチャネルマツ
プ７０２により発生された制御信号（ＣＯＮＳＥＣ）が
、入力から直接来た信号を出力レジスタ７０４において
選択すべきことを指定する。この結果として更新された
正しい状態とデータ値が時間スロット５の初めにフラグ
検出器１０２へ送られる。

以上、本発明を実施例について説明したが、特許請求の
範囲への要旨範囲内で変更して上記のように実施できる
ことを意図するものである。

【図面の簡単な説明】

第１図は本発明に従ってフラグ識別機能をサポートでき
る通信装置のブロック図、第２図は第１図に示すフラグ
検出器の一例のブロック図、第３図は第２図に示されて
いるフラグ検出器のパケット識別部により発生される出
力信号のタイミング図、第４図は第２図に示されている
フラッグ検出器のパケット識別部中の状態と入力および
出力の間の関係を要約して示す図表、第５図は第２図に
示されているフラグ検出器のパケット歳別部についての
状態遷移図、第６図は１つの区切りによりパケットの境
界が示されている装置のタイミング図、第７図はＴＤＭ
レジスタのブロック図、第８図は第７図に示されている
ＴＤＭレジスタの１サイクル動作を示すタイミング図、
第９図は第７図に示されているＴＤＭレジスタのバイブ
ライン動作を示すタイミング図、第１０図はＴＤＭレジ
スタの動作を示すタイミング図である。１０１・・・時
分割マルチプレクサ、１０２・・・フラグ検出器、１０
３・・・記憶要素、１０４・・・処理要素、２０１・・
・フラグ検出部、２０２．２０３．２０５．２０６・・
・レジスタ、２０４・・・パケット識別部品、７０１・
・・ＴＤＭチャネルバッファ、７０２・・・スロットチ
ャネルマツプ、７０４・・・出力レジスタ。

Claims (1)

1. 【特許請求の範囲】 １、所定のビットパターンにより識別されるパケット境
   界をデータ流中で検出する方法において、 ａ）第１の複数のデータビットを受ける過程と、 ｂ）前記所定のビットパターンの第１の小部分に対して
   第１のデータビットを検査する過程であって、その複数
   のデータビットの各ビット位置の検査を同時に行う過程
   と、 ｃ）第２の複数のデータビットを受ける過程と、 ｄ）前記所定のビットパターンの第２の小部分に対して
   第２の複数のデータビットを検査する過程と、 ｅ）前記所定のビットパターンの第１の小部分の場所と
   、前記所定のビットパターンの第２の部分の場所とを基
   にしてパケット境界を決定する過程であって、第２の複
   数のデータビットの各ビット位置の検査を同時に行う過
   程とを備えた、デジタルデータ流中のパケットの境界を
   検出する方法。 ２、所定のビットパターンにより識別されるパケット境
   界をデータ流中で検出する方法において、 ａ）複数のデータビットを受ける過程と、 ｂ）第１の複数のデータビットに対する距離であって、
   第１の複数のデータビット中の所定値の上位ビットのビ
   ット場所により決定される距離により前記所定ビットパ
   ターンの第１の小部分を探すために第１の複数のデータ
   ビットを並列に検査する過程と、 ｃ）第２の複数のデータビットを受ける過程と、 ｄ）前記所定のビットパターンの第２の小部分を探すた
   めに第２の複数のデータビットを検査する過程と、 ｅ）第１の複数のデータビットに対する距離と前記所定
   のビットパターンの第２の小部分の場所とを基にしてパ
   ケットの境界を決定する過程とを備え、デジタルデータ
   流中のパケットの境界を検出する方法。 ３、請求項２記載の方法において、過程ｅ）は、ａ）過
   程ｂ）とｄ）の結果を基にしてフラグの存在を決定する
   過程と、 ｂ）デジタルデータ流の送信の始まりに対するフラグの
   位置を表す境界をフラグについて決定する過程と、 を含む方法。 ４、請求項２記載の方法において、過程ｂ）において、
   第１の複数の各ビットを同時に検査する方法。 ５、請求項２記載の方法において、過程ｃ）において、
   第２の複数の各ビットを同時に検査する方法。 ６、デジタルデータ流中の、所定ビットパターンより成
   るフラグを探すために状態マシンを用いる方法において
   、 ａ）前記デジタルデータ流の所定の部分を含めて、複数
   のビットを状態マシン中に置く過程と、ｂ）前記デジタ
   ルデータ流の前記部分中の各ビットを同時に検査して、
   前記デジタル流の部分中のフラグにより占められている
   ビットの数に対応する値を発生する過程と、を備えるデ
   ジタルデータ流中のフラグを探すために状態マシンを用
   いる方法。 ７、請求項６記載の方法において、フラグを構成してい
   る全てのビットが受けられたかどうかを指示する付加過
   程を備える方法。 ８、データ流中において、データ流中の不連続として定
   められるパケットの境界と、データの隣接するビットの
   引続く群の間の論理的な分離として定められるバイトの
   境界との間の関係を決定する方法において、 ａ）データ流の隣接するビットの第１の群から、前記パ
   ケットの境界を決定するフラグの一部を探す過程と、 ｂ）データ流の隣接するビットの第２の群からフラグの
   第２の部分を探す過程と、 ｃ）前記データ流の隣接するビットの第２の群中のフラ
   グにより占められているビットの数を求めることにより
   、パケットの境界と、隣接するビットの前記第１の群と
   前記第２の群により定められているバイトの境界との間
   のオフセットを決定する過程と、 を備えるデータ流中のパケットの境界とバイトの境界の
   間の関係を決定する方法。 ９、請求項８記載の方法において、過程ａ）とｂ）は状
   態マシンを用いて実行する方法。１０、請求項８記載の
   方法において、過程ｃ）を状態マシンを用いて行う方法
   。 １１、請求項１０記載の方法において、過程ｃ）は誤り
   を検出する過程を含む方法。 １２、請求項１１記載の方法において、前記検出された
   誤りから回復する付加過程を含む装置。 １３、デジタルデータ流中の、所定のビットパターンに
   より成るフラグを区切るデータを探す装置において、 前記デジタルデータ流の所定部分を含む、複数のビット
   を受ける手段と、 この受ける手段へ結合され、前記デジタルデータ流の部
   分中の各ビットを同時に検査して、前記デジタル流の部
   分中のフラグにより占められたビットの数に対応する部
   分フラグ指示値を発生する状態マシン包含手段と、 を備えるデジタルデータ流中のフラグを区切るデータを
   探す装置。 １４、請求項１３記載の装置において、前記状態マシン
   は、 前記部分フラグ指示値を格納する手段と、 前記デジタルデータ流の引き続く部分中の各ビットと、
   前記部分フラグ指示値を同時に処理して、前記フラグが
   検出されたことを示すフラグ信号を発生する手段と、 を更に含む装置。 １５、請求項１４記載の装置において、前記状態マシン
   は、前記フラグ信号を受けるために結合され、前記フラ
   グにより区切られたデータの境界を定める信号を発生す
   る手段を更に含む装置。 １６、複数の時間軸中にアクセスできる複数のデータ伝
   送チャネルを含む伝送装置において、少なくとも１つの
   時分割多重化（ＴＤＭ）レジスタを含み、そのＴＤＭレ
   ジスタは前記複数の各チャネルのおのおのの最近の状態
   と、それぞれのチャンネルを介して転送されたデータと
   を保持するＴＤＭチャネルバッファの入力ポートおよび
   出力ポイントとインターフェイスする手段を更に含むＴ
   ＤＭリンクインターフェイスを実現する装置において、
   前記ＴＤＭレジスタは、 ａ）チャネルに属する各時間スロットが終わった時に各
   チャネルのＴＤＭチャネルバッファエントリィを更新す
   る手段と、 ｂ）各チャネルに関連する前記複数の時間スロットが始
   まった時に、各チャネルに対応する状態と情報をＴＤＭ
   レジスタへ供給するためにチャネルバッファを調整する
   手段と、 を備える、通信装置において時分割多重化リンクインタ
   ーフェイスを実現する装置。 １７、ａ）多数のＴＤＭチャネルの１つに対して指示さ
   れた時間スロットの初めに前記１つのＴＤＭチャネルに
   対応する情報を ＴＤＭレジスタが送ることができるようにする過程と、 ｂ）前記ＴＤＭチャネル情報を受ける過程と、ｃ）１つ
   のＴＤＭチャネルに属する時間スロットに対応する情報
   をＴＤＭレジスタを受けることができるようにする過程
   と、 ｄ）前記時間スロット情報を受ける過程と、を備えるＴ
   ＤＭレジスタを用いることにより多数のＴＤＭチャネル
   を同時に処理する方法。 １８、ａ）時間スロットの初めに第１のデータチャネル
   に対応する情報を、前記第１のデータチャネルに対応す
   るバッファが送ることができるようにする過程と、 ｂ）時間スロットの初めに第２のデータチャネルに対応
   する情報をＴＤＭレジスタが送ることができるようにす
   る過程と、 ｃ）時間スロットが終った時に第２のデータチャネルに
   対応する別の情報をＴＤＭレジスタが受けることができ
   るようにする過程と、 ｄ）時間スロットの初めに第３のデータチャネルに対応
   する情報を、第３のデータチャネルに対応する別のバッ
   ファが受けることができるようにする過程と、 を備える、ＴＤＭレジスタを用いることにより、バッフ
   ァがおのおの組合わされている多数のＴＤＭチャネルを
   同時に処理する方法。