JPS6194437A - マルチステージパケツト交換ネツトワーク - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は個々が復敢のネットワーク　ステージと対応す
る複数のアドレス要素を含むパケットを交換するための
マルチ　ステージパケット交換ネットワークに関する。

このネットワークはＩａの交換節点を持つが、個々の節
点は１つのステージ内に含まれる。

発明の背景 パケット交換通信システムは酸敗の交換ネットワークを
通じて通信を行なうために相互接続された複数の通信装
置、例えば、コンピュータ、端末、電話、あるいはデー
タ　セット（以降ホストと呼ばれる）を含む。これらホ
ストの交換ネットワークへの接続、及び交換ネットワー
ク間の接続は、通常、通信トランクによって達成される
。これらトランクは１′固々の終端においてホスト　ア
クセス　インタフェースによってホストに結合されるか
、あるいはトランク　コントローラによって交換ネット
ワークに結合される。

個々の交換ネットワークは複数の相互接続された節点を
持つ。この節点はトランク上に受信されるパケットをそ
のパケットの着信先に基づいて複数の出トランクの適当
な１つに接続する機能を持つ。ＩＩＩ！ｆｆ々の交換節
点はパケット交換ネットワークの基本的な交換要素であ
る。これら節点は交換マトリックスを形成するように配
列及び相互接読される。このマトリックスはステージと
呼ばｎる複数のカラムに分割される。ネットワーク内の
そのネットワークによって受信されたパケットを最初に
スイッチする節点によって第１のステージが形成され；
この第１のステージの節点からパケットを受信する節点
はそのパケットをスイッチする第２の節点であシこれに
よって第２のステージが形成される。同様だして、第３
、第４、・・・のステージが形成される。このようなパ
ケット交換システムは当技術において周知であり、この
代表的：をパケット交換システムが合衆国特許第４，４
９１，９４５号て開示されている。

節点の設計及び！侍性はシステム（でよって犬きく異な
る。しかし、通常のタイプの節点は２つの１言号入力と
２つの言置出力を持つ。節点の入力の所に到着する信号
のパケットは、通常、その節点内に格納される。次にそ
のパケット信号流がそのパケットによって運ばれるアド
レス清報に基づいてこの２つの節点出力のいずれかに方
路される。より具体的には、個々つパケットは着信先ア
ドレス瀾を含むが、この欄はそのパケットの着信先の２
進アドレスを運ぶ。又換ネットワークを通じてのそのパ
ケットの経路内の個々の節点は対応するアドレス　ビッ
トの直に応答してパケットをその２つの出力のいずれか
にスイッチし、これ（でよってパケットがその経路に沿
って方路さｈる。（２つ以上の出力を持つ節点はｆｆ１
ａのアドレス　ビットからなるアドレス要素に応答する
）。

パケットが正しく方路されるためにハ、］固個の節点は
正しいアドレス　ビットに基づいてパケットを方略する
ことが必要である。従つて、個々の節点は、それが応４
すべき正しいアドレス　ビットを知ることが必要である
。

当分野においては、この目的のためしでアドレス回転と
呼ばれる方法が使用される。この方法では、１個々Ｖ節
点がパケットの７帝１言先アドレス丁蘭のＪ積上位ビッ
ト位；准（であるアドレスビットに応答し、次にそのパ
ケットが次の節点に送られる前にこのアドレスが１ビッ
ト位置だけ回転される。この回転によって、節点が応答
したばかりのビットがその着信先瀾内の最下位ビットと
なり、そして次の節点：ｆこよって応答されるべきビッ
トが最上位ビット位置ととる。

この方法によりパケットの経路内の日々の節点に正しい
アドレス　ビットを与えることができるが、反面、この
方法は幾つかの；１所を持つ。第１に、この方法では個
々の節点にアドレス回転回路が必要となり、この回、６
は実現の方法によっては痩、誰で高価なものとなる。第
２に、アドレスの回転には１時間がか、５ニジ、従って
、パケットのネットワークを通じての進行が減速される
。第３に、パケットによってエラー　コード、例えば、
着信先アドレス伺を含むパケット全体について計算され
る巡回冗長検出（ＣＲＣ）コードが運ばれる場合、この
アドレスの回転は対応するエラーコードの値を変化させ
、このコードを個々の節点において再計算する必要が生
じる。従って、個々の節点はエラー　コード計、痺回路
を含むことが必要であり、ネットワークを通じてのパケ
ットの進行がこの１ＤＪｆ＠の動作に必要なだけ更に減
速される。第４に、このアドレスの回転を遂行するには
このパケット交換システムが個々のパケットに対して少
なくとも２つ、通常、３つの異なるアドレス番号の追跡
を行なうことが必要となる。このことに以下の説明から
最もよく理解できる。

パケット交換ネットワークが５つの７侠ステージを持ち
、そして個々のパケットが１バイト品の着信左欄を持つ
ものと及定する。パケットの着信先アドレス瀾において
表現される着信先の実アドレスは、レリえば、“０００
０１１０１′であシ、ここで、右から５つのビットがネ
ットワークの５つのステージ１通じてのパケットの、径
路を定義する。右方向へのアドレス回転がなさ九る場合
、この実アト　。

レスｉｄパケットがさらに交換ネットワークを通じて伝
送される前に着信左図に訃いて０００１０１１０”と表
現される入り形式に変更され、この回転によって個々の
ステージ内の節点に最上位（最も右）ビット位置内の正
しいアドレス　ビットが提供される。パケットが交換ネ
ットワークから出るときは、このアドレスは右方向に５
つ回転されることによって着信先１岡において“ｌ０Ｉ
ＩＯＱＯＯ”と表現される山形式ｒとる。これかられか
るように、実アドレス、入り；形式、及び山形曳は全て
Ａなる。

ネットワーク内でアドレスが右方向でなく左方向しで回
転され、また最も右でなく最も左のビット位置；が最上
位であるものとすると、２つの形式のアドレス、つまり
、実アドレス及び、このクリでは、”　０１１０１００
０　”となる入り形式か必要となるのみで、高形式は実
アドレスと同一となる。

個々Ｄパケットに対して複数のアドレス番号を追跡しな
ければならないということは、結果として、システムの
ハードウェア笈びソフトウェアをより複雑なものとする
。［９１Ｊえば、トランクを交換ネットワークにインタ
フェースするトランク　コントローラにパケットを交換
ネットワークに伝送する前にパケットの実アドレスを高
形式に変換するための回路を提供することが必要である
。さらに、ネットワークから受信されるパケットをトラ
ンク上に伝送する前に高形式のアドレスを実アドレスに
変換するための回路も必要となる。そして、この変換を
行なうだめには、トランクコントローラがネットワーク
内のステージの故を記憶していることが必要であシ、こ
れはトランク　コントローラの初期化を腹数なものとし
、またネットワークのサイズ、つまり、ステージの数に
変更が生じた場合、トランクコントローラのソフトウェ
アを変更することを必要とする。

さらに、ネットワークを通じての叶・１イＪ、古の選択
及びトランク　コントローラなどの設備に必要な経路情
報を提供することによって１１径路ｒ設定する任務を持
つネットワークの中央制イ即器には虚数のアドレス数間
での翻訳をすることが要求される。この目的を遂行する
ために、中央、ｉｌＪ陣２Ｊは虚数のアドレス」訳倹索
テーブルを保持し、これを管理しなければならないが、
これＱま呼処理プロセスにオーバーヘッドを加えること
となる。アドレス浦訳芙索テーブルの使用はネットワー
クの拡張にも悪影響を与える。つまシ、ネットワーク　
ステージの微が変更されると、アドレス検索テーブルの
項目と変更する必要が生じる。これは曳場（ｆｃでネッ
トワークの変更と行なうことを困↓准にする。

要約すると、アドレス回転去？使用することに１関連す
る問題として、交換システムの構成及び動作が繁雑とな
ること、システムのコストが高くなること、システムの
性能が下がること、及びシステムの変更が困難となるこ
とを挙げることができる。

これら問題は本発明によるマルチ　ステージ　パケット
交換ネットワークによって解決さ；ｈる。本交換ネット
ワークは閏々の節点にその節点を含むステージを示すた
めの・インジケータ、及びこのインジケータに応答して
、パケットのアドレス要素からその節点のステージと対
応する要素をその節点の所でそれに茫ついてパケットを
経；洛指定するための要素として選択するためのコント
ローラを含む。

発明の要約 本発明ンこよる個々がステージと対応する虚数のアドレ
ス要素を待つパケットを交換するためのマルチステージ
　ネットワークでは、ネットワーク内の１面々の節点が
１つのステージ内に含まれ、そして個々′Ｄ節点はその
節点がどのステージによって含まれるかを示す装置、及
びこの指示に応答してパケットのアドレス要素からその
節点のステージと対応する要素をその節点の所でそれに
基づいてパケットを詳路指定するための要素として選択
するための装置を含む。−例として、１面々のアドレス
要素ンま少なくとも１つの７ドレス　ビットを含む。ネ
ットワーク内の一々Ｄ　節点の所でアドレス要素を選択
しるこの方法には、その節点を含むステージを塗出する
ステップ、受信されたパケットのアドレス要素からその
節点；ウヨ含−止れるステージ（τ対Ｊ１；する要素全
選択するステップ、及びその節点の所で選択された要素
の値に基づいてそのパケットを経路指定するス・チップ
が含まれる。

；面々がそのパケットを示蚤）：６１旨定するためのマ
ルチ　ビット　アドレスをよむパケットをネットワーク
に通して交換するための本発明によるネットワークにお
いては’１　凄ａ０９　喚節点が一連の交換ステージを
形成するだめＶて相互凄続され、との個々の節点が１つ
のステージ内に含まれ、そしてこれらの１内々の節点に
１は、その節点にそれが節点７１１１１番目のステージ
〇一部であることを示す装置、この指標に応答して受信
さ；ａたパケットのアドレスの１番目の最上位ビットを
選択するための装置、及びこの選択（・て応答してその
節点の所で選択さユたビットの１直に基づいてそのパケ
ットをｔ］イ路指定するための装置を含む。ここで、パ
ケットはシステム内で最初にこの最上位アドレス　ビッ
トの値に基づいていて交換される。

用語“１番目のステージ゛°とは一連のステージの中の
その節点が存在するステージを指す。例えば、その節点
のステージがｎ個の一連のステージの中のＣ番目のステ
ージの中に存在する場合は、節点の指標装置ｔｉｃを示
す。

用語“１番目のアドレス　ピッドパとは、その節点によ
って示されるステージに対応する最上位ビットを待つア
ドレス　ビットを指す。

例えば、節点の指標装置がＣを指すとき（・ま、選択装
置はＣ番目のｊ夛−上位アドレス　ビットを選択する。

本発明による方法及び装置は従来こつアドレス回転技術
と比較して非常ｅこ大きな利点と待つ。具体的には、ア
ドレス回転動作の遂行が必要でないため、節点からアド
レス回転回！！６と［ｊ１］除することができ、結果と
して節点の構造が簡単となシ、費用も削減できる。本発
明による方法では、アドレス回転回路の代わりにアドレ
ス　ビット選択回路が必要となるが、この選択回路は回
転回路より面曜に費用も少なく実現できる。アドレス回
転動作が省かれるため、これに要する時間が節約でき、
従って、節点を通じてのパケットの伝搬法度が向上され
、結果として、ネットワークの性能が向上される。例え
ば、全てのパケットについて、特定のステージ）（対応
するアドレス　ビットが同一のビット位置に出現するよ
うにすると、このアドレス　ビット選択動作には、回転
技術において最上位アドレス　ビットを選択するのに必
要とされる時間と同程度の時間が必要とされるのみであ
る。

重要なことに、本発明による方法及び装置ではパケット
のアドレス瀾の内容が回転されず、従って、アドレス調
の内容が変更されないことを挙げることができる。この
ため本発明による方法では、個々の節点の所で、エラー
　コード、列えば、そのパケットと関連するＣＲＣコー
ドを再計算する必要がなく、従って、節点からエラー　
コード計算回１賂を省く′ことができ、丑だこの回路の
動作と関連する遅延を避けることができる。パケット　
アドレスＡｌｄの内容が変更されないため、１つの形式
のアドレス、つまり、実アドレスのみがパケ、ット交換
システムの全本会通じて使用さｎる。このため、アドレ
スの形式を実アドレス形式とその他の形式の間で変換す
るための回路、及び６種のアドレス形式の関係を追跡す
るためのアドレス翻訳テーブル、並びてこれらテーブル
を管理するための操作が不用となる。このためパケット
交換システムのイｌり造及び動作が簡素化され、システ
ムの性能が向上される。さらに、テーブルが必要でない
ことから、ネットワーク内のステージの数が変更される
たびにテーブルの内容を再計算し、テーブルを更新する
必要性もなくなり、従って、ネットワークの再、４成及
び拡張が容易になる。本発明のこれら長所ンま以下の図
面を参照しての本発明の一列としての実：布振様の説明
から一層明白となる。

実施１クリの説明 第１図にはパケット交換システムを４成するのに使用さ
れるタイプのパケット７侠ネットワーク１００が示され
る。このようなパケット交換システム（図示なし）にお
いては、トランク　コントローラがネットワーク１００
をインタフェースし、これによつ−ごネットワーク１０
０が他のネットワーク伎びホストインタフェース装置と
直１言″７′）だめに中、＋迷される。ネットワークｉ
ｏｏ＋−を各（重のトランクを通して受信され、他のト
ランクに向けて送信されるパケットの交換を行ない、ま
たこれらパケットが発信元から着信先に向う経路を指ス
Ｕする。ネットワーク１００は通１言リンク１５０によ
ってトランク　コントローラ（図示なし）７Ｃ接、伏さ
れる。ネットワーク１００に接、読するリンクの故はネ
ットワーク１００のサイズ及び包う舌さ几るトランク　
コントローラの故によって決定される。信号はリンク上
をどちらの方向にも伝送できるが、パケット伝送の目的
上、パケットを構成する信号流はリンク上を単一方向の
みに伝送されるという意味において、単方向である。リ
ンク１５０Ｑまビット直列伝送媒体あるい（″ｉビット
並並列送送媒体どちらでもあり得る。

ネットワーク１００の交換４造は曲のリンク１５０と相
互接続される交換節点１１０のマトリックスである。節
点１１０の相互接続は一部の節点１１０がネットワーク
１００のマトリックスの１１１′固のカラム、あるいは
ｎ　Ｉｄの一連のステージヶ溝或し、個々の節点１１０
が１つのステージの一部となるように行なわれる。ネッ
トワーク１００の節点１１０−１１−Ｘ（Ｘは１．２．
３・・・を表わす）な、ネットワーク１００内のトラン
ク　コン：・ローラからリンク１５０を通じて受信さ“
ルるパケットを交換する最初の節点であり、ネットワー
ク１００の１例の一連のステージの最ノ刀のステージ１
０１を構成する。ネットワーク１０００節点１１０−２
−ｘはステージ１０１の節点１１０−１−ｘからリンク
１５０を通じてパケットを受信するが、これはそのパケ
ットを交換するネットワーク１００の第２番月の節点で
あシ、ネットワーク１００の！個の一連のステージの第
２のステージ１０２を構成する。ネットワーク１０００
岐点１１０−３−Ｘはステージ１０２の節点１１０−２
−ｘからリンク１５０を通じてパケットを受信するが、
これはそのパケットを交換するネットワーク１００内の
第３番目のステージを構成する。

説明の目的上、第１図には一連の３つのステージ１０１
−１０３のみが示されるが、ネットワーク１００は１つ
のステージのみを持つことも、あるいは３つ以上のステ
ージを持つこともある。、第１図は、マルチステージネ
ットワーク１００はステージ１０１−１０３以外のステ
ージを含むｎ個の一連のステージを含むことを示唆する
。

１つのステージは任意の奴の節点１１０を含むことがで
き、例えば、１個の節点のみ全含むこともできる。第１
図は、個々のステージが少なくとも４個の節点１１０を
含み、また１々のステージがこれ以外の節点を含むこと
もできることを示唆する。１つの回路パック２００は、
レリえば、プリント回、吐基板から構成され、この上に
節点１１０を構成する電子部品が搭載される。第１図（
／ｉ、ネットワーク１００が４つの回、ｉ：６パンク２
００を含み、そしてネットワーク１００がこれ以外の回
、６パツクを含むことができることを示唆する。

１つの回ｊ洛パック２００はそれぞれネットワーク１０
０の最初の３つのステージ１０１．１０２及び１０３の
最初の４つの節点、１１０−１−１から１１０−１−４
．１１０−２−１から１１０−２−４、及び１１０−３
−１から１１０−３−４を含むことが示される。

第１図は、’６の回路パンク２００が設初の３つのステ
ージの他の節点及びネットワーク１００の他のステージ
の節点を含むことを示唆するっ回路パック内に含まれる
節点は、全てが同一ステージに属する場合も、個々が異
なるステージに・属する場合も、あるいＱまこれらが咀
与合わせられる場合もある。

説明の目的上、第１図にはネットワーク１００の最初の
３つのステージ１０１−１０３の最初の４つの節点が也
の全ての回路パックを代表するものとして示さｎる。つ
訃り、第１図には回路パック内の相互接１続される節点
の一部の回路のみが代表として示さ４する。Ｍ２図には
回路パンク２００及び追加の回路の詳細が示される。第
２図に示されるごとく、回路パック２００の個々Ｖ蹄点
１１０に（は４敢のステージ　バス２２０−ｘの１つが
接続される。バス２２０−Ｘ’ｒｉ、個々の節点１１０
にそれがネットワーク１００内のどのステージ内に含ま
れるかに関する情報を運ぶことによって、その節点にそ
れがどのステージに属すかを示す機能を待つ。第１番目
のステージ１０１０節点１１０−１−ｘは全てバス２２
０−１に接続される。第２番目のステージ１０２の節点
１１０−２−ｘけ全てバス２２０−２に接続される。そ
して、第３番目のステージ１０３の節点１１０−３は全
てバス２２０−３に接続される。

バス２２０−１は回路パンク２００の外部にち・いて、
インジケータ２５０に接、読される。

インジケータ２５０！Ｉ″ｉネツトワーク１００の一連
のステージの中′、つバス２００−１に接−涜さｎる節
点１１０が属するステージを同定する。インジケータ２
５０はバス２２０−１上て１個の一連のステージの中の
節点１１〇−１が属するステージの番号上を生成する。

インジケータ２５０には、−列として、レジスタが使用
され、この内容がバス２２０−１上に出力さｎ、バス２
２０−１を通じて節点１１０−１−ｘに伝えられる。こ
の例では、インジケータ２５０には内容が１であるレジ
スタが使用される。

バス２２０は加算器２１０によって順番て相互接続され
る。加算器２１０−１の入力ポートの１つにはバス２２
０−１が接続され、出力ポートにはバス２２０−２が接
続される。

加算器２１０−２の入力ポートの１つにはバス２２０−
１が接読され、出力ポートにはバス２２０−３が接読さ
れる。各々の加算器２１０−ｘの第２の入力ポートは、
加算−藁に他方の入力ポートに入る２進を１だけ増分さ
せるように接続される。例えば、最下位ビットを除く第
２の入力ポートの全ての入力が接地され、そして第２の
入力ポートの最下位ビット入力が論理１信号レベルを運
ぶ信号ライン２０１に接、読される。個々の加算器２１
０−　ｘ　’ｔｉその出力ポートの所に増分された数を
生成する。結果として、バス２２０−２１−１ｍバス２
２０−１によって運ばれる値より１だけ大きな２進直を
運び、バス２２０−３はバス２２０−２によって運ばれ
る値より１だけ大きな２進掩を運ぶ。この−例としての
列においては、バス２２０−１．２２０−２、及び２２
０−３はそれぞれ２進［直１．２．３を運ぶ。個々のバ
ス２２０−ｘによって運ばれる２ａ値はネットワーク１
００の二個の一連のステージの中のそのバスに接続され
る節点が属するステージの番号上である。

次にバス２２０によってそれに運ばれる情報の節点１１
０による使用について説、」する。

第３図にはネットワーク１００の全ての節点１１０を代
表する節点１１０−１−１の４造が示される。節点１１
０−１−１は概むね従来の４造を持つ。節点１１０−１
−１はパケット　スイッチである。これは２つのパケッ
ト入力ポート２６０１及び２６０２を持つが、各々はそ
の上にパケットを受信するためにリンク１５０に接続さ
れる。節点１１０−１−１は・詔々の入力ポートの所に
受１言される個のパケットを緩衝することができる。節
点１１０−１−１ｕさらに２つのパケット出力ボート２
６０３及び２６０４を持つが、この各々はその上にパケ
ットを伝送するだめにリン・り１５０に接続される。バ
ケツｉ人カボートの所に受信される任意のパケット（−
ｉこの２つのパケット入力ポートのいずれ（でも伝送で
きる。パケット入力ボート上にパケットか受信されると
、そのパケット内に含１れるアドレスと使用して、その
パケット全どちらのパケット出力ポート）て方１各すべ
きかについて決定される。

節点１１０−１−１はまたポート２６０１−２６０４を
使用して受取通知信号の送信及び受［Ｓを行なう。節点
ｉ　ｉ　ｏ−１−ｉはパケット入力ポート上にパケット
が受信されるとパケットが受信されたこと、及びそのパ
ケット入力ポート上に次の信号を受信する準備ができた
ことを通知するためにそのパケット入力ポート上に受取
通知信号を送信する。一方、節点１１０−１−１ｆｌそ
のパケット出力ポート上に受取通知信号を受信するまで
パケット出力ポートへのパケットの伝送を持つ。

節点１ｉｏ−ｉ−１の＠作（はコントローラ１０によっ
て制御される。より詳細には、コントローラ１０は節点
１１０−１−１の入力ポートの所に受信さｎるパケット
をその２つの出力ポートの一方に方路する。コントロー
ラ１０は基本的に有限状態装置である。この装置ｄは当
技術において周知である。コントローラ１０は受取通知
送信機１１ａを起動し、そしてゲート付回線ドライバ１
２ａを起動することによってパケット入力ポート２６０
１の所（で受取通、ＴＩｌ］言号を送信する。送信ｉ、
！１１ａが受取通知１言の生成を行なう。これ（ｉ、列
えば、受取通知１言号コードを含むレジスタである。送
信機１１ａ７ｄコントローラ１０−からの命令によって
このコード全出力するっ送信１峻１１ａの出力はゲート
付回線ドライバ１２ａを通じてポート２６０１に接続さ
れる。

ドライバ１２ａは起動されると、この受取通知信号をポ
ート２６０１にパスする。

ポート２６０１ＤＷＴに受取通知信号を伝送した後、コ
ントローラ１０は送信ｄ１１ａ及びドライバ１２ａを停
止する。コントローラｉｏｉ’ｉ、次に、ポート２６０
１をパケット復号５１４ａの入力に接続するゲートは回
線ドラーｒバ１３ａを起動することによってポート２６
０１の所にパケットを受信する準備とする。

パケット復号器１４　ａの１つの出力ポート（は受信さ
れたパケットチ一時的（］こ格納するためのバッファ１
５＆に接続され、もう１つの出力ポート（はコントロー
ラ１０に接続される。。

復号器１４ａはパケットを４成する各種のｉ蘭を識別す
る。

第５図は一列としてのパケット５００をブロック形式に
て示す。パケット５００′／′ｉ頑故の欄５０１から５
０３をよむ。長さ１Ｉｉ１５０１はパケット５００の第
１の・Ｊである。これはパケット５００内に含まれるバ
イト数にてパケット５００つ長さを示す。この−列にお
いては、長さ瀾は８ビツトの長さデータと１ビツトのパ
リティ　ビットから成る９ビツトを占；処する。渚信先
アドレス欄５０２がパケット５００の第２の１岡である
。この１司ハネツトワーク１００を通じてパケット５０
０を方略するための情報を含む。より計重には、これ（
はパケット５００のネットワーク１００内の着信先アド
レスを含む。着信先アドレス欄５０２はまた８個のアド
レス　ビットと１つのパリティ　ビットから成る９ビツ
トを占拠する。

アドレス　ビット５０４は意味の高い順に配列さｎる。

個々のビット５０４　：ｄネットワーク１００の個々の
ステージと対応する。長さ１岡の直後の第１のアドレス
　ピッ１５０４−１は、これが第１のステージ１０１と
対応し、そしてこの値が節点１００−１−ｘ’／Ｃよっ
て遂行さｎるパケット５００の経路指定を決定するとい
う点において最も意味が高く；これて続くアドレス　ビ
ット５０４−２ｄ、これが第２のステージｌＬ１２と対
応するという甑において、２曲目に意味Ｏ高いアドレス
　ビットであり；その次のビット５０４−３．；ｄ；３
計目に意味の高いビットであり、これ（はステージ１０
３と対応する。パケット５００内に一含まれるその他の
瀾５０３内にはパケット５０００タイプを同定するパケ
ット識別子、パケット５００の通信の性格を同定する１
炭能を持つ論理チャネル分号、データ：岡、時間、１１
α、及びエラー１制飢１５につ；計まれる。

パケット５００を受信すると、復号謄１４ａはコントロ
ーラ１０に長さ＋ｉｎ　５０１及び着信先−５０２を送
信する。復号器１４ａ！ｒｉまた受信されたパケット５
００をバッファ１５ａに伝送するが、パケット５００は
ここに一時的に格納される。

コントローラ１０は着信先アドレス１岡５０２を１吏用
して受信されたパケット５００をパケット出力ポート２
６０３及び２６０４のいずれに送１８すべきかを決定し
、また長さ瀾５０１を重用してパケット５００の全体が
正常に受信されたかチェックする。パケット５００の受
１言に続いて、コントローラ１０はドライバ１３ａを不
能にすることによって復号器１４ａをポート２６０１か
ら切断する。

ここで受信されたパケットがポート２６０３に伝送され
るものと仮定する。コントローラ１０はこれがポート２
６０３の所に既に受取通知信号を受信しているか否かチ
ェックする。

このチェックを遂行する目的で、ポート２６０３がゲー
ト付回線ドライバ１６ａを通じて受取通知１言成１７ａ
の入力に接続さ、ルる。

ポート２６０３の所にパケットが伝送されていないとき
は、コントローラ１０（ｉ受取通知１言が受信機１７ａ
の所に届くようにするだめにドライバ１６ａを起動する
。受信機１γａはポート２６０３の所に受信される信号
を期待される受取通・九信号と比奴する。これが一致す
ると、受］言峻１７ａは信号°回線を通じてコントロー
ラ１０に受取通知１言号７う；受信されたことを通知す
る。

受取通知信号がポート２６０３の所にまだ受信されたシ
ないときは、コントローラ１０ばこれを侍つ。受取通知
１言、つ（受［言されると、コントローラ１０はドライ
バ１６ａｆ不徒にすることによって受取通知信号１７　
ａをポート２６０３から切断する。コントローラ１０は
次にマルチプレクサ１ａａＫ対して格納されたパケット
をバッファ１５ａ、から油出して、それをスイッチ１９
に送信するように命令する。

バッファ１５ａは１従方向に沿って配置され、マルチプ
レクサ１８ａＫ結合された複数の出力を持つが、これに
よってバッファ１５ａの内容−と、その内容をバッファ
の全長を通じてシフトすることなく抽出することが可能
となる。バッファ１５ａ内に格納されるパケットの長さ
に基づいて、コントローラ１０はマルチプレフナ１８ａ
にどのバッファ出力からバッファ内容を抽出すべきか指
定する。

スイッチ１９はマルチプレクサ１８ａの出力、及びもう
１つのマルチプレク’ｔ１８ｂの出力をポート２６０３
及び２６０４に選択的に結合する。コントローラ１０（
はスイッチ１９の動作をｉ：ｊｌｌ　ｆａｌｌすること
によって、マルチプレクサ１８ａ及び１８ｂのいずれか
の出力をポート２６０３及び２６０４のいずれかに方路
指定する。

パケットの、例えば、ポート２６０３への伝送を完了す
ると、コントローラ１０（はマルチプレクサ１８ａをオ
フにし、ポート２６０３から受取通知信号か受取通知受
信機１７ａ知届くことができるようにするだめにドライ
バ１６＆を再び起動し、そして受取通知信号をポート２
６０１の所に伝送するために受取通知１言機１１ａ及び
ドライバ１２ａを起動する。

上記の節点１１０−１ｉの、構造及び動作の説明はポー
ト２６０１及び２６０３ｆで対する構造及び動作につい
て行なわれたが、ポート２６０２及び２６０４に対する
節点の構造は上に説明の構造と同一であり、要素１２ａ
−１８ａに対応する要２１２ｂ−１８ｂを含む。コント
ローラ１０は前述■方法と同法のか法にて要素１２ｂ−
１８ｂの動作を’１ｊｌＪ　＋卸する。スイッチ１９は
マルチプレクサ１８ｂの出力をポート２６０３及び２６
０４べ選択的に結合する。

第４図にはコントローラ１０のアドレスビット選択回路
４５０ａが示されるが、これはコントローラ１０のパケ
ット入力ポート２６０１０所に受信されるパケット５０
０のパケット着信先１１刷５０１の節点１１ｏ−ｉ−１
の所のパケットを方路４Ｍ定するためのアドレス　ビッ
ト５０４を選択するための部分である。コントローラ１
０は入力ポート２６０２の所に受信されるパケット５０
０のアドレスビット５０４を選択するための４５０８に
類似する回路４５０ｂを持つ。

受信されたパケット５００の長さ瀾５０１及び着信先順
５０２をコントローラＩＯＫ伝送する復号器１４ａから
の人力リードは、他への接続に加えて、従来の８ビット
桁送りレジスタ４００８の直列入力ポートに接続さｎる
。レジスタ４００ａの並列出力ポートは従来のへ者択−
セレクタのデータ入力ポートに接続される。セレクタ４
０１ａの選択制伺入カポート（ＳＥＬ　ＣＴＲＬ）　４
４０はバス２２〇−１に接７読される。セレクタ４０１
ａの出力ポート：まＤ−タイプ　フリップフロップ４０
２ａのＤ入力に接続される。

ペアのカウンタ４０３ａ叉び４０４　ａｖ大入力ＢＩＴ
　　ＣＬＫＡ信号ラインに接続される。カウンタ４０３
ａの出力は桁送りレジスタ４００ａの起動（ＥＮ）入力
（て接続さ汎る。

カウンタ４０４ａの出力は桁送りレジスタ４００ａの停
止（ＯＺＳ）入力、せレクタ４０１ａの起動（Ｅ　Ｎ　
）入力、及びフリップフロップ４０２ａのクロック（Ｃ
ＬＫ）入力に接続される。ＲＥＳＥＴＡ信号う・ｆン（
・まカウンタ４０３ａ及び４０４ａの解除（ＣＬＲ）入
力、桁送りレジスタ４００ａ、及びセレクタ４０１ａに
接続される。

回路４５０ａの動作は以下の通りである。

普段は、ＢＩＴ　　ＣＬＫＡ信号ラインは起動されてお
らず、カウンタ４０３ａｕび４０４ａばυセットさｎて
おりこれらの出力には肯号が送られておらず、従って、
桁送りレジスタ４００ａ及びセレクタ４０１ａは起動さ
れていない。節点１１０−１−１がポート２６０１の所
にパケット５００を受信し、そして復号層１４ａが欄５
０１及び５０２をコントローラ（Ｃ送信すると、１薗５
０１の個々の送１言されるビットはＢＩＴ　　ＣＬＫＡ
ライン上にパルスを与える。ＢＩＴ　　ＣＬＫＡ、ヒの
個々のパルスはカウンタ４０３ａ及び４０４ａのカウン
トを１だけ増分する。Ｂ　Ｉ　Ｔ　　ＣＬＫＡライン上
に９個のパルスが送られると、これ−まコントローラ１
０によって長さ４５０１が受信されたことを示し、カウ
ンタ４０３ａｈカウントが９（・て達すると、その出力
に桁送シレジスタ４００ａに対して復号器１４ａからの
入力を受信及び格納するように命令する信号を送る。長
さ欄５０１に続いてコントローラ１０・Ｋよつ−Ｃ受信
されるビットは着信先順５０２のビット５０４であり、
桁送りレジスタ４００ａはビット５０４を受信及び格納
する。ＧＥＴ　　ＣＬＫＡライン上に８；画の追加のパ
ルス（全部で１７個）が送られると、これはコントロー
ラ１０によつ−Ｃ着信左図５０２のビット５０４が受信
され：そことを示し、カウンタ４０４ａはカウントが１
７に達すると、その出力、ｃ桁送りレジスタ４００ａを
不能にし、セレクタ４０１ａ及びフリップフロップ４０
２ａを起動することを命令する信号を送る。不能てされ
た桁送りレジスタ４００ａＨ復号器１４ａからの入カケ
さらに受信することを停止し、それによって格納さ；ル
る８ビツト５０４を出力ポートの所に表示する。セレク
タ４０１ａはレジスタ４００ａの内容を受信し、ビット
５０４の１つを選択してその出力ポートの所に出力する
。この選択ｉｄｋレクタ４０１ａのＳＥＬ　　ＣＴＲＬ
入力ポート４４０によってバス２２０−１を通じて受は
さニルる２進値に基づいて行なわれる。

この例においては、バス２２０−１ｆｌセレクタ４０１
ａに２進救の“１パを送り、従って、セレクタ４０１ａ
は第１の最土位ビット５０４−１を選択する。仮に、バ
ス２２〇−１がセレクタ４０１ａに２進孜°′１０°“
を送ったときは、セレクタ４０１ａ、ｄ第２の最上位ビ
ット５０４−２を選択１−１またバス２２０−１によっ
て２進数“１１“が送られたときは、セレクタ４０１ａ
は第３の最上位ビット５０４−３を選択する。

起動されると、フリップフロップ４０２はセレクタ４０
１ａの出力に応答して、そのＱ出力をセレクタ４０１ａ
によって出力される２進１ｉＩｌｌＫセツトする。従っ
て、この列では、フリップフロップ４０２ａのＱ出力の
２進１直はビット５０４−１のイ直を表わす。このＱ出
力はＤ　Ｅ　Ｓ　Ｔ　Ａ　言−号ラインに接続されるが
、これはビット５０４−１の値をコントローラ１０の池
の回路に運ぶ。コントローラ１０Ｈパケツト５００をＤ
ＥＳＴＡ信号ラインの論理値に基づいてその出力ポート
２６０３及び２６０４のいずれかに方路する。

コントローラ１０は適当な出力ポートへのパケット５０
０の伝送を、終えると、ＲＥＳＥＴＡラインに信号を送
ることによってカウンタ４０３ａ及び４０４　ａ、桁送
シレジスタ４００ａ、及びセレクタ４０１ａを消去及び
リセットする。回路４５０　ａＵこれによって復号器１
４ａ、からの新たな入力の受：′８に前えられる。

上述の一例としての実施類１采に６種しつ変更及び修正
を行なうことがでさることＯま当業イにとって明白であ
る。例えば、２つ以−ヒの出力ポートを持つ節点にてネ
ットワークを構成することもできるが、この場合には、
個々Ｄ節点は２つあるいはそれ以上のアドレス　ビット
からなるアドレス要素に基づいてパケットの選択及び方
路指定を行うこととなる。同様に節点の全ての出力ポー
トに伝送することを意図される同報通信パケットのアド
レス要素はＬつ以上のアドレス　ビットを含むことが考
えられる。まだ、アドレス要素選択回路を別の方法にて
実現することも考えられる。

このような変更及び修正は本発明の精神及び範囲から逸
脱することなく、まだ本発明によって尋られる利益を損
なうことなく実現できるものであり、従って、このよう
な修正及び変更も特許請求の範囲に含まれるものとする
。

【図面の簡単な説明】

第１図は本発明による一例としてのパケット交換ネット
ワークのブロック図を示し；第２図は第１図のネットワ
ークの回路パックのブロック１図を示し； 第３図は第２図の回路パックのパケット文ｆＡ節点のブ
ロック図を示し； 第４図は第３図の節点のコントローラのアドレス　ビッ
ト選択回路のブロック図を示し；そして 第５図は一例としてのパケットのブロック図を示す。 く主要部分の符号の説明〉 節点・・・１１０−１−１ ステージ・・・１，２．３ インジケータ・・・２０５ コントローラ・・・１０

Claims (1)

1. 【特許請求の範囲】 １、複数のネットワークステージに対応す る複数のアドレス要素を含むパケットを交 換するための個々の節点が１つのステージ 内に含まれる複数の交換節点を含むマルチ ステージパケット交換ネットワークにお いて、 該ネットワークが； 個々の節点に該節点を含むステージを示 すためのインジケータ；及び 該インジケータに応答してパケットの該 アドレス要素から該節点のステージと対応 する要素を該節点の所で該パケットを、経路指定するた
   めの要素として選択するための コントローラを含むことを特徴とするネッ トワーク。 ２、特許請求の範囲第１項に記載のネットワークにおい
   て、 個々の節点が該コントローラに応答して 該節点からのパケットを該選択された要素 の値に基づいて経路指定することを特徴と するネットワーク。 ３、特許請求の範囲第２項に記載のネットワークにおい
   て、 該アドレス要素が少なくとも１つのアド レスビットを含むことを特徴とするネッ トワーク。 ４、特許請求の範囲第２項に記載のネットワークにおい
   て、 該インジケータが個々の節点に該ステー ジを同定する情報を伝送することを特徴と するネットワーク。 ５、個々の節点がステージ内に含まれ一連の複数の交換
   ステージを形成するように相互 接続された複数の節点を持つパケット交換 ネットワーク内で、個々がパケット交換ネ ットワークを通じての経路指定を行うため の意味の高い順に配列された複数のアドレ ス要素のアドレス欄を含むパケットを交換 するためのアドレス要素選択方法において、該方法が； 個々の節点の所でその節点を含むステー ジが一連のステージの何番目のステージに あたるかを検出するステップ、 個々の節点の所でその節点によつて受信 されたパケットのアドレス欄のそのステー ジの番号に該当する最上位要素を選択する ステップ、及び 個々の節点の所で選択された該要素の値 に基づいてパケットを経路指定するステッ プを含むことを特徴とする方法。 ６、特許請求の範囲第５項の方法において、該ネットワ
   ークがさらに一連の￥ｎ￥個の交換ステージを形成する
   ために相互接続された 複数の節点を含み、 該方法の； 該検出ステップがさらにその節点を含む ステージが￥ｎ￥個の一連のステージの中の何番目ｃの
   ステージであるかを検出するステ ップを含み、そして 該検出ステップが該アドレス欄内のｃ番 目の最上位要素を選択するステップを含む ことを特徴とする方法。 ７、特許請求の範囲第６項に記載の方法において、該個
   々のアドレス要素が１つのアド レスビットから構成され、 該検出ステップが番号ｃを受信するステ ップを含み；そして 該選択ステップが受信されたパケットの アドレス欄の少なくとも￥ｎ￥個のビットを格納するス
   テップ； 該格納されたビットからｃ番目の最上位 ビットを選択するステップ；及び該選択さ れたビットの値を出力するステップを含む ことを特徴とする方法。