JPH0544694B2 - - Google Patents

Description

【発明の詳細な説明】

（発明の背景） ［産業上の利用分野］ 本発明はデータ通信、特に、データ通信プロト
コルに関する。 ［従来技術の説明］ フアイバ光学の最近の進歩により通信チヤネル
の伝送帯域幅が数桁増大した。情報および通信サ
ービスの統合への傾向と組み合わされる利用可能
な帯域幅の利用には広範に分散されたネツトワー
クにわたる高速度のトラフイツク源の取扱が必要
である。このことは、一般的には通信処理、特に
通信プロトコルの取扱が以前よりさらに迅速に行
われなければならないことを意味する。現在、こ
の高速度を達成する、費用に対し最も効果的な唯
一の方法は専用回路の使用によるものである。こ
の専用回路はしばしばVLSI集積回路で実現され
る。 伝統的なプロトコル仕様から直接VLSI設計を
行うと非常に出費がかさむ。プロトコルの使用と
VLSI設計との間にはいくつかの抽象化レベルが
存在するので、プロトコルの変更が導入されるた
びごとに大幅な再設計が要求される。さらに、大
部分のプロトコルは現在英語で指定されており、
この条件により、自然言語に存在する通常の曖昧
さが導入されてしまう。従つて、２つの異なるメ
ーカーによるプロトコルの実施は互換性がなくな
る可能性があり、プロトコルの仕様の誤解による
誤りを訂正するには非常に出費がかさむ。 別のレベルでは、デジタル通信の利用可能な帯
域幅および容易さによりデータネツトワークの成
長が促された。この成長により別々の会社で設計
された多数の異なるプロトコルが大量に生産され
た。残念ながら、これらのプロトコルは互換性の
あるようには設計されておらず、互いに通信不可
能な種々のネツトワークが存在するに至つた。こ
の通信を容易にするために、これらのネツトワー
ク間でデータ伝送ブリツジとして動作するゲート
ウエイを設計することが必要となつた。このゲー
トウエイの効率的な設計には通信プロトコルを記
述する標準モデルが必要であり、これにより、
ISO−開放型システム相互接続モデル（OSIモデ
ル）として知られる７層プロトコルモデルが生じ
るに至つた。（ヒユーバート・ツイマーマン著
「標準層モデル」、第２章「コンピユータネツトワ
ークアーキテクチヤとプロトコル」、ポール・グ
リーン編、プレナム・プレス（1983年）参照。）
このモデルはユーザに提供される最上部のアプリ
ケーシヨン層から最下部の物理層までのプロトコ
ル構成要素の整然たる連続体を指定している。 多数のプロトコルの実施手段はプログラム制御
される専用プロセツサを使用している。この構成
は、例えば、米国特許第4298959号（発明者：F.
D.サンダメイヤ他、発行日：1981年11月３日）
に記載されている。多くの他のプロトコルはソフ
トウエアプログラムの制御下の単プロセツサ構成
で汎用プロセツサを用いて実施されている。この
ソフトウエアプログラムは、単一ルーチンとして
プロトコル全体を実施するモノリシツクコードか
ら、ソフトウエアモジユールのかなり複雑な集合
体にまでわたつている。この構成のいくつかの例
は、F.M.レストロリツク著「アセンブリ言語に
よるトランスポートプロトコルの実現」（「プロト
コル仕様、試験、および確認、」、H.ルデイ
ン、C.ウエスト共編、ノースホランド（1983年）
所収）、および、D.M.リツチー著「ストリーム入
出力システム」（AT＆Ｔベル研究所テクニカル
ジヤーナル（1984年10月）第63巻第８号第２部）
にある。さらに最近のプロトコル実現のあるもの
は所望の動作速度を達成するためにVLSIによる
実現によつて製作されているが、これらの設計は
基本的にカスタム専用回路を実現するものであ
る。この実現の１つは、例えば、A.A.アバネシ
アンズ他著「VLSIリンクベルコントローラ」
（Proceedings of ISSCC 84（1984年２月）所収）
に記載されている。 公知のVLSIプロトコルの具体例は、プロトコ
ル機能をシリコンに埋め込む程度（すなわち、シ
リコンとソフトウエアの間の機能の分割）、およ
び、このプロトコル機能が実施する特定のプロト
コルにおいて相違するだけである。一般的には、
これらの具体例は特定のISO層またはその一部を
実施するものであつて、しばしばプロトコル機能
の正式な記載に基づくものではない。従つて、こ
れらのVLSI設計はしばしば柔軟性に欠け、変更
の導入が必要なときには完全な再設計を必要とす
る。方式の欠如もまた設計を認める場合の難点に
なる。 （発明の概要） 相異なるプロトコルを使用するネツトワーク間
にさらに効果的な通信を提供するために、本発明
はプログラム可能なプロトコルエンジンを提供す
る。このプロトコルエンジンは、同時に動作し相
互作用する複数のプログラム可能な有限状態機械
を備えた核中央処理装置よりなる。核中央処理装
置とインタフエースで接続されたサテライト処理
ユニツトがあり、このサテライト処理ユニツトは
例えば、入出力メツセージのフオーマツトを処理
する低レベルの操作を行う。このプロトコルエン
ジンの双方向通信のバツフアリングを助けるため
に、核中央処理装置およびサテライト処理ユニツ
トと相互作用するメモリが設けられている。 プロトコルエンジンのプログラム可能性は、処
理ユニツトおよびこの処理ユニツトにより実行さ
れる命令を記憶するメモリユニツトの組合せでサ
テライト処理ユニツトを実現することにより達成
される。実行される命令の順序は、プロトコルの
構成に関連するタスクに特に適するようにした小
さい独特の命令のセツトから得られる。命令ポー
トは、サテライト処理ユニツトと処理ユニツトに
対して必要な命令をロードし、それによつて、選
択されたプロトコルを実行するために設けられ
る。 単一の物理リンクに複数のユーザを多重化する
環境でプロトコルエンジンの使用を可能にするた
めに、処理ユニツト内における有限状態機械の状
態を記憶するとともに、前に記憶した状態のセツ
トへこの有限状態機械を復元する追加手段が設け
られる。 ［実施例の説明］ 第１図は本発明のプロトコルエンジンの一般的
なブロツク図である。バス１１０，１５０，１４
０はプロトコルエンジンとネツトワーク局構成の
他の部分の間のインタフエースである。７層ISO
モデルでいえば、バス１１０はプロトコルエンジ
ンにより実施されるレベルのすぐ上のレベルへの
インタフエースであり、一方、バス１５０および
１４０はすぐ下のレベルへのインタフエースを形
成する。 プロトコルエンジンの動作は、カーネル部分お
よびシエル部分よりなるものと考えることができ
る。プロトコルエンジンのカーネル部分は異なる
プロトコル間の全体の調整を把握する。プロトコ
ルエンジンのシエル部分はメツセージフオーマツ
トやタイマ動作のような低水準の詳細を提供す
る。 第１図のプロトコルエンジンのアーキテクチャ
はこのアプローチを反映する。そのカーネル部分
は中央制御ユニツト１０により構成され、一方、
シエル部分はメツセージパーサ２０、メツセージ
アセンブラ３０、およびメモリインタフエースユ
ニツト４０により構成される。双方向バス１１０
は中央制御ユニツト１０およびメモリインタフエ
ースユニツト４０に接続される。中央制御ユニツ
ト１０およびメモリインタフエースユニツト４０
は、バス１２０を介してメツセージパーサ２０
と、および、バス１３０を介してメツセージアセ
ンブラ３０と相互作用する。メツセージパーサ２
０はバス１４０から情報を受信し、一方、メツセ
ージアセンブラ３０はバス１５０に情報を送信す
る。 メツセージパーサ２０により受信された情報は
メツセージパケツトの形式である。各メツセージ
パケツトは、通常トークンと呼ばれる公知のフイ
ールドのセツトを含み、各フイールドの情報は、
使用される特定のプロトコルの中で所定の意味を
有する。受信されたメツセージパケツトは、文脈
自由文法として、使用されるプロトコルに対して
指定された規則のセツトに従つて、メツセージパ
ーサ２０で構文解析される。メツセージパーサ２
０は、トークン内の受信ビツトパターンの意味の
処理はしない。 メツセージアセンブラ３０はメツセージパーサ
２０と逆の機能を実行する。メツセージアセンブ
ラ３０は中央制御ユニツト１０やメモリインタフ
エースユニツト４０からメツセージトークンを受
信し、それらを完全なメツセージに組み立て、こ
の組み立てられたメツセージはバス１５０へ送信
される。 本発明の１つの特徴は、メツセージパーサおよ
びメツセージアセンブラの非常に効率的な現実で
ある。以下にさらに詳しく説明するその実現は、
プログラム可能な専用エンジンとして考えること
ができる。この専用エンジンは、非常に少ない効
率的な基本命令セツトの制御下で動作する専用プ
ロセツサからその効率および高い処理速度を得て
いる。この専用エンジンは、プログラム制御下で
専用プロセツサが動作するという事実からその融
通性を得ている。 簡単のために、第１図には、種々の二次的な信
号およびポート（例えば、クロツク信号およびス
タート／ストツプ信号ならびにプロトコルエンジ
ンをプログラムする場合に使用されるポート）は
図示しない。これらの信号の使用は当業者に十分
に理解されるものであるが、これらの信号のある
ものは第２図以降に示されている。 第２図は、メツセージパーサ２０で使用される
プロセツサのブロツク図である。データはバス１
４０を介してメツセージパーサ２０に流入し、そ
こで、データは直並列変換器２１０と遅延レジス
タ２１１に入る。遅延レジスタ２１１の直列出力
はマルチプレクサ２１２に加えられ、一方、遅延
レジスタ２１１の並列出力はメツセージパーサ２
０のチエツクサム出力に加えられる。直並列変換
器２１０の出力はトークンRAM２２３、WC0カ
ウンタ２１３、WC1カウンタ２１４、および
PLA２１５に加えられる。PLA２１５は、以下
に説明するように、分岐に関連して使用されるプ
ログラム可能な論理アレイデコーダである。
WC0カウンタ２１３およびWC1カウンタ２１４
は、それぞれ、ロード信号lc０およびlc１の制御
下でデータを受け入れるダウンカウンタである。
これらのカウンタは信号zd１に応答してカウン
トダウンを行い、そのカウントが０になると出力
が発生され、この出力は信号rc０の制御下でマル
チプレクサ２１６により選択される。選択された
カウンタの出力信号はzd２は、プログラムシー
ケンサ２１７およびトークンRAMアドレス発生
器２１８に加えられる。PLA２１５の出力はプ
ログラムシーケンサ２１７にも加えられる。 プログラムシーケンサ２１７はプログラムメモ
リ２１９との相互作用によつてメツセージパーサ
２０の動作全体を制御する。プログラムシーケン
サ２１７およびプログラムメモリ２１９は、組み
合わされて、プログラムメモリ２１９の内容によ
つて定義される有限状態機械を形成する。PLA
２１５の出力信号および信号zd２の他に、プロ
グラムシーケンサ２１７は、プログラムメモリ２
１９からの「op符号」サブワード、プログラム
メモリ２１９からのフイールド長サブワード、お
よびダウンカウンタ２２０からのzd１信号に応
答する。プログラムシーケンサ２１７は、ライン
クロツク信号、「構文解析開始」信号および「構
文解析終了」信号にも応答する。後者の３つの制
御信号は、メツセージパーサ２０の外部の制御回
路（第２図には明示せず）からメツセージパーサ
２０に提供される。 プログラムメモリ２１９は、第２図の実施例で
は、バス２２１からプログラム内容を受ける。も
ちろん、RAMの代わりに読み出し専用メモリ２
１９を使用し、それによりバス２２１の必要性を
除去することが可能である。プログラムシーケン
サ２１７によりアドレスされるプログラムメモリ
２１９は４つのサブワード（成分）をもつワード
を出力する。第１成分はトークンRAM２２３に
加えられるタグ情報を含む。このタグ情報には中
央制御ユニツトの有限状態機械のそれぞれにトー
クンを送信するために使用される。第２成分は実
行される操作を表す「op符号」を含む。このop
符号は、プログラムシーケンサ２１７およびアド
レス発生器２１８に供給される。PLA２１５に
加えられる第３成分は、分岐情報を送信する情報
を含む。第４成分はダウンカウンタ２２０および
プログラムシーケンサ２１７に加えられるフイー
ルド長仕様を含む。ダウンカウンタ２２０はプロ
グラムシーケンサ２１７からの「ロードpdc1」
の信号の制御下で、加えられたフイールド長仕様
を受け入れる。このダウンカウンタ２２０は、加
えられたクロツクパルスでカウントダウンを行
い、０に達すると、出力信号zd１を発生する。
この出力信号はプログラムシーケンサ２１７、
WC0カウンタ、WC1カウンタ、およびアドレス
発生器２１８に供給される。プログラムシーケン
サ２１７は、WC0カウンタおよびWC1カウンタ
用のlc０信号およびlc１信号、ならびに、ダウン
カウンタ２２０をリセツトするために使用する
「リセツトpcd1」信号も発生する。 アドレス発生器２１８は、アドレス線および制
御線を介してトークンRAM２２３を制御する。
トークンRAM２２３の出力はマルチプレクサ２
１２に加えられ、ここで、トークンRAM２２３
の出力または遅延レジスタ２１１の出力は、プロ
グラムシーケンサ２１７からの「データ」制御信
号の影響下で選択される。マルチプレクサ２１２
の出力は、ゲート２２２を介してメツセージパー
サ２０の出力に送られる。ゲート２２２はプログ
ラムシーケンサ２１７からの制御信号Ｓ１で制御
される。 第２図のメツセージパーサ２０の動作は次の通
りである。「構文解析開始」信号に応答して、プ
ログラムシーケンサ２１７はプログラムメモリ２
１９にプログラムメモリ２１９の構文解析プログ
ラムの開始に対応するアドレスを送る。プログラ
ムメモリ２１９はワードを出力する。このワード
のフイールド長成分は第１トークンを定義するビ
ツトの数を示す。この数はダウンカウンタ２２０
に加えられ、各クロツクでカウントダウンされ
る。ダウンカウンタ２２０が０に達するときまで
に、直並列変換器２１０は要求されたビツト数を
累算し、その後、プログラムシーケンサ２１７
は、直並列変換器２１０で利用可能なトークンを
（アドレス発生器２１８の制御によつて）トーク
ンRAM２２３にロードし、信号lc０またはlc１
によつて指定される場合にはそのトークンをそれ
ぞれWC0カウンタ２１３またはWC1カウンタ２
１４にロードする。プログラムメモリ２１９の出
力で利用可能なタグ情報は、トークンRAM２２
３にロードする前にトークンに連結される。その
後、直並列変換器２１０はプログラムシーケンサ
２１７からの「リセツト」信号でクリアされる。
次に、プログラムシーケンサ２１７はプログラム
メモリ２１９に対する次のアドレスを発生し、プ
ログラムメモリ２１９の出力に別のワードを提供
する。このワードは上記のように動作を制御す
る。 あるプロトコルによれば、１つの群に属するト
ークンのシーケンスが連続することを指定するこ
とができる。このシーケンス内のトークンの数は
既知でも未知でもよい。既知数のトークンのシー
ケンスは、期待される数を識別する第１トークン
によつて指定される。この第１トークンは、
WC0カウンタまたはWC1カウンタに入れられ、
このカウンタは（信号zd１により）後続するト
ークンの受信ごとにデクリメントされる。このシ
ーケンスの終了は信号zd２により表される。こ
の信号は、WC0カウンタまたはWC1カウンタが
０に達するとアクテイブとなる。トークンの無限
シーケンスの終了は「構文解析終了」制御信号に
よつて表される。 誤り検出プロセスの効率的な実現のために、遅
延レジスタ２１１は、バス１４０の入力とマルチ
プレクサ２１２の間のパスに挿入される。通常、
メツセージパケツトは、そのメツセージを特徴づ
ける末尾のトークンとともに送信される。このよ
うなトークンは、例えば、従来のCRC（巡回冗長
検査）符号に従つて作成される。このような末尾
トークンを使用するシステムでは、着信メツセー
ジは完全性チエツク回路に加えられ、同時に、メ
ツセージパケツトはメツセージパーサ２０に加え
られる。この完全性チエツク回路は、誤りのない
場合、メツセージパケツトの末尾トークンと同一
のトークンを発生する。第２図の実施例によれ
ば、メツセージパケツトがそのままメツセージパ
ーサ２０に加えられるとすぐに、外部の完全性チ
エツク回路のトークンが（メツセージパーサ２０
の外部で）遅延レジスタ２１１で発見されたトー
クンと比較されることが可能である。遅延レジス
タ２１１のチエツクサム出力によりこれら２つの
トークンの迅速な比較が可能となる。 大部分のプロトコルは、Ｃ言語における
「switch」構文に類似したやり方でいくつかのパ
スのうちの１つに分岐する能力を必要とする。選
ばれる所望のパスはトークンの内容によつて指定
される。例えば、分岐オプシヨンを指定するトー
クンを４ビツト長にし、16個のパスのうちの任意
のものへの分岐を指定することができる。全部で
16個の分岐指定が可能な場合、分岐トークンは標
準形にあるということにする。すなわち、そのト
ークンの取り得る各値は許容されるパスに対応す
る。標準形でない分岐トークンを使用するプロト
コルも存在する。すなわち、例えば、３つだけの
可能な分岐パスが存在するが、使用されるトーク
ンは４ビツト長である場合である。このような場
合、分岐パスは、可能な状態のうちのいくつか
（例えば0001、0011、および1001）のみによつて
指定される。ハードウエア実現の観点から、４ビ
ツトの情報を効率的に利用することが課題であ
る。PLA２１５は、非標準分岐表示を標準形に
変換することによつてこの機能を実行する。上記
の例では、PLA２１５の変換は、0001→01、
0011→10、および1001→11の形をとることにな
る。このようにして、PLA２１５の出力は、プ
ログラムメモリ２１９に加えられるアドレスに対
するオフセツトとして、分岐操作を行うために使
用することができる。プログラムメモリ２１９の
オフセツトアドレスは、プログラムメモリ２１９
内の他の部分に対するポインタを含む。この部分
は、プロトコルの適当なパスに対応する。もちろ
ん、あるアプリケーシヨンでは、PLA２１５は
不要となることもある。 第３図に、第２図のメツセージパーサ２０で構
文解析することができるメツセージフオーマツト
仕様の例を示す。このフオーマツトは、LAPB
（リンクアクセス手順平衡モード）プロトコルと
して知られているものに対応する。第３図のブロ
ツク３１はメツセージの第１トークンを表す。こ
れは、トークンが８ビツト長であつて、アドレス
を含むことを示す。ブロツク３２は、１ビツト長
の分岐トークンを表す。これは、メツセージパケ
ツトをＩフレーム（情報フレーム）またはSUフ
レーム（監視フレームまたは命令フレーム）とし
て識別する。Ｉフレームのパスに続いて、次のト
ークンは３ビツト長（ブロツク33）であり、送信
者のシーケンス番号Ｎ（ｓ）を表す。このシーケ
ンス番号はメツセージパケツト全体に関するもの
であり、後続のプロセスが、例えば前のメツセー
ジパケツトが受信されなかつた時点を識別するこ
とができるようにするものである。シーケンス番
号トークンに続いて、１ビツトのポール／フアイ
ナル（Ｐ／Ｆ）トークン（ブロツク34）があり、
これは、プロトコルシーケンスで使用されるビツ
トである。これに続いて、３ビツトの受信シーケ
ンス番号トークンＮ（ｒ）（ブロツク35）がある。
第３図のブロツク36は、それぞれ８ビツトを有す
るトークンの繰り返しを示す。最後に、三角形の
ブロツク37は、メツセージのチエツクサムに対応
する16ビツトのトークンを示す。 分岐トークンからSUフレームパスを下ると、
次のトークン（ブロツク38）も１ビツトの分岐ト
ークンであつて、ＳフレームまたはＵフレームが
到着しつつあるかどうかを識別する。Ｓフレーム
パスに沿つていくと、次のトークンは監視命令符
号を生じる２ビツト（ブロツク39）を含む。次の
１ビツトのトークン（ブロツク42）はＰ／Ｆトー
クンであり、これに続いて、３ビツトトークンＮ
（ｒ）（ブロツク41）がある。ブロツク41に続いて
16ビツトのチエツクサムトークン（ブロツク43）
がある。Ｕフレームパスに沿つていくと、次のト
ークンは命令符号を生じる２ビツト（ブロツク
44）を含む。次のトークンは１ビツトのＰ／Ｆト
ークン（ブロツク45）であり、これに続いて３ビ
ツトの命令符号連続トークン（ブロツク46）があ
る。このパスは16ビツトのチエツクサムトークン
（ブロツク47）で終了する。 上記の分岐命令の他に、第２図のメツセージパ
ーサ２０は、以下の第１表に示すように、さらに
７つの命令を有する。

【表】 大部分のプロトコル構成の場合、４つの基本命
令、すなわち、rff，br，ep、およびrvf、のみで
必要なメツセージパーサ機能を実行することがで
きた。しかし、さらに複雑なプロトコルの場合、
この小さい基本命令セツトは不十分であることが
分かつたため、op符号を１ビツト増加し、基本
命令セツトを４から８に増加した。 第２図のメツセージパーサの上記の８個の基本
命令に対応して、アドレス発生器２１８は以下の
第２表に従つてこれらの命令を解釈し、プログラ
ムシーケンサ２１７は以下の第３表に従つてこれ
らの命令を解釈する。

【表】

【表】 アドレス発生器２１８およびプログラムシーケ
ンサ２１７はこれらの表の仕様に従つて非常にあ
りふれた回路で容易に実現された。設計どおり、
メツセージパーサ２０は非常に効率的である。分
岐命令は最も遅い命令であるが、それでも、この
命令は完了するのに４クロツク周期しか要しな
い。従つて、（10MHzで容易に動作させることが
できる）メツセージパーサのCMOS実現により
2.5Mビツト／ｓの入力ストリームの処理が可能
となる。これは、現在利用可能なプロトコルエン
ジンの場合よりもずつと高速である。 メツセージアセンブラ３０はメツセージパーサ
２０に非常に類似する。このメツセージアセンブ
ラ３０は、トークンのシーケンスを受信し、それ
らのトークンをメツセージパケツトに組み立てる
という意味で、基本的に、メツセージパーサ２０
の逆動作を実行する。メツセージアセンブラ３０
のアーキテクチヤは、第４図のメツセージアセン
ブラ３０のブロツク図から明らかなように、メツ
セージパーサ２０のアーキテクチヤに非常に類似
する。 第４図を概観すると、バス１３０からのデータ
はスイツチ３２２を通して入力され、その後、デ
ータはトークンRAM３１３に格納されるか、ま
たは、直列出力バス１５０に送られる。ルーテイ
ングの切り替えはマルチプレクサ３１２により制
御される。トークンRAM３１３に格納されたト
ークンは（RAMアドレス発生器３１８に加えら
れるop符号の制御下で）適当に読み出され、シ
フトレジスタ３１０、WC0カウンタおよびWC1
カウンタ（制御信号lc０およびlc１によつて制御
される場合）、および、PLA３１５に加えられ
る。クロツク信号はシフトレジスタ３１０に格納
された情報をバス１５０へシフトする。メツセー
ジアセンブラ３０の動作は、メモリ３１９に格納
されたプログラム、ならびに、PLA３１５、ダ
ウンカウンタ３２０（信号zd１）およびマルチ
プレクサ３１６（信号zd２）により提供される
制御信号とともに、プログラムシーケンサ３１７
によつて制御される。 一般的なIOS層で実行されるプロトコル動作
は、ヘツダ情報の付加、または、ヘツダ情報の解
釈およびそれに基づくその後の動作を含む。しか
し、流れるメツセージの大部分は一端から他端へ
変更されずに通過する。ある状況では、情報は、
実施されるプロトコルの層を通過する途中でバツ
フアリングされる必要がある。本発明によれば、
各層で要求されるバツフア空間を最小にするため
に、メツセージ内の大部分の情報がプロトコルの
上位層のメモリ内に（受信または送信のために）
格納される。このアプローチがとられるのは、上
位レベルのプロトコルはしばしば、メモリの豊富
なホストコンピユータで実現されるためである。
メモリインタフエースユニツト４０は、ホストコ
ンピユータのメモリに格納される情報を格納また
は検索し、どこにデータが格納されているかを追
跡するタスクを実行する。メモリインタフエース
ユニツト４０は、ポインタが格納されるメモリ、
および、ホストコンピユータのメモリにアクセス
する手段によつて実現される。メモリインタフエ
ースユニツト４０の動作は、以下に説明するよう
に、制御バスを通じて中央制御ユニツト１０によ
り制御される。メモリインタフエースユニツトの
状態は、同じく制御バスを通じて、中央制御ユニ
ツトの動作に影響を与える。「メモリインタフエ
ースユニツトの状態」とは、とりわけ、ホストコ
ンピユータ内の割当空間が、フルであるか、空で
あるか、または部分的にフルであるかの指示を意
味する。 前に述べたように、第１図の中央制御ユニツト
（CCU）はプロトコルの核機能を行う。この中央
制御ユニツトは、同期メツセージ交換機を介して
相互作用する通信シーケンシヤルプロセスの集ま
りとして、要求されたプロトコルをモデル化する
ことにより以上の機能を行う。これらのプロセス
は対応する有限状態機械の集まりで実現される。
このアプローチは単一の有限状態機械としてのプ
ロトコルのモデル化に比較して有利である。その
理由は、複雑さが減少され、そして、プロセス間
の本来の分離が利用されるからである。従つて、
本装置は互いに異なるプロトコルの実現に関して
はさらに弾力性がある。 通信プロセスの集まりとしてのCCUのモデル
化は第５図に示してある。これによれば、CCU
は受信機プロセス１１、送信機プロセス１２、ユ
ーザインタフエースプロセス１３、接続文脈デー
タベースプロセス１４、および診断報告設備プロ
セス１５よりなる。送信機および受信機プロセス
により行われる動作は大部分のものに対して本来
補足的なものである。送信機プロセスはパケツト
を構成する互いに異なるフイールドを発生する
が、受信機プロセスはメツセージパーサ２０によ
り発生されたトークンの解析を行う。送信機プロ
セス１２および受信機プロセス１１はそれぞれ３
つのサブプロセスよりなるものと見ることがで
き、適宜に、実施され得る。その１つのサブプロ
セスは接続の確立および解放に関し、もう１つの
サブプロセスは制御情報の流れに関し、そして、
最後のサブプロセスはデータの流れに関する。 特に、受信機プロセス１１は確立／解放プロセ
ス１１１、メツセージ流れ制御プロセス１１２、
およびデータ転送プロセス１１３よりなる。確
立／解放プロセス１１１はメツセージパーサ２０
から情報を受け取つてこの情報をユーザインタフ
エースプロセス１３と送信機プロセス１２の送信
機確立／解放プロセス１２１へ送る。メツセージ
流れ制御プロセス１１２はメツセージパーサ２０
およびユーザインタフエースプロセス１３から情
報を受け取つてこの情報を送信機プロセス１２の
送信機管理プロセス１２２に送る。データ転送プ
ロセス１１３はメツセージパーサ２０から情報を
受け取つてこの情報を送信機プロセス１２の送信
機データ転送プロセス１２３に送る。送信機確
立／解放プロセス１２１と送信機データ転送プロ
セス１２３はユーザから情報を受け取る。送信機
プロセス１２のタイマプロセス１２４は送信機確
立／解放プロセス１２１、送信機管理プロセス１
２２、および送信機データ転送プロセス１２３に
情報を送り、トークン発生プロセス１２５は接続
文脈データベースプロセス１４、送信機確立／解
放プロセス１２１、送信機管理プロセス１２２お
よび送信機データ転送プロセス１２３から情報を
受け取つてこの情報をメツセージアセンブラ３０
に送る。診断報告容易プロセス１５はメツセージ
パーサ２０から情報を受け取つてこれを使用者プ
ロセスに送ることができる。接続文脈データベー
スプロセス１４もメツセージパーサから情報を受
け取るが、この情報はシーケンス番号および状態
可変発生器プロセス１４１よりなり、この状態可
変発生器プロセス１４１は情報を受信機リンク文
脈データベース１４２に送る。受信機リンク文脈
データベース１４２もメツセージパーサ２０から
情報を受け取つて肯定発生器プロセス１４３に送
る。肯定発生器プロセス１４３は情報を送信機リ
ンク文脈データベース１４４に送る。受信機リン
ク文脈データベース１４２と送信機リンク文脈デ
ータベース１４４は多重化の環境においてプロト
コルエンジンの使用とともに利用される。この多
重化環境では、１つの物理リンクは多くの論理リ
ンクの多重化通信を支援する。非多重化リンクの
場合、これらのデータベースは１つの入口のみを
有し、そして、それらのプロセス自体に局部的に
記憶することができる。多重化環境では、情報
は、CCUによりアクセスされる別個のメモリに
記憶される。 第５図のモデルはプロトコルの核機能の特定分
割に基づいている。この特定分割では、各核機能
は独特の有限状態機械にマツピングされている。
１つの特定分割は２つの要件、すなわち、サブセ
ツト間の最大の独立性およびサブセツト間の最小
の通信により進められた。もちろん、他の分割も
当業者に想到されよう。 プロトコルを核機能に分割し、そして、各機能
を有限状態機械に割り当てたが、この機能のいく
つかをより少ない数の有限状態機械に組み合わせ
ることができる。第６図は非常に効率的な仕方で
種々の有限状態機械を実現する本発明のCCUの
ブロツク図である。基本的には、これは、有限状
態機械を形成するためにデータバス１５８を介し
てメモリ１５７とともに動作するいくつかのシー
ケンサ１５３〜１５６よりなる。この種々のシー
ケンサに関連するメモリは単一の状態テーブルメ
モリ１５７へ合体されている。この状態テーブル
メモリ１５７は種々の大きさの有限状態機械を収
容することができるという利点を有している。す
なわち、あるプロトコルでは、１つの有限状態機
械は大きな状態テーブルメモリを必要とし、一方
もう１つの有限状態機械はより小さな状態テーブ
ルメモリを必要とするが他のプロトコルの場合
は、状態は逆であつてもよい。単一のメモリの使
用により種々のメモリ間の境界決定の変更が容易
となる。このメモリもまたデータベース（第５図
の１４２と１４４）を記憶するために使用され
る。 特に、第６図のCCUはメツセージパーサ２０
から信号を受け取つて、その受け取つたトークン
をバツフアメモリ１５１に記憶する。バツフアメ
モリ１５１は次の理由で使用される。まず、メツ
セージパーサ２０はCCUよりもさらに迅速であ
り、１つ以上のCCUに対して単一のメツセージ
パーサ２０が情報を提供することができるという
ことは有意義である。第２に、そして、上記のこ
とにいくぶん関連するが、着信データ速度は非常
に大きく、CCUはバツフアメモリ１５１が提供
する「平均」作用から恩恵を受ける。第３に、あ
る用途では、物理リンクはいくつかの論理リンク
の間で多重化されている。バツフアメモリ１５１
はCCU内での規則正しい処理を容易にする（１
つの有限状態機械が１つの論理リンクの機能を処
理しているとき、別の有限状態機械は別の論理リ
ンクの機能を処理することができる）。 バツフアメモリ１５１の出力はデイスパツチヤ
１５２に加えられる。このデイスパツチヤ１５２
の機能は該当するシーケンサにトークンを送つて
処理させることである。このデイスパツチヤ１５
２はシーケンサのすべてが接続されるデータバス
１５９にトークンを送る。シーケンサ１５３，１
５４，１５５および１５６はバス１５８と１５９
に並列接続されている。バス１５９は制御バスで
あつて、この制御バスを介して有限状態機械とメ
モリインタフエースユニツト４０との通信が行わ
れる。状態テーブルメモリ１５７は読み出し専用
メモリまたは従来の読み出し−書き込みメモリで
あり、入力ポート１６０を有し、この入力ポート
１６０を介してCCUが別々のプロトコルを実現
することができるものであればよい。データバス
１５８もまたCCUの出力ポートを有している。 上述のように、デイスパツチヤ１５２はバツフ
アメモリ１５１から適切なメツセージを受け取つ
て、該当するシーケンサに送り処理させる。第７
図に示したように、デイスパツチヤ１５２はデイ
スパツチ論理ユニツト１６１、シーケンサインタ
フエースユニツト１６２およびバツフアメモリユ
ニツト１５１と通信をするバツフアメモリインタ
フエースユニツト１６３を有している。シーケン
サインタフエースユニツト１６２は（データバス
１５８と並列の信号線を介して）CCUの別々の
シーケンサの状態に関する情報を受け取る。この
情報およびメツセージトークンに基づいて、デイ
スパツチ論理ユニツト１６１はバツフアメモリイ
ンタフエースユニツト１６３を介して該当する制
御信号を発生し、それにより、処理される次のワ
ードをバツフアメモリ１５１からバス１５８に送
る。 バツフアメモリ１５７とともに動作する有限状
態機械のシーケンサ１５３〜１５６はCCUより
なる有限状態機械を構成している。第８図はこの
ようなシーケンサの一実施例を示す。第８図で、
入力トークンはバス１５８を介してトークン取扱
部１６５に加えられる。このトークン取扱部１６
５は処理を受けるトークンを識別してこれらのト
ークンを状態遷移論理ユニツト（STLU）１６６
に送る。STLU１６６はバス１５９を介して制御
信号を受け取り、そして、出力発生ユニツト１６
７を介して該当する制御バス１５９とデータバス
１５８の両方に出力信号を発生する。STLU１６
６の制御下にテーブルメモリインタフエースユニ
ツト１６８は該当する信号を提供してバツフアメ
モリ１５７から遷移テーブル記録を得る。入力事
象を示す信号も、第５図に示したようにユーザプ
ロセスからSTLU１６６に提供される。他のシー
ケンサとの通信は上述のように制御バス１５９を
介して行われる。 （発明の効果） 本発明のプロトコルエンジンによれば、異なる
プロトコルを使用するネツトワーク間の通信が従
来技術に比較してさらに効率的となる。

【図面の簡単な説明】

第１図は本発明のプログラム可能なプロトコル
エンジンの一般的なブロツク図、第２図は第１図
のメツセージパーサの詳細なブロツク図、第３図
はフローチヤートの形をしたメツセージパーサの
メツセージフオーマツト、第４図は第１図のアセ
ンブラの詳細なブロツク図、第５図は第１図の中
央制御ユニツト内のプロセスとこれらのプロセス
の分割の図、第６図は中央処理ユニツト用の本発
明の多重通信有限状態機械の実施例のブロツク
図、第７図は第６図の実施例に使用されたデイス
パツチヤの詳細図、第８図は第６図の実施例に使
用されるシーケンサの詳細図である。

Claims (1)

1. 【特許請求の範囲】 １ 第１インタフエースからの着信メツセージ信
   号に応答するプログラム可能メツセージパーサ
   と、 着信メツセージ構成要素から第１インタフエー
   スに対する出力メツセージ信号をアセンブルする
   プログラム可能メツセージアセンブラと、 メツセージパーサ、メツセージアセンブラおよ
   び第２インタフエースに結合され、所定プロトコ
   ルに従つて第１インタフエースと第２インタフエ
   ースの間の通信を実行する中央制御ユニツトと からなることを特徴とするプロトコルエンジン。 ２ メツセージパーサが、 メツセージ信号に応答してメツセージ構成要素
   を発生するパーサ処理ユニツトと、 パーサ処理ユニツトと相互作用して、パーサ処
   理ユニツトの動作を制御するための一連の命令を
   記憶するパーサ制御メモリと からなることを特徴とする請求項１のプロトコル
   エンジン。 ３ パーサ処理ユニツトが、情報をパーサ制御メ
   モリに入力する命令ポートをさらに有することを
   特徴とする請求項２のプロトコルエンジン。 ４ 一連の命令が、３つ以上のパスに分岐するの
   に適した分岐命令からなることを特徴とする請求
   項２のプロトコルエンジン。 ５ メツセージアセンブラが、 メツセージ構成要素に応答してメツセージ信号
   を発生するアセンブラ処理ユニツトと、 アセンブラ処理ユニツトと相互作用して、アセ
   ンブラ処理ユニツトの動作を制御するための一連
   の命令を記憶するアセンブラ制御メモリと からなることを特徴とする請求項１のプロトコル
   エンジン。 ６ アセンブラ処理ユニツトが、情報をアセンブ
   ラ制御メモリに入力する命令ポートをさらに有す
   ることを特徴とする請求項５のプロトコルエンジ
   ン。 ７ 前記一連の命令が、３つ以上のパスに分岐す
   るのに適した分岐命令からなることを特徴とする
   請求項５のプロトコルエンジン。 ８ 前記一連の命令が、７個の基本命令のセツト
   から誘導された命令からなることを特徴とする請
   求項５のプロトコルエンジン。 ９ 中央制御ユニツトが、メツセージパーサのメ
   ツセージ構成要素および第２インタフエースから
   の信号に応答して、メツセージアセンブラに対す
   るメツセージ構成要素および第２インタフエース
   への出力信号発生する、相互作用する複数の有限
   状態機械からなることを特徴とする請求項１のプ
   ロトコルエンジン。 １０ 第２インタフエースとの間での信号の一部
   をバツフアリングするメモリをさらに有すること
   を特徴とする請求項９のプロトコルエンジン。 １１ 前記複数の有限状態機械の状態を記憶し、
   前記複数の有限状態機械を以前に記憶された状態
   のセツトに復元する手段をさらに有することを特
   徴とする請求項９のプロトコルエンジン。 １２ 分岐命令を含む制限された命令のセツトに
   属する命令であつて前記所定プロトコルを実行す
   る命令をプロトコルエンジンにロードする手段を
   さらに有することを特徴とする請求項１のプロト
   コルエンジン。 １３ メツセージパーサ、メツセージアセンブラ
   および中央制御ユニツトを含む、プログラム可能
   プロトコルエンジンを備えたデータ通信システム
   において、 所定プロトコルを、メツセージパーサに対する
   命令のセツト、メツセージアセンブラに対する命
   令のセツト、および、中央制御ユニツトに対する
   命令のセツトに変換するステツプと、 これらの命令のセツトのそれぞれを、メツセー
   ジパーサ、メツセージアセンブラ、および、中央
   制御ユニツトのうちの対応するものにロードする
   ステツプと からなることを特徴とするプロトコルの実行方
   法。 １４ メツセージパーサおよびメツセージアセン
   ブラに対する命令が、３つ以上の部分に分岐する
   命令からなることを特徴とする請求項１３の方
   法。 １５ 中央制御ユニツトに対する命令が複数の部
   分に分割され、各部分が所定有限状態機械を実現
   するように設計されることを特徴とする請求項１
   ３の方法。 １６ 第１信号ポートと第２信号ポートの間で、
   文脈自由プロセスおよび文脈依存プロセスの実行
   を要求する通信プロトコルを実行する装置におい
   て、 第１信号ポートに着信する信号に応答して、文
   脈自由プロセスを実行するプログラム可能な第１
   プロセツサと、 第１ブロセツサおよび第２信号ポートに着信す
   る信号に応答して、第２信号ポートの出力信号、
   および、第２信号ポートに着信する信号から導出
   される逆信号、を発生するために文脈依存プロセ
   スを実行するプログラム可能な第２プロセツサ
   と、前記逆信号に応答して、第１信号ポートの出
   力信号を発生するために文脈自由プロセスを実行
   するプログラム可能な第３プロセツサと からなることを特徴とするプロトコル実行装置。 １７ 第２プロセツサが、 第１プロセツサおよび第２信号ポートからの信
   号を受信するポートと、 第１信号ポートに現れる信号に応答するメモリ
   と、 データバスおよび制御バスと接続された複数の
   有限状態機械と、 前記メモリに応答して、前記データバスを介し
   て、前記複数の有限状態機械のうちの指定された
   有限状態機械へ信号を送信するデイスパツチヤと
   からなり、 前記データバスが、第３プロセツサおよび第２
   信号ポートへ信号を送る第２プロセツサの出力ポ
   ートを形成する ことを特徴とする請求項１６の装置。 １８ 前記複数の有限状態機械が、データバスお
   よび制御バスに接続された複数のシーケンサなら
   びにこのシーケンサのそれぞれによつてアクセス
   されるデータバスの接続されたメモリからなるこ
   とを特徴とする請求項１７の装置。 １９ メツセージパーサ、メツセージアセンブラ
   および中央制御ユニツトを含むプログラム可能プ
   ロトコルエンジンを備えたデータ通信システムに
   おいて、文脈自由部分と文脈依存部分に分割可能
   な所定プロトコルを実現する方法であつて、 メツセージアセンブラおよびメツセージパーサ
   において前記文脈自由部分を実行するステツプ
   と、 中央制御ユニツトにおいて前記文脈依存部分を
   実行するステツプと からなることを特徴とするプロトコル実現方法。