JPS63131698A - 多段相互接続ネットワークの制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ、産業上の利用分野 Ｂ、従来技術 Ｃ０発明が解決しようとする問題点 り１問題点を解決するための手段 Ｅ、実施例 Ｆ０発明の効果 Ａ、産業上の利用分野 この発明は、多段相互接続ネットワーク（ＭＩＮ）上で
音声とデータを交換する（ｓｗｉｔｃｈｉｎｇ）ための
方法に関するものである。より詳しくは、この発明は、
複数のビットが、ＭＩＮの交換要素の各記憶位置に格納
されているような方法である。

各交換要素中の各記憶位置は、フレームの特定のタイム
スロットをあられし、各位置に格納されているビットは
入力または出力の状態と、個々の時間スロットの間の交
換要素の構成をあられす。

Ｂ、従来技術 単一のスイッチ上でデータ及び音声サービスを統合する
ことの利点は、スイッチ設計の視野を拡げたことにある
。伝統的には、パケット交換がデータ通信のための理想
的な機構であると考えられている。これは、データ・ト
ラフィックが典型的には統計的マルチプレクシングとパ
ケット交換になじみやすいからである。音声の場合、時
間とシーケンスの点で連続性が要求される。゛それゆえ
、音声にはわずかな保証された交換遅延が必要であり、
それは通常交換機構によって与えられる。パケット交換
の結果としての可変的な遅延は、音声トラフィックのた
めの一定でわずかな遅延条件を達成するためには問題で
ある。

この遅延の問題を解決するために、音声及びデータ交換
の両方を支援するべく多段交換ネットワークが開発され
た。音声とデータ交換の統合は。

本来的な自己巡回技術により、交換ネットワークがネッ
トワークを介する接続経路を迅速かつ同時的に変化させ
ることができるようになったので可能となった。

今までに開発された顕著な２つの多段交換ネットワーク
として、Ａ　Ｔ　＆　Ｔ　Ｂｅ１ｌ　Ｌａｂｏｒａｔｏ
ｒｉｅｓの高速パケット交換と、Ｇｅｎｅｒａｌ　Ｔｅ
１ｅｐｈｏｎｅ　ａｎｄＥｌｅｃｔｒｏｎｉｃｓ　（Ｇ
　Ｔ　Ｅ　）のバースト交換がある。

高速パケット交換は、多段交換ネットワーク中の中間段
においてカット・スルー（ｃｕｔ−ｔｈｒｏｕｇｈ）技
術とバッファ・パケットとを使用する。カット・スルー
技術は、Ｔ　、　ＫｅｒｍａｎｉとＬ　、　Ｋ　Ｌｅｉ
ｎｒｏｃｋ著の“Ｕｉｒｔｕｒａｌ　Ｃｕｔ−Ｔｈｒｏ
ｕｇｈ　：　Ａ　Ｎｅｗ　ｃｏｍｐｕｔｅｒＣｏｍｍｕ
ｎｉｃａｔｉｏｎ　ＳｗｉｔｃｈｉｎｇＴｅｃｈｎｉｑ
ｕｅ”と題する論文に記述されている。この論文は、Ｃ
ｏｍｐｕｔｅｒＮｅｔｗｏｒｋｓ、　Ｖｏｌ、３．　ｐ
ｐ、　２６７−２８７．１９７９年９月に掲載されてい
る。カット・スルー技術及びパケットの緩衝技法により
、音声とデータをネットワークを介して迅速に伝達する
ことが可能ならしめられる。しかし、競合により、交換
の処理能力が、ポート帯域利用量の約４０％で飽和して
しまう。さらに、パケットの遅延と微分遅延を音声交換
の許容範囲にとどめるために、より狭い帯域の利用が必
要である。一方、バースト交換は、利用可能なリンクに
対する過剰コミットメントを特徴とする回路交換に基づ
くシステムである。この交換システムは、パケットまた
は音声バーストをもつチャネルがこれらのリンクを求め
て競合することを可能とするように、沈黙検出技術を使
用する。しかし、音声バーストの数が増加するにつれて
、バーストが失われる確率が高まる。このように、バー
スト交換の場合、リンク競合によりパケットが失われる
ということに関心が注がれる。

多段相互接続ネットワーク上で音声とデータを交換する
方法は、１９８６年４月２８日に出願された米国特許出
願第８５６３２１号にも記述されている。この方法によ
れば、各パケットが、そのパケットにネットワークを巡
回させるための複数のアドレス・ビットを含む、各パケ
ットはまた優先順位パケットを含み、最高の優先レベル
をもつ各パケットは、ネットワークを通過するときにブ
ロックされないことを保証される。しかし、この方法に
関与する問題は、数ミリ秒の遅延を生じることである。

この遅延により、トークン・リング・ローカル・エリア
・ネットワークなどの短い遅延を要する適用技術にこの
使用することができなくなっている。

高速パケット交換は米国特許第４４９１９４５号に記述
されている。ＧＴＥのバースト交換は、Ｓ　、　Ｒ、Ａ
ｍ５ｔｕｔｚ、”Ｂｕｒｓｔ　Ｓｗｉｔｃｈｉｎｇ−Ａ
　Ｍｅｔｈｏｄｆｏｒ　Ｄｉｓｔｒｉｂｕｔｅｄ　ａｎ
ｄ　Ｉｎｔｅｇｒａｔｅｄ　Ｖｏｉｃｅ　ａｎｄＤａｔ
ａ　Ｓｗｉｔｃｈｉｎｇ、　”　Ｉ　Ｅ　Ｅ　Ｅ　Ｃｏ
ｍｍｕｎｉｃａｔｉｏｎＭａｇａｚｉｎｅ、　ｐｐ、　
３６〜４２　、１９８３年１１月に記述されている。

米国特許第４５３９６７６号及び米国特許第４４１３３
３７号は、ともに、統合音声／データ交換システムを記
述する。しかし、このどちらの特許も音声とデータを分
離する。すなわち、この両特許においては、音声トラフ
ィックが、データ・トラフィックとは異なる交換機構を
介して交換される。

ワシントン、シアトルで１９８０年６月に開催された１
　９８０　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｃｏｎｆｅｒ
ｅｎｃｅ　ｏｆＣｏｍｍｕｎｉｃａｔｉｏｎｓで提出さ
れた”Ａｎ　Ａｒｃｈｉｔｅｃｔｕｒｅｆｏｒ　Ｉｎｔ
ｅｇｒａｔｖｄ　Ｖｏｉｃｅ／Ｄａｔａ　５ｗ１ｔｃｈ
”と題するＲ　ｏｓｓらによる論文は、入来トラフィッ
クを回路及びパケット・トラフィックに分離する方法を
記述する。これによれば、回路トラフィックは次にパケ
ット・トラフィックとは分離して記憶される。

回路トラフィックは次に回路トラフィック専用のバスを
介して送られ、その間、データは、データ・トラフィッ
ク専用のバスを介して送られる。この双対的なバス転送
は本質的に、システムの帯域を、データ及び回路バスの
帯域に限定してしま２．。

Ｃ０発明が解決しようとする問題点 本発明の目的は１分散制御を有し、きわめて重要なこと
には遅延が非常に小さい、高帯域統合音声／データ交換
技術を提供することにある。

本発明の別の目的は、統合音声／データＰＢＸ（第５世
代）における第２レベル・スイッチとして、且つ統合首
都圏エリア・ネットワークにおけるスイッチとして、ロ
ーカル・エリア・ネットワークに接続して使用すること
のできる統合音声／データ交換システムを提供すること
にある。

Ｄ０問題点を解決するための手段 本発明は、同期的及び非同期データの交換のための多段
相互接続ネットワークを制御する方法を与える。このネ
ットワークは、複数の導通性リンクを相互接続するため
に使用される複数の交換要素をもつ、これらの導通性リ
ンクは、交換要素の選択された入力から、フレームのシ
ーケンス中の各シーケンスの間に交換要素の選択された
出力へ同期及び非同期データを送るために使用される。

本発明の方法の第１のステップは、複数のビットをネッ
トワークの複数の交換要素の記憶位置に格納するステッ
プを有する。第２のステップは、各々の個別の交換要素
中に格納された対応するビットのセットによってあられ
された構成に対応するように、各タイムスロットの間に
各交換要素の構成をセットすることである。各交換要素
が呈する構成は次に、その交換要素の入力における選択
されたリンクを、その交換要素の出力における選択され
たリンクに相互接続するために使用される。

各リンクは、１つの交換要素から別の交換要素にデータ
を送るために使用される。

本発明は、フレームのシーケンスにおける各フレームの
各タイムスロットの間に交換要素の構成をセットするた
めに必要な情報を各交換要素に格納することによって遅
延を小さくするものである。

こうして、遅延が小さいことにより、本発明は、遅延が
小さいことを要求する適用技術に使用することのできる
交換方法を提供する。そのような適用技術の１つに、大
きいリングを構成するために複数のトークン・リング・
ローカル・エリア・ネットワークを接続することがある
。別の適用技術としては、複数のスイッチをカスケード
することによって構成される大規模音声／データ・ネッ
トワークがある。

Ｅ、実施例 第１図は、本発明を具体化する多段相互接続交換ネット
ワーク１０のブロック図である。この交換ネットワーク
は、クリア・チャネル回路交換とパケット・データ交換
からなる遠隔通信ネットワークの構成に使用するように
意図されている。通信装置は、統計的時分割多重化フォ
ーマットでパケット・ストリームを発生するインターフ
ェース・モジュール（Ｉ／Ｆモジュール）１２を介して
交換ネットワークとインターフェースする。Ｉ／Ｆモジ
ュールは、異なるユーザー・インターフェースを使用す
る回路駆動機構１３とパケット駆動装置１４をサポート
する０回路駆動インターフェースの例はＤ４フォーマッ
トをもつ包括的Ｔｌ／ＤＳ１であり、パケット駆動イン
ターフェースの例は、Ｘ、２５プロトコルをサポートす
るＸ、２１またはＲ３２３２Ｃ物理リンクである。Ｉ　
Ｓ　Ｄ　Ｎインターフェースは必ずしも実施されないけ
れども、Ｉ／Ｆモジュールは、ｌ５ＤＮ付属装置のユー
ザーにサービスするように拡張すべく、開放式であり得
る。

多段相互接続ネットワークは複数の交換要素５を有し、
それらは、ネットワークのリンク６を相互接続するため
に使用される。第１図の最左端にあって入力アダプタ２
のすぐ右に接続されているリンクはネットワークの入力
と呼ばれ、第１図の最右端にあって出力アダプタ４の左
に接続されているリンクはネットワークの出力と呼ばれ
る。図示されているネットワークは、各段（ステージ）
に交換要素のための列をもつ３段ネットワークである。

任意の１つの入力から、ネットワークの各段における交
換要素を介し、それらの交換要素によって相互接続され
るリンクを介して任意の１つの出力に至る接続がパスと
呼ばれる。こうして。

例えば、第１図左上の入力アダプタと第１図右上の出力
アダプタの間にセット・アップされ得る電気的接続がパ
スである。このパスは、第１図上部の４つのリンクと、
第１図上部の３つの交換要素によってセット・アップさ
れる。

第２図には、第１図に示されている交換要素５のより詳
細な構成を示す図が示されている。この交換要素は、ネ
ットワークの一対のリンクに接続された２個の入力６１
と、ネットワークの別の一対のリンクに接続された２個
の出力６２とを有している。この適用技術においては、
″入力”という用語は、″入力ポート”という用語と同
義的に使用するものとする。交換要素はまた、状態メモ
リまたはシフトレジスタ２５を有する。この状態メモリ
またはシフトレジスタは、この例では５１２個の記憶位
置２−１〜２−５１２をもつ。

各記憶位置はその中に少くとも５ビツトを記憶する容量
をもつ、各記憶位置の左側の第１及び第２のビットが′
″交交換保留状態ビット上呼ばれる（第２図中の参照番
号２６で示される箇所を参照）。これら第１及び第２の
ビットはそれぞれ、上方及び下方の入力が交換保留状態
にあるかどうかを示すために使用される。それのビット
Ｉｔ　Ｉ　ＩＩは、対応する入力が″交換保留状態″に
あることをあられす。尚、この″状態″という用語につ
いては後述する０例えば参照番号２７で示されている各
記憶位置の右の３ビツトは、その記憶位置に対応するタ
イムスロットの間に交換要素がとるべき構成をあられす
ために使用される構成ビットである。

シフトレジスタ２５のメモリは、この例では、フレーム
の５１２個のタイムスロットに対応する５１２個の記憶
位置を有している。こうして、例えば、記憶位置２−２
に記憶されている５ビツトが。

フレームのタイムスロット２の間に、対応する交換要素
入力が交換保留状態になく（最初の２ビツトが００）、
構成が０１０であられされることを示すために使用され
る。第２図の破線２１ａ、２１ｃ及び２１’ｄは、その
交換要素の入力から出力への４つの可能な電気的接続を
あられす。

第３図は、交換要素がとり得るさまざまな構成を例示す
るために使用される。第３図の左側は２×２交換要素が
とり得る８個の可能な構成をあられす。それに対応する
右側の３ビツト・コード（構成ビット）は、その左側の
交換要素の対応する構成をあられすために使用される。

こうして、例えば、０１０が、その左側の構成３ｏ−４
に対応する。この実施例では、フレームの任意のタイム
スロットにおいて、交換要素が、第３図に示す８個の構
成３０−１〜３０−８のうちの任意の構成をとり得る。

例えば、３０−４で示されビット０１０によ、りあられ
される構成により、６１−１に接続されたリンクが出力
６２−１に電気的に接続され、一方６１−２における入
力のリンクはどの出力にも接続されない。

このネットワークは、フレーム毎に一定の数のビットか
らなるフレーム中で動作する。例えば。

ここではフレーム毎に５１２ビツトが考慮されている。

フレーム中の各ビットは、接続をセット・アップするこ
とを企て、または確立された接続のためにデータを移送
するために使用されることになる。チャネルは先ず、ス
ロットと呼ばれるフレーム中の特定のビットのために、
ネットワークを通じるパスを請求することによって接続
をセット・アップする。チャネルは次にそのパスとスロ
ットとを、接続を破棄するまで後の各フレーム中で使用
する。上述の例では、チャネルは６４　Ｋｂｐｓで伝送
し、１つのスロットを使用し、フレーム毎に５１２のス
ロットが存在する。それゆえ、このネットワークは３２
Ｍｂｐｓでデータを伝送しなくてはならない。

そこで次に、ネットワーク内の（２Ｘ２）交換要素でど
のようにして接続が確立されるかについて説明する。こ
れと同一のプロトコルは、ネットワークの任意のステー
ジにおけるすべての交換要素で採用される。あるスロッ
トにおける交換要素入力に接続が存在しない場合、その
スロットにおける交換要素入力ポートにはビット０が受
取られる。交換要素入力に対する接続要求は、非接続状
態になくてはならない交換要素入力において、あるスロ
ットの間に入来ビット１によって報知される。この１ビ
ツトは、スタート・ビットと呼ばれる。交換要素入力は
、交換要素のその入力が交換要素のどの出力にも接続さ
れていないとき非接続状態にある。スタート・ビットが
受信された後は、次のフレームの同一のスロットにおい
て、交換要素要求セット・ビット（すなわち、この交換
要素の上方または下方の出力に対する接続の要求）が受
信される。交換要素が、この交換要求セット・ビットが
受信されるべきことを知るためには、その入力のための
別の状態が必要である。そこでこの状態を、対応する交
換保留状態ビットのピッドパ１′″によってあられされ
る、交換要素入力ポートにおけるパ交換セツティング保
留″状態と呼ぼう。交換要素セツティング要求ビットが
受信されたとき、交換要素は、要求された出力が使用中
であるかどうかを判断し、入力のＡＣＫ／ＮＡＫ線に肯
定または否定の承認を即時に送り返す。このとき、“Ｏ
＋ｌがＮＡＫ、１”がＡＣＫをあられす。もしゲート遅
延により、ＡＣＫ／ＮＡＫがその同一のスロットにおけ
る入力に送り返されるのを阻止されるなら、ＡＣＫ／Ｎ
ＡＫは、衝突を検出する際の余分なフレーム遅延を除い
てはプロトコルを変更することなく次のフレームの同一
のスロットにおいて送り返すことができる。もし要求さ
れた出力が空いているなら、接続が確立され、入力の状
態が“接続確立”状態にセットされる。

それと同時に、ビット１がその出力に配置され、後のス
テージに対する接続要求を表示する。そのスイッチのあ
る入力に接続が確立されている交換要素出力において受
信されるＡＣＫ／ＮＡＫは、次のフレーム中のそのスロ
ットにおけるその入力でＡＣＫ／ＮＡＫ線上に送り返さ
れる。入力が非接続状態である場合、ＡＣＫ／ＮＡＫ線
は常にゼロであり、これは否定承認を表示する。″交換
セツティング保留′″状態においては、入力におけるＡ
ＣＫ／ＮＡＫ線が１にセットされる。尚、交換要素の入
力がとり得る３つの状態をエンコードするためには、入
力毎に余分なビットが必要であることに注意されたい。

前述の３ビツト・エンコーディング・リストにこれを追
加すると、スロット毎に５ビツト・エンコーディングと
なる（第２図参照）。

次に、ネットワーク全体に亘ってどのようにしてパスが
確立されるかを説明する。そこで、アダプタがある特定
の出力ボートに対するあるチャネルのパスを確立する必
要があると仮定する。アダプタは、フレーム中のどのス
ロットが不使用であるかを知っている。アダプタは空き
スロワ１−を選択し、高論理レベル、すなわち接続要求
を、それが接続される交換要素入力にセットする。次の
フレームの同一のスロットにおいて、アダプタは構成ビ
ットの第１のビットを送り、それは、ネットワークの第
１のステージ中の要求された交換要素セツティングをあ
られす。スロットの終わりで、アダプタは、ネットワー
クのステージ１でパスが確立されたかどうかを示すＡＣ
ＫまたはＮＡＫを入手する。もしＮＡＫが受信されたな
ら、アダプタはフレーム中で別の空きスロットを捜し、
上述のパス・セット・アップ手続を反復する。もし接続
が、ＡＣＫによって表示されて、ネットワークのステー
ジ１で確立されるなら、アダプタは次のフレームの同一
のスロットで行先アドレスの次のビットを送る。交換要
素のための接続セット・アップにおいて前述したように
、要求された接続をその出力に成功裡にセット・アップ
したステージ１中の交換要素は、ステージ２の交換セツ
ティング要求を中継することになる。ステージ２は、要
求されたステージ２の接続が成功裡にセット・アップさ
れたか否かに応じて、ステージ１の交換要素にＡＣＫま
たはＮＡＫを送り返す。一方、ステージ１は、後のフレ
ームの同一のスロットで、このＡＣＫまたはＮＡＫをア
ダプタに中継する。アダプタは、各ステージ毎に１ビツ
ト、且つフレーム毎に１ビツト、構成ビットの順次的な
ビットを送出する。こうして、最悪の場合、アダプタが
セット・アップを要求するのとＮ　Ａ　Ｋの間の時間は
２ｎであり、ここでｎはステージの数である。この最悪
の場合は、ネットワークの最後のステージに競合が存在
するときに発生する。

上述のように−たんパスが確立されると、アダプタは、
その接続を使用するチャネルからデータ・ビットを送る
ために後のフレーム中の同一のスロットを使用すること
になる。各交換要素は、確立された回路のためにパスを
留保するので、確立されたパスは決してブロックされる
ことがなく、データ・ビットは失われない。さらに、各
ビットのための交換セツティングがセット・アップされ
ているので、ネットワークの各ステージにおける１ビツ
トの移送遅延が実現される。パスには、フレーム中で任
意のビットを割当てることができるので、チャネルは、
１フレームの最大交換遅延プラス各ステージ毎の１フレ
ーム・ビットを感知し得る。また、ステージの数は、典
型的にはフレーム中のビットの数に較べると小さいので
（フレーム毎の５１２ビツトを、ステージの１０という
最大段数と比較されたい）、チャネルによって感知され
る最大遅延はフレーム長に近く、その平均はフレーム長
の約半分である。フレーム長は、（フレーム毎に１チヤ
ネル・ビットが伝送されるがゆえに）高々１チヤネル・
ビット時間でなくてはならないので、チャネルは、約１
チヤネル・ビット時間という最大遅延と、１／２チヤネ
ル・ビット時間という平均遅延を感知する。

確立されたパスは次のようにして破棄される。

すなおち、入力アダプタが出力アダプタにある特定のビ
ット・パターンを送る。出力アダプタは次に、接続され
ている交換要素の出力ボードでの対応するスロットにお
いてＮＡＫをセットする。このＮＡＫは、フレーム毎に
１ステージずつ後方に横断して、接続全体が破棄される
まで、一度に１ステージずつパスまたは接続を破棄して
ゆく。尚、このことは交換要素で特殊な処理を要さない
ことに注意されたい、そのことは、ネットワーク中の後
のステージが要求されたパスをセット・アップできない
ときに接続またはパスのセット・アップの間に行なわれ
る動作と同一である。そのパスに沿う各交換要素は、出
力でＮＡＫを受は取るときに、入力を非接続状態にセッ
トする。

次に、第１図の多段相互接続ネットワークの動作につい
て説明する。これらのネットワークは、ネットワークを
通って接続を巡らせるために、ネットワークの各ステー
ジにおいて所望の出力アドレスの１ビツトを使用するこ
とができるという点で自己巡回的である。ＭＩＮの各入
力及び出力ボートにはアダプタが接続されている。基本
的なスキームにおいては、ネットワークを通って交換さ
れるべき複数の固定速度チャネルが各アダプタに接続さ
れる。尚、別の適用技術のための別のスキームも後述す
る。この基本的なスキームは、ブロッキングが問題でな
いような比較的低いトラフィック状況で望ましい。説明
の便宜上、（端数を丸めて）６４Ｋｂｐｓチヤネルを使
用し、ネットワークが（２Ｘ　２）交換要素から構成さ
れるものと仮定する。これらのチャネルは１個別にアダ
プタに与えられてもよく、あるいは上位チャネルとして
集合させてもよい、上述の基本的なスキームは。

どのようにしてネットワークが操作され、交換要素を通
る接続が確立され、データが確立された接続を通って伝
送されるのかということと、どにようにして接続が破棄
されるのかということをあらねす。尚、高トラフイツク
状況におけるブロッキングを減少するためには、多少の
修正と制約が基本的スキームに加えられる。

基本的スキームは、フレームのスロットに対応するチャ
ネルのための接続をアダプタが確立する様子を記述する
。この接続またはパスの確立は、すべてのパスに対して
並列に実行され、ＭＩＮの自己巡回的性質を利用し、そ
れゆえきわめて効率的である。これにより、回路を、パ
ケットまたは回路交換モードのどちらかで使用すること
が可能となる。パケット交換の場合、スロットを留保す
る接続がセット・アップされ、単一パケットの期間に破
棄される。回路交換の場合１回路の期間接続が保持され
る。バースト交換（無音検出を伴う音声など）の場合、
各バースト毎に接続を破棄し再確立することができる。

尚、ネットワーク中の確率的な遅延によりリアルタイム
・パケットが失ねれることがあるような高速パケット交
換とは逆に、多段ビット交換においては、−たん接続が
確立されると、スロットは接続が破棄されるまで留保さ
れ、ネットワーク中の競合によりビットが失われてしま
うことはない。このように、内部的には、回路は回路交
換様式で動作されるが、接続の並列セット・アップによ
り、チャネルに対しては、接続パケット交換としてあら
れれることが可能となる。尚、ここでは固定サイズ・チ
ャネル（この例ではチャネル毎に６４　ＫｂρＳ）が仮
定されているけれども、より大型のチャネルを得るため
にフレーム中の複数スロットを要求することもできる。

上述のように、この基本的スキームは、ネットワークを
、単一ビットが１スロツト中で送られる、ビット交換で
あるとして記述した。これは明らかに最小サイズのスロ
ットであるけれども、スロットは適用技術に応じて、バ
イト、ワードまたはそれ以上に増加することができる。

従って１例えば、もしスロットが１バイト幅であるなら
、交換要素における多重化は一度に１バイトであり、接
続アドレス全体は単一スロットで送ることができる。

この基本的スキームにおけるプロトコルに対する修正は
簡単である。また、交換要素のサイズは（２Ｘ２）であ
ると仮定されたが、望むならこれも増加することができ
る。しかし、交換要素のサイズに伴って状態の数が増加
するので、（２Ｘ２）交換要素の簡便さが望ましいであ
ろう。

基　・スキームの 上述の記載は基本的スキームに関するものであるが、よ
り以上の処理能力が要求される場合、基性的スキームの
修正であるより複雑な方法が採用されなくてはならない
。上記基本的スキームに記述されているように、チャネ
ルは、チャネルが最早不要となりパスが破棄されるまで
、フレーム及び後の各フレーム中の特定のスロットに対
してネットワークを通じるパスを請求することによりセ
ット・アップされる。しかし、修正されたスキームの場
合、チャネルは、異なるタイムスロットの間に所与のパ
スの一部をセットすることによってセットアツプされる
。こうして、ネットワークの第１のステージを通る所与
のパスの一部がフレームのシーケンス内の１つのスロッ
トの間に確立され、他方、第２のステージを通る所与の
パスの別の部分がフレームのシーケンス内の別のスロッ
トの間に確立されることになる。

この修正されたスキームは、次の相違点を除くと基本的
スキームと同一である。すなわち、通信リンクは、スロ
ット化されたフレーム様式で操作されるので、各スロッ
トがリンク帯域の一部分をあられす。基本的スキームよ
りもブロッキングを低減することによってリンク帯域の
利用効率を改善するために、スロットの割振りは、ある
ステージでスロットｉを使用するチャネルが、次のステ
ージにおける空きスロットを選択する自由をもっという
意味で動的であり得る。

基本的スキームと同様に、スロットにおいて、交換要素
入力に接続が存在しないとき、そのスロットのための交
換要素入力ポートにおいてビット０が受信される。また
、基本的スキームと同様に。

交換要素入力に対する接続要求は、非接続状態になくて
はならない交換要素入力におけるスロットの間の入来ビ
ット１によって報知される。このビット１はスタート・
ビットと呼ばれる。また、基本的スキームにおいては、
次のフレームの同一スロットにおいて、ステージ・アド
レスと呼ばれる交換要素要求セツティング・ビット（こ
れは、ネットワーク中の交換要素のステージ位置と同一
の位置における行先アダプタ・アドレス内にある）が受
信される。このビットを使用して、交換要素が、交換要
素の上方または下方の出力ポートに対する接続を決定す
る。あるステージでスタート・ビットが受信されると、
そのステージはパス保留状態を入力し、次のフレームの
同一のスロットで入来するステージ・アドレスを待つ。

ステージ・アドレスの最初のビットが到着するとすぐに
、交換要素は、自己のステージ・アドレスを除去し、次
の複数のフレーム内の同一の出力スロットを使用して後
のステージのためのスタート・ビット及びアドレス・ビ
ットを送るために、出力ポート・フレームに空きスロッ
トを割当てる。しかし、基本的スキームにおいては、交
換要素が、要求が到着した以前のフレームのスロットに
対応するスロットの間に要求された出力が使用中かどう
かを判断する。修正されたスキームにおいては、交換要
素が、出力が使用中でないフレーム中の任意のスロット
を検索する。こうして、修正されたスキームを用いると
、あるフレームの異なるタイムスロットの間、及び後の
フレームにおいて、同期的または非同期的なデータが各
フレームを通じて伝送されることになる。この同一のプ
ロトコルは、ネットワークの任意のステージにおけるす
べての交換要素で使用される。最後に、スタート・ビッ
トが出力アダプタに到着することになる。チャネルが複
数のスロットのパスを要求する通路は、ｎ個のスタート
・ビットをｎ個の不使用のスロットに送りその後書スロ
ットに同一のステージ・アドレスを送ることによって、
入力アダプタから初期化される。

第４図は、この修正されたスキームのために使用される
交換要素のブロック図である。本質的には、２個のフレ
ーム・バッファ５１ａ及び５１ｂと、２個のタイムスロ
ット交換（ＴＳＩ）接続テーブル５２ａ及び５２ｂと、
２個の入力状況レジスタ５３ａ及び５３ｂをもつ制御プ
ロセッサ（ＣＰ）５３が、基本的スキームで使用された
交換要素に追加される。

状態メモリ２５は同一のままであるが、交換要素の出力
の状況は、個別の記憶位置中の個別のビットにより決定
される。他方、基本的なスキームは、それと同一の対応
するビットを、出力の状況でなく入力の状況を識別する
ために使用する。ここでは状況という用語は、出力が空
きかまたは使用中であるかということを言う。このよう
に、修正されたスキームにおいては、交換要素の出力の
状況は既知であるが、この知識が直ちに交換要素の入力
の状況をもたらす訳ではない。それゆえ、追加的な２個
の入力状況レジスタ５３ａ及び５３ｂがこの目的のため
使用される。入力状況レジスタを使用する代わりに、出
力が空きか使用中かを表示するために、状態メモリ中の
各メモリ位置にさらに２個のビットを追加してもよい。

各入力線毎に１個設けられたフレーム・バッファは、入
力シーケンスに従って順次格納される情報ビットの１つ
のフレームに対して保留（ｈｏｌｄｕｐ）する容量をも
つ。また、やはり各入力線毎に１つ設けられたＴＳＩ接
続テーブルが、交換要素によって出力線に対して交換さ
れるべきデータ・ビットのシーケンスを与える。

制御プロセッサ（ｃｐ）は、状態メモリ中のビットと、
入力線から入来するビットとをデコードする。ＣＰはま
た、出力線に対する入力ビットの交換シーケンスを計画
する。

接続要求が入力スロットＳｉ中の０２回路によって検出
されると、ＣＰが入力状況レジスタ中にフラグを立てて
、タイムスロットの間に交換要素入力が要求保留状態に
あるべきことを表示する。

次のフレームの同一のスロットにおいて、入力リンク中
のビットが、接続を確立するための出力リンク・アドレ
スをもつ（上方に対してはＯ１下方に対しては１）。基
本的スキームにようにスロットＳｉの接続状況をチェッ
クする代わりに、ＣＰは要求された出力中で任意の空き
チャネルＳｏを選択し、ＳＯを要求のために割振る。Ｃ
Ｐは次に。

新しい要求と接続を反映するためにＳｏエントリにおい
て状態メモリを更新する。それと同時に、Ｓｉの内容が
、対応するＴＳＩ接続テーブル５２ａ中のＳｏのエント
リに格納される。

尚、テーブル・エントリを計画し更新するためにＣＰ中
で相当な遅延りが生じ得ることに注意されたい。それゆ
え、０２回路は、Ｄがフレーム・サイズよりも小さくな
るように十分高速でなくてはならない。

接続手続の残りは、基本的スキームに類似している。す
なわち、ＡＣＫ／ＮＡＫが次のフレームの同一のスロッ
ト（Ｓｉ）に送り返される。Ｓｉから少くとも１フレー
ム離れたスロットＳＯにおいては、次のステージでの接
続要求が送られる。

−たんバスが確立されると、各段のアダプタと交換要素
が、接続セット・アップの間に決定されるスロットを使
用することになる。それゆえ、スロット２で例えば、状
態メモリの第２のエントリであるカウンタ５４が、第３
図に示す７つの構成のうちの１つとして交換要素の接続
をはかるために使用される。第２のスロットの入力ビッ
トを交換のために利用するのではなく、出力のためのＴ
ＳＩ接続テーブル５２ａ及び５２ｂ中の第２のエントリ
の内容がフレーム・バッファ中のビット位置を規定する
。これらの位置のビットは次に、交換要素の個別の出力
に送られる。この場合、フレーム・バッファ５２ａ中の
１０１目のビットと、フレーム・バッファ５２ｂ中の２
６呑目のビットが、それぞれ上方出力６２と下方出力６
２へ送らが、それぞれ上方出力６２と下方出力６２へ送
られる。

パスを破棄するためのプロトコルは、基本的スキームの
場合と同様である。異なるのは、スロットＴでＮＡＫが
受取られたとき、交換要素が、状態メモリのエントリＴ
を非接続状態にセットするのみならず、対応する入力線
を識別するための状態メモリの内容をデコードし、対応
する入力スロットを識別するためにＴＳＩ接続テーブル
の内容をデコードすることである。交換要素は次に、識
別された入力状況レジスタの状態を遊休状態に更新する
。

基本的スキーム及び修正されたスキームのためのアダプ
タ 第５図には、入力アダプタ（第１図参照番号２）のブロ
ック図が示されている。入力アダプタは、フレーム・バ
ッファ２１、走査ユニット２２、送信ユニット２３、試
行ユミット２４及びスロット交換テーブル２５というサ
ブ・ユニットを有する。

他方、出力ポート・アダプタは、ネットワークの最後の
ステージから信号を受は取り、これらを出力線に送る。

先ず、フレーム・バッファ２１について説明する。フレ
ーム・バッファはフレーム中のスロットと同じ数のビッ
トを含む、各スロットにおいて、フレーム・バッファは
入来ビットを補捉し、フレーム・バッファの対応するビ
ットにそれを格納する。このフレーム・バッファは、１
クロツク・サイクルにおける任意のビット位置からの読
取及び任意のビット位置への書込をサポートする。もし
読取と書込の位置が同一ならば、レジスタの古い内容が
読出されて、そこに書込まれる新しい内容によって置き
換えられる。読み出すべき位置のアドレスは、走査ユニ
ット２２から得られる。フレーム・バッファ２１から読
出される内容は、送信ユニット２３に与えられる。

次は走査ユニット２２について説明する。各スロットに
おいて、入来ビットは走査ユニット２２（及びフレーム
・バッファ２１）によって補捉される。走査ユニットは
、各スロット毎に１ビツトをもつスロット使用レジスタ
を含む。初期的には、このレジスタは、どのスロットも
使用中でないことを表示するように、０にセットされて
いる。走査ユニットはまた、各スロット毎に１ビツトを
もつ呼出セット・アップ・レジスタを有し、このレジス
タのビット１は、対応するスロットのために呼出し要求
が処理されつつあることを示す。このスロット使用レジ
スタの対応するビットの０によって表示されてスロット
が使用され°ておらず、且つ呼出セット・アップ・レジ
スタの対応するビットがＯであるなら、承認ビット（後
述）及び、このスロットを行先とするスロット交換テー
ブル中のレジスタがセットされる。もし、スロット使用
レジスタの対応するビット中の０によって表示される不
使用のスロットで入力アダプタによってビット１が受は
取られるなら、このことは呼出しセット・アップ要求を
表示している。すなわち、呼出しセット・アップ・レジ
スタの対応するビットが１にセットされ、このスロット
を行先とする承認ビットが１にセットされる。走査ユニ
ットは次に後のフレームの同一のスロットで受取られる
次のｎビット（ｎはネットワークのステージの数である
）を集め、試行ユニットに呼出し要求パケットを送る。

呼出し要求パケットは、呼出し要求が受信されたスロッ
ト番号と、後のフレーム上のスロットで受信される次の
ｎビットを含む。走査ユニットはまた。試行ユニット２
４から１回路接続が、呼出しセット・アップ要求に応答
して確立されたかどうか、またはそのような回路接続が
確立し得ないことを示すメツセージをも受は取る。確立
された回路接続の場合、メツセージは要求が到達したス
ロット番号（入スロット番号）と、回路接続が確立され
たスロット番号（出スロット番号）とを含む。このメツ
セージを受は取ると、走査ユニット２２は、スロット交
換テーブル２５の入スロット位置に出スロット番号を入
力し、呼出し要求レジスタの対応するビットをＯにリセ
ットし、スロット使用レジスタの対応するビットを１に
セットする。もし要求が満足されないなら、走査ユニッ
トが承認ビット・テーブル中の入スロット番号に対応す
る承認ビットをリセットする。

次に承認ビット２８について説明する。承認ビットは、
ポート・アダプタによって、呼出しセット・アップ要求
に応答して回路接続が確立されたことを承認するために
使用される。承認ビットは、走査ユニット２２によって
セットされる。呼出しセット・アップ要求の場合、要求
が受信されたときに行先の承認ビットが１にセットされ
る。そのビットは、走査ユニットが、試行ユニットから
、要求が満足され得ないことを示すメツセージを受は取
ったとき、または、第１ステージからの承認線が、接続
が既に終了したことを示す０を戻すとき、０にリセット
される。

次にスロット交換テーブル２５について説明する。スロ
ット交換テーブルは、フレーム中のスロットの数と同数
のレジスタを含むレジスタ・ファイルである。このテー
ブル中のレジスタは、前述のように、走査ユニットによ
ってセットまたはリセットされる。同一のスロット中で
あるレジスタがセットされており別のレジスタがリセッ
トされているということが可能である。各スロット（例
えばスロット５）において、そのスロットに対応するレ
ジスタ（例えばスロット交換テーブル中のレジスタ５）
の内容が、走査バス２６上でフレーム・バッファ２１に
送られる。フレーム・バッファはこのアドレスを、読出
され送信ユニット２３に送られるべ゛きエントリを選択
するために使用する。

次に、送信ユニット２３について説明する。送信ユニッ
ト２３は、フレーム・バッファからと試行ユニットから
の入力を多重化する。各スロットにおいて、もしスロッ
ト使用レジスタの対応するビットが１なら、フレーム・
バッファ入力が選択され、一方このビットがＯなら、試
行ユニット入力が選択される。送信ユニットは、選択さ
れたデータ・ビットを、この入力アダプタに接続された
、ネットワークの第１のステージ中の交換要素に送る。

送信ユニットはまた、ネットワークから、パケットがネ
ットワークを介して成功裡に送信されたか否かを表示す
る承認をも受取る。ＮＡＫ線ビ線ドツト試行ユニット２
４と承認ビット２８に送られる。もしこの線上でビット
Ｏ（ＮＡＫ）が受信されるなら、入力アダプタの対応す
る承認ビットがリセットされる（後述）。

次に、試行ユニット２４について説明する。試行ユニッ
ト２４は走査ユニット２２から呼出しセット・アップ要
求を受は取る。呼出し要求パケットは、パケットが入力
線上で到達したスロット（入スロット）と、接続が確立
されるべき要求出力線アドレスとを表示する。呼出し要
求パケットは、保留要求待ち行列２７に格納される。試
行ユニットは、接続のセット・アップを試みるべき空き
（すなわち、対応するスロット使用レジスタ中でＯをも
つ）スロットを選択する。試行ユニットは次に、呼出し
要求全体が送られてしまうか、またはＮＡＫがスロット
中の送信ユニットから受信されるまで後のフレームの選
択されたスロット中の呼出し要求の１ビツトを選択する
。送出された呼出し要求はビット１で始まり、その後一
度に１ビツトづつ、ネットワークの各ステージのセッテ
ィングが続く、もしＮＡＫが呼出し要求の最後のビット
が送出された２ｎフレーム後（ｎはネットワーク中のス
テージの数）受信されないなら、回路はセット・アップ
されており、そうでないなら。

試行ユニットが次の空きスロットを選択し、所望の接続
をセット・アップするために上述の手続を引込める。も
し接続が確立されているなら、試行ユニットが走査ユニ
ットに、要求が到達したスロット（入スロット）と回路
が確立されたスロットを表示するメツセージを送り、試
行ユニットが保留待ち行列の先頭からパケットを削除す
る。もし試行ユニットがフレーム中のどの空きスロット
上でも接続をセット・アップできないなら、試行ユニッ
トは、所望の回路が利用できないことを示すメツセージ
を走査ユニットに送り、保留待ち行列から呼出し要求パ
ケットを削除する。

Ｆ０発明の詳細 な説明したように、本発明によれば、ネットワークの交
換要素の構成をセットするために必要な情報を各交換要
素に格納することによって、遅延が十分小さくなるとい
う効果が与えられる。

【図面の簡単な説明】

第１図は、本発明が適用される多段相互接続ネットワー
クのブロック図、 第２図は、交換要素のブロック図、 第３図は、交換要素の構成を示す図、 第４図は、修正されたスキームに係る交換要素のブロッ
ク図。 第５図は、入力アダプタのブロック図である。 ２・・・入力アダプタ、４・・・出力アダプタ、５・・
・交換要素、６・・・リンク。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　山　　本　　仁　　朗（外１名） クロック　　　　　　　リセット 交換キー東 第２図 第３図 交換孕素の情、戒゛

Claims (1)

1. 【特許請求の範囲】 フレームのシーケンスの各フレームの間に交換要素の選
   択された入力から交換要素の選択された出力へ同期及び
   非同期データを送るために使用される複数の導通性リン
   クを相互接続するために使用される複数の交換要素をも
   つ多段相互接続ネットワークを制御するための方法にお
   いて、 （ａ）上記ネットワークの複数の交換要素の記憶位置に
   複数のビットを格納し、 （ｂ）上記各交換要素中に格納された対応するビットの
   セットによってあらわされた構成に対応する各特定のタ
   イムスロットの間に各交換要素の構成をセットし、各交
   換要素の構成は各交換要素の入力における上記ネットワ
   ークの選択されたリンクを、各交換要素の出力における
   選択されたリンクに相互接続するために使用され、該各
   選択されたリンクはデータを上記ネットワークの１つの
   交換要素から別の交換要素へ送るために使用されるよう
   にした段階を有する、 多段相互接続ネットワークの制御方法。