JP2535810B2 - 交換機の交換制御装置 - Google Patents
交換機の交換制御装置Info
- Publication number
- JP2535810B2 JP2535810B2 JP60121496A JP12149685A JP2535810B2 JP 2535810 B2 JP2535810 B2 JP 2535810B2 JP 60121496 A JP60121496 A JP 60121496A JP 12149685 A JP12149685 A JP 12149685A JP 2535810 B2 JP2535810 B2 JP 2535810B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- time slot
- address
- exchange
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は交換機の交換制御装置に関し、特にスター型
に敷設された線路を介して複数の端末を収容する交換機
の交換制御装置に関する。
に敷設された線路を介して複数の端末を収容する交換機
の交換制御装置に関する。
ディジタル技術の発展・普及に伴い、従来、音声中心
であった交換サービスは音声・データの統合サービスへ
と拡大しており、とりわけ構内用ディジタル交換機にお
いてはそれが顕著である。かかるディジタル交換機とし
て、従来例えば米国特許4253179号公報記載の“タイム
・ディビジョン・ディジタル・スウイッチング・システ
ム(Time division digital switching system)”が知
られている。この交換機のブロック図を第12図に示す。
であった交換サービスは音声・データの統合サービスへ
と拡大しており、とりわけ構内用ディジタル交換機にお
いてはそれが顕著である。かかるディジタル交換機とし
て、従来例えば米国特許4253179号公報記載の“タイム
・ディビジョン・ディジタル・スウイッチング・システ
ム(Time division digital switching system)”が知
られている。この交換機のブロック図を第12図に示す。
第12図において、この従来の交換機は、交換制御装置
10、交換網2、中央制御装置3よりなり、端末41、51、
61はそれぞれ端末収容回路4、5、6を介し交換網2に
収容されている。交換制御装置10は、一定周期で動作す
るカウンタ19、このカウンタ19の出力に基づき送信者ア
ドレス111及び受信者アドレス121を出力する制御メモリ
22及びタイムスロット供給回路13とから構成されてい
る。中央制御装置3は、制御線43、53、63を介し端末収
容回路4、5、6からの回線設定要求及び相手端末番号
を知ると、これに基づき送信者アドレスと受信者アドレ
スを対にして制御メモリ22に書込む。このアドレス対
は、カウンタ19の動作により周期的に制御メモリ22より
読出され、送信者アドレス111、受信者アドレス121とし
てタイムスロット供給回路13を介し交換網2に供給され
る。この制御により、端末収容回路間には一定容量の回
線(一般には64Kbpsの回線)が設定される。この回線
は、端末収容回路から回線の解放要求が中央制御装置3
に行なわれるまで保持される。上記制御を回線交換制御
というが、この交換方式には次の様な問題点がある。回
線が設定されている間は交換網2の容量の一部を占有し
つづけるので、音声のように連続的に通信が行なわれる
場合は回線の使用効率は良いが、データのようにバース
ト的(間欠的)に通信が行なわれる場合使用効率が良く
ないという欠点がある。更に、一定容量の回線(多くの
場合64Kbpsの回線)しか割り当てられないので、高速・
大容量の通信サービスには適さないという問題点があ
る。
10、交換網2、中央制御装置3よりなり、端末41、51、
61はそれぞれ端末収容回路4、5、6を介し交換網2に
収容されている。交換制御装置10は、一定周期で動作す
るカウンタ19、このカウンタ19の出力に基づき送信者ア
ドレス111及び受信者アドレス121を出力する制御メモリ
22及びタイムスロット供給回路13とから構成されてい
る。中央制御装置3は、制御線43、53、63を介し端末収
容回路4、5、6からの回線設定要求及び相手端末番号
を知ると、これに基づき送信者アドレスと受信者アドレ
スを対にして制御メモリ22に書込む。このアドレス対
は、カウンタ19の動作により周期的に制御メモリ22より
読出され、送信者アドレス111、受信者アドレス121とし
てタイムスロット供給回路13を介し交換網2に供給され
る。この制御により、端末収容回路間には一定容量の回
線(一般には64Kbpsの回線)が設定される。この回線
は、端末収容回路から回線の解放要求が中央制御装置3
に行なわれるまで保持される。上記制御を回線交換制御
というが、この交換方式には次の様な問題点がある。回
線が設定されている間は交換網2の容量の一部を占有し
つづけるので、音声のように連続的に通信が行なわれる
場合は回線の使用効率は良いが、データのようにバース
ト的(間欠的)に通信が行なわれる場合使用効率が良く
ないという欠点がある。更に、一定容量の回線(多くの
場合64Kbpsの回線)しか割り当てられないので、高速・
大容量の通信サービスには適さないという問題点があ
る。
本発明の目的は、スター型交換機において交換網の回
線を効率良く使用すると共に、高速・大容量の通信サー
ビスを簡易に実現する交換機の交換制御装置を提供する
ことにある。
線を効率良く使用すると共に、高速・大容量の通信サー
ビスを簡易に実現する交換機の交換制御装置を提供する
ことにある。
本発明は、端末に対応して設けられ、呼設定手順を用
いる回線交換通信用の端末収容回路と、呼設定手順を用
いないコネクションレス型通信を行うマルチアクセス通
信用の端末収容回路とからなる複数の端末収容回路相互
を時分割バスを有する交換網により接続する交換機の交
換制御装置において、一定周期で動作するカウンタと、
カウンタの出力に基づき時分割バスを占有する回線交換
通信用の端末収容回路の番号を示すタイムスロット制御
信号を出力する制御メモリと、前記タイムスロット制御
信号を監視し回線交換通信用の端末収容回路のアドレス
が付与されていない空きタイムスロットを検出したとき
前記マルチアクセス通信用の端末収容回路に対し時分割
バスへのアクセスを許可する空きタイムスロット検出回
路とを備えることを特徴としている。
いる回線交換通信用の端末収容回路と、呼設定手順を用
いないコネクションレス型通信を行うマルチアクセス通
信用の端末収容回路とからなる複数の端末収容回路相互
を時分割バスを有する交換網により接続する交換機の交
換制御装置において、一定周期で動作するカウンタと、
カウンタの出力に基づき時分割バスを占有する回線交換
通信用の端末収容回路の番号を示すタイムスロット制御
信号を出力する制御メモリと、前記タイムスロット制御
信号を監視し回線交換通信用の端末収容回路のアドレス
が付与されていない空きタイムスロットを検出したとき
前記マルチアクセス通信用の端末収容回路に対し時分割
バスへのアクセスを許可する空きタイムスロット検出回
路とを備えることを特徴としている。
以下に、図面を用いて本発明の実施例を説明する。
マルチアクセス方式として公知の“キャリア・センス
・マルチプル・アクセス/コリジョン・ディテクション
(Carrier Sense Multiple Access/Collision Datectio
n)(CSMA/CD)”方式をベースにした衝突検出方式を用
いた本発明の第1の実施例を第1図および第2図を用い
て説明する。本実施例は、キャリアセンスの代わりに空
きタイムスロット検出回路23からの検出出力24に基づ
き、マルチアクセス系の端末収容回路が、交換網2内の
バス21へのアクセスを行い、衝突検出は、第2図の端末
収容回路7に示される比較回路202により、送信信号と
受信信号の比較により行う。比較結果が不一致の場合、
衝突が生じたものとし、再送制御を行う。第1図におい
て、交換制御装置1は第12図の従来例と同じカウンタ1
9、制御メモリ22、タイムスロット供給回路13を有する
と共に、空きタイムスロット検出回路23、クロック源20
とから構成される。交換網2には、端末間通信に先立っ
て呼の設定を行う回線交換系の端末収容回路4、5、6
と端末間通信に先立って呼の設定を行わないコネクショ
ンレス型を通信を行うマルチアクセス系の端末収容回路
7、8、9とが接続されている。これら端末収容回路に
は、それぞれ端末41、51、61、71、81、91が加入者線、
例えば加入者線69、79を介し収容されている。中央制御
装置3は、回線交換系の端末収容回路4、5、6からの
回線設定要求43、53、63を受信し、これに基づき制御メ
モリ22の書込みを行なう。空きタイムスロット検出回路
23は制御メモリ22から出力される送信者アドレス111を
監視し回線交換系の端末収容回路間の通信に使用されて
いないタイムスロット、即ち、空きタイムスロットの検
出を行なう。
・マルチプル・アクセス/コリジョン・ディテクション
(Carrier Sense Multiple Access/Collision Datectio
n)(CSMA/CD)”方式をベースにした衝突検出方式を用
いた本発明の第1の実施例を第1図および第2図を用い
て説明する。本実施例は、キャリアセンスの代わりに空
きタイムスロット検出回路23からの検出出力24に基づ
き、マルチアクセス系の端末収容回路が、交換網2内の
バス21へのアクセスを行い、衝突検出は、第2図の端末
収容回路7に示される比較回路202により、送信信号と
受信信号の比較により行う。比較結果が不一致の場合、
衝突が生じたものとし、再送制御を行う。第1図におい
て、交換制御装置1は第12図の従来例と同じカウンタ1
9、制御メモリ22、タイムスロット供給回路13を有する
と共に、空きタイムスロット検出回路23、クロック源20
とから構成される。交換網2には、端末間通信に先立っ
て呼の設定を行う回線交換系の端末収容回路4、5、6
と端末間通信に先立って呼の設定を行わないコネクショ
ンレス型を通信を行うマルチアクセス系の端末収容回路
7、8、9とが接続されている。これら端末収容回路に
は、それぞれ端末41、51、61、71、81、91が加入者線、
例えば加入者線69、79を介し収容されている。中央制御
装置3は、回線交換系の端末収容回路4、5、6からの
回線設定要求43、53、63を受信し、これに基づき制御メ
モリ22の書込みを行なう。空きタイムスロット検出回路
23は制御メモリ22から出力される送信者アドレス111を
監視し回線交換系の端末収容回路間の通信に使用されて
いないタイムスロット、即ち、空きタイムスロットの検
出を行なう。
具体的に空きタイムスロット検出回路23の動作を述べ
る。今、端末収容回路4、5、6、7、8、9に対しア
ドレス番号“001"、“010"、“011"、“101"、“110"、
“111"がそれぞれ与えられているとする(以下、""は二
値表示を示すものとする)。中央制御装置3は回線交換
の呼設定に対応し、制御メモリ22に送信者アドレス111
と受信者アドレス121のアドレス対を制御メモリ22に書
込むが、回線交換通信に使われていないタイムスロッ
ト、即ち空きタイムスロットに対応した制御メモリ22の
メモリセルにはいずれの端末収容回路のアドレス値とし
て用いられていない値“000"を書き込む。従って、空き
タイムスロット検出回路23は、送信アドレス111の値“0
00"を検出することにより、回線交換に使用されていな
い空きタイムスロットを検出する。受信者アドレス121
の監視でもよいが、ここでは送信者アドレス111に基づ
き空きタイムスロットの検出を行なうものとする)。空
きタイムスロット検出回路23は検出出力(“1")24を交
換網2に供給する。
る。今、端末収容回路4、5、6、7、8、9に対しア
ドレス番号“001"、“010"、“011"、“101"、“110"、
“111"がそれぞれ与えられているとする(以下、""は二
値表示を示すものとする)。中央制御装置3は回線交換
の呼設定に対応し、制御メモリ22に送信者アドレス111
と受信者アドレス121のアドレス対を制御メモリ22に書
込むが、回線交換通信に使われていないタイムスロッ
ト、即ち空きタイムスロットに対応した制御メモリ22の
メモリセルにはいずれの端末収容回路のアドレス値とし
て用いられていない値“000"を書き込む。従って、空き
タイムスロット検出回路23は、送信アドレス111の値“0
00"を検出することにより、回線交換に使用されていな
い空きタイムスロットを検出する。受信者アドレス121
の監視でもよいが、ここでは送信者アドレス111に基づ
き空きタイムスロットの検出を行なうものとする)。空
きタイムスロット検出回路23は検出出力(“1")24を交
換網2に供給する。
第2図に、本実施例に用いる端末収容回路6、7及び
交換網2、タイムスロット供給回路13の回路構成例を示
す。タイムスロット供給回路13において、デコーダ13
3、134は各々通信者アドレス111、受信者アドレス121を
デコードし、展開されたタイムスロット信号として回線
交換系の端末収容回路の送信ゲート47及び受信ゲート48
の制御入力に供給する。展開された送信用及び受信用の
タイムスロット信号を131、132で示す。かかる端末収容
回路6においては、加入者線69を介し受信された端末61
からの信号は送信バッファ301にいったんバッファされ
た後、送信タイムスロットが割り当てられ送信ゲート47
が導通状態になると信号路64を介してバス21に送出され
る。逆に、受信タイムスロットが割り当てられると、ゲ
ート48が導通状態となり、受信すべき信号は受信バッフ
ァ303にバッファされ加入者線69を介し端末61に供給さ
れる。収容回路制御部302は端末61からの制御情報にも
とづき、中央制御装置3に対し、回線設定要求を制御線
63を介し行なう。
交換網2、タイムスロット供給回路13の回路構成例を示
す。タイムスロット供給回路13において、デコーダ13
3、134は各々通信者アドレス111、受信者アドレス121を
デコードし、展開されたタイムスロット信号として回線
交換系の端末収容回路の送信ゲート47及び受信ゲート48
の制御入力に供給する。展開された送信用及び受信用の
タイムスロット信号を131、132で示す。かかる端末収容
回路6においては、加入者線69を介し受信された端末61
からの信号は送信バッファ301にいったんバッファされ
た後、送信タイムスロットが割り当てられ送信ゲート47
が導通状態になると信号路64を介してバス21に送出され
る。逆に、受信タイムスロットが割り当てられると、ゲ
ート48が導通状態となり、受信すべき信号は受信バッフ
ァ303にバッファされ加入者線69を介し端末61に供給さ
れる。収容回路制御部302は端末61からの制御情報にも
とづき、中央制御装置3に対し、回線設定要求を制御線
63を介し行なう。
一方、空きタイムスロット検出回路23の検出出力24が
空きタイムスロットであること、即ち、回線交換系にバ
ス21が使用されていないことを知ると、検出出力24によ
り端末収容回路7などのマルチアクセス系の端末収容回
路の送信ゲート例えば送信ゲート77及び受信ゲート例え
ば受信ゲート78を導通状態にする。これと同時に、受信
バッファ203を動作状態にし、更に送信すべき或いは送
信途中の信号ブロックが送信バッファ201内にあれは送
信バッファ201及び比較回路202も動作状態にする。送出
された信号ブロックは信号路74、送信ゲート77を経て、
バス21に送出され全てのマルチアクセス系の端末収容回
路に供給される。この場合、同時に発信する端末収容回
路が複数の場合もあるので比較回路202は送信した信号
ブロックと受信した信号ブロックを比較して、他の端末
収容回路からの信号ブロックとの衝突により送出した信
号ブロックが破壊されていないか否かを検査する。破壊
されていれば、送信バッファ201に対し再送信を指示す
る。比較回路202はこの衝突をできるだけ回避するた
め、受信ゲート78の出力を常に監視し、信号ブロックが
受信されている場合は送信を待たせる。なお、ゲート4
7、77などの送信ゲートの出力はトライステート或いは
オープンコレクタとする。また他の端末収容回路4、
5、8、9も上記と同様に構成される。
空きタイムスロットであること、即ち、回線交換系にバ
ス21が使用されていないことを知ると、検出出力24によ
り端末収容回路7などのマルチアクセス系の端末収容回
路の送信ゲート例えば送信ゲート77及び受信ゲート例え
ば受信ゲート78を導通状態にする。これと同時に、受信
バッファ203を動作状態にし、更に送信すべき或いは送
信途中の信号ブロックが送信バッファ201内にあれは送
信バッファ201及び比較回路202も動作状態にする。送出
された信号ブロックは信号路74、送信ゲート77を経て、
バス21に送出され全てのマルチアクセス系の端末収容回
路に供給される。この場合、同時に発信する端末収容回
路が複数の場合もあるので比較回路202は送信した信号
ブロックと受信した信号ブロックを比較して、他の端末
収容回路からの信号ブロックとの衝突により送出した信
号ブロックが破壊されていないか否かを検査する。破壊
されていれば、送信バッファ201に対し再送信を指示す
る。比較回路202はこの衝突をできるだけ回避するた
め、受信ゲート78の出力を常に監視し、信号ブロックが
受信されている場合は送信を待たせる。なお、ゲート4
7、77などの送信ゲートの出力はトライステート或いは
オープンコレクタとする。また他の端末収容回路4、
5、8、9も上記と同様に構成される。
衝突が生じなかった場合の送信制御について第3図の
タイミング図を用いて詳しく説明する。(20)はクロッ
ク源20の与えるタイムスロットを示し、(111)は回線
交換に使われているタイムスロットを斜線で示してい
る。空きタイムスロット検出回路23の検出出力24が与え
る空きタイムスロットを(24)に示す。今、(201)に
示すように、送信バッファ201に6タイムスロット分の
長さの信号ブロックBがあったとする。この信号ブロッ
クは(24)は示す空きタイムスロットを用いて(21)に
示すように3つのブロックB1、B2、B3に分割されてバス
21に送出される。受信バッファ203は空きタイムスロッ
トのときのみ動作状態となるので、分割されて送出され
た信号ブロックBは、(203)に示すように連結されて
バッファされる。
タイミング図を用いて詳しく説明する。(20)はクロッ
ク源20の与えるタイムスロットを示し、(111)は回線
交換に使われているタイムスロットを斜線で示してい
る。空きタイムスロット検出回路23の検出出力24が与え
る空きタイムスロットを(24)に示す。今、(201)に
示すように、送信バッファ201に6タイムスロット分の
長さの信号ブロックBがあったとする。この信号ブロッ
クは(24)は示す空きタイムスロットを用いて(21)に
示すように3つのブロックB1、B2、B3に分割されてバス
21に送出される。受信バッファ203は空きタイムスロッ
トのときのみ動作状態となるので、分割されて送出され
た信号ブロックBは、(203)に示すように連結されて
バッファされる。
第4図に信号ブロックの構成例を示す。SDは開始デリ
ミタ、DAは宛先アドレス、SAは発信アドレス、INFOは制
御情報を含む端末間情報、FCSはフレームチェックシー
ケンス、EDは終了デリミタを示す。受信バッファ203
は、データのバッファ機能に加え、受信信号ブロックの
FCSをチェック機能およびアドレス検出機能を有し、こ
の信号ブロックが受信されるが、これがバス21上で衝突
により破壊されたか否かはFCSの検査により行なう。破
壊されていれば廃棄する。破壊されていなければ、DAを
検査し自分宛ての信号ブロックのみ加入者線を介し端末
に送出する。
ミタ、DAは宛先アドレス、SAは発信アドレス、INFOは制
御情報を含む端末間情報、FCSはフレームチェックシー
ケンス、EDは終了デリミタを示す。受信バッファ203
は、データのバッファ機能に加え、受信信号ブロックの
FCSをチェック機能およびアドレス検出機能を有し、こ
の信号ブロックが受信されるが、これがバス21上で衝突
により破壊されたか否かはFCSの検査により行なう。破
壊されていれば廃棄する。破壊されていなければ、DAを
検査し自分宛ての信号ブロックのみ加入者線を介し端末
に送出する。
本発明の特徴を第3図を用いまとめる。バス21のタイ
ムスロットの使用状況を送信アドレス111(第3図(11
1))を監視し、回線交換に用いられていないタイムス
ロットに対応し、制御信号24(第3図(24))をレベル
1にし、マルチアクセス通信用に割り当てる。
ムスロットの使用状況を送信アドレス111(第3図(11
1))を監視し、回線交換に用いられていないタイムス
ロットに対応し、制御信号24(第3図(24))をレベル
1にし、マルチアクセス通信用に割り当てる。
このように、マルチアクセス系の通信は、固定的に割
り当てられたタイムスロットを用いて行なうものではな
く、回線交換系の空きタイムスロットを用いて行なわれ
るので、回線交換系のトラヒックが高い場合は回線交換
に対し多数のタイムスロットを使用させ、このトラヒッ
クが低い場合はマルチアクセス系に対し多数のタイムス
ロットを使用させることができる。また、マルチアクセ
ス系の端末収容回路は幾つもの空きタイムスロットを続
けて使用することができる。また、空きタイムスロット
をまとめて連続的に使用できるので、大容量のデータ転
送に適する。
り当てられたタイムスロットを用いて行なうものではな
く、回線交換系の空きタイムスロットを用いて行なわれ
るので、回線交換系のトラヒックが高い場合は回線交換
に対し多数のタイムスロットを使用させ、このトラヒッ
クが低い場合はマルチアクセス系に対し多数のタイムス
ロットを使用させることができる。また、マルチアクセ
ス系の端末収容回路は幾つもの空きタイムスロットを続
けて使用することができる。また、空きタイムスロット
をまとめて連続的に使用できるので、大容量のデータ転
送に適する。
本発明の第2の実施例を第5図に示す。第1の実施例
においては、マルチアクセス系のトラヒックが高くなる
と、或いはマルチアクセス系に割り当てられるタイムス
ロット数が少なくなると、衝撃頻度が多くなりスループ
ットの低下をもたらす。本実施例は、かかる競合を回避
させスループットを低下させないためのものである。
においては、マルチアクセス系のトラヒックが高くなる
と、或いはマルチアクセス系に割り当てられるタイムス
ロット数が少なくなると、衝撃頻度が多くなりスループ
ットの低下をもたらす。本実施例は、かかる競合を回避
させスループットを低下させないためのものである。
第5図において、交換制御装置1は発信者特定回路11
を有し、発信者特定回路11はマルチアクセス系の端末収
容回路7、8、9からの送信要求72、82、93にもとづ
き、送信者アドレス111′を出力しタイムスロット供給
回路13に供給する。発信者特定回路11及びタイムスロッ
ト供給回路13の回路構成例を第6図に示す。発信者特定
回路11は読出し専用メモリ(以下ROMと略す)112とラッ
チ回路113とから構成されている。発信者特定回路11よ
り出力された送信者アドレス111′はデコーダ135に供給
され展開された後、デコーダ133、134の出力と同様交換
網2に供給されている。展開された送信タイムスロット
信号131はマルチアクセス系に対するものと回線交換系
に対するものとそれぞれ131−1、132−2に分けてあ
る。同様に、受信タイムスロット信号132に対しても132
−1、132−2に分けてある。空きタイムスロット検出
回路23は検出出力24をタイムスロット供給回路13に供給
し、空きタイムスロット時のみデコーダ135を動作状態
とすると共に検出出力24を多重分岐させ受信タイムスロ
ット信号132−1として交換網2に供給する。
を有し、発信者特定回路11はマルチアクセス系の端末収
容回路7、8、9からの送信要求72、82、93にもとづ
き、送信者アドレス111′を出力しタイムスロット供給
回路13に供給する。発信者特定回路11及びタイムスロッ
ト供給回路13の回路構成例を第6図に示す。発信者特定
回路11は読出し専用メモリ(以下ROMと略す)112とラッ
チ回路113とから構成されている。発信者特定回路11よ
り出力された送信者アドレス111′はデコーダ135に供給
され展開された後、デコーダ133、134の出力と同様交換
網2に供給されている。展開された送信タイムスロット
信号131はマルチアクセス系に対するものと回線交換系
に対するものとそれぞれ131−1、132−2に分けてあ
る。同様に、受信タイムスロット信号132に対しても132
−1、132−2に分けてある。空きタイムスロット検出
回路23は検出出力24をタイムスロット供給回路13に供給
し、空きタイムスロット時のみデコーダ135を動作状態
とすると共に検出出力24を多重分岐させ受信タイムスロ
ット信号132−1として交換網2に供給する。
第1の実施例では衝突した場合、バス21に送出された
信号は無駄になるのに対し、第2の実施例では衝突を生
じないので、アクセス競合による再送は生じず、バス21
に送出された信号は無駄にならない。従って、第1の実
施例に比べ、より高いスループットを提供できる。
信号は無駄になるのに対し、第2の実施例では衝突を生
じないので、アクセス競合による再送は生じず、バス21
に送出された信号は無駄にならない。従って、第1の実
施例に比べ、より高いスループットを提供できる。
第7図に交換網2及び端末収容回路の詳細を示す。な
お、回線交換系の端末収容回路4、5、6の構成及び動
作は第1の実施例と同じなので説明を省略する。端末収
容回路7は、送信バッファ201、受信バッファ203及びア
ドレスフィルタ204とから構成される。送信バッファ201
内に信号ブロックがバッファされると、送信要求72は
“1"にセットされその旨発信者特定回路11に通知され
る。これに基づき、発信者特定回路11は送信を許可すべ
き端末収容回路を特定し送信者アドレス111′として端
末収容回路7のアドレス番号“101"をタイムスロット供
給回路13に供給する。空きタイムスロットの検出出力24
によりデコーダ135が動作状態になるとこのアドレス番
号は展開され送信ゲート77を導通状態にする。同時に、
送信バッファ201も動作状態になり、送信バッファ201内
の信号ブロックはバス21に送出される。端末収容回路
7、8、9の受信ゲート(端末収容回路7においては受
信ゲート78)は全て導通状態となるので、送出された信
号ブロックはこれらの端末収容回路全てに入力される。
各端末収容回路にはアドレスフィルタ204が設けられて
おり、第4図に示す信号ブロックの宛先アドレスDAを検
査し自分のアドレス番号と一致していれば、この信号ブ
ロックを受信バッファ203にバッファさせる。
お、回線交換系の端末収容回路4、5、6の構成及び動
作は第1の実施例と同じなので説明を省略する。端末収
容回路7は、送信バッファ201、受信バッファ203及びア
ドレスフィルタ204とから構成される。送信バッファ201
内に信号ブロックがバッファされると、送信要求72は
“1"にセットされその旨発信者特定回路11に通知され
る。これに基づき、発信者特定回路11は送信を許可すべ
き端末収容回路を特定し送信者アドレス111′として端
末収容回路7のアドレス番号“101"をタイムスロット供
給回路13に供給する。空きタイムスロットの検出出力24
によりデコーダ135が動作状態になるとこのアドレス番
号は展開され送信ゲート77を導通状態にする。同時に、
送信バッファ201も動作状態になり、送信バッファ201内
の信号ブロックはバス21に送出される。端末収容回路
7、8、9の受信ゲート(端末収容回路7においては受
信ゲート78)は全て導通状態となるので、送出された信
号ブロックはこれらの端末収容回路全てに入力される。
各端末収容回路にはアドレスフィルタ204が設けられて
おり、第4図に示す信号ブロックの宛先アドレスDAを検
査し自分のアドレス番号と一致していれば、この信号ブ
ロックを受信バッファ203にバッファさせる。
第6図に示すROM112を用いた発信者特定回路11の構成
及び動作について、下表に示すROM112のテーブル及び第
8図に示すタイミング図を用いて、更に詳しく説明す
る。
及び動作について、下表に示すROM112のテーブル及び第
8図に示すタイミング図を用いて、更に詳しく説明す
る。
ラッチ回路113はクロック源20からのクロックにより
動作し、ROM112より出力される送信者アドレス111′を
1タイムスロット時間遅延させて保持する。ROM112のア
ドレスには上位ビットから順にラッチ回路113の出力、
送信要求92、82、72が供給される。上記表において、送
信要求が全くない、即ち全て“0"の場合は、ROM112の出
力である送信者アドレス111′は“100"となり、いずれ
の端末収容回路にも送信タイムスロットは供給されな
い。ラッチ回路113が、“100"を保持している状態で、
送信要求が生じると、端末収容回路9、8、7の優先順
で送信が許可される。端末収容回路7が送信中、即ちラ
ッチ回路113の保持値が“101"の場合は、端末収容回路
7の送信の継続が最優先で、送信が終了すると、端末収
容回路8、9で順で送信が許可される。なお、表中で*
印は“0"、“1"いずれでもよいことを示す。端末収容回
路8及び9の送信中も同様で、送信中の端末収容回路が
最優先で、次いで端末収容回路9、7及び端末収容回路
7、8の順で送信が許可される。
動作し、ROM112より出力される送信者アドレス111′を
1タイムスロット時間遅延させて保持する。ROM112のア
ドレスには上位ビットから順にラッチ回路113の出力、
送信要求92、82、72が供給される。上記表において、送
信要求が全くない、即ち全て“0"の場合は、ROM112の出
力である送信者アドレス111′は“100"となり、いずれ
の端末収容回路にも送信タイムスロットは供給されな
い。ラッチ回路113が、“100"を保持している状態で、
送信要求が生じると、端末収容回路9、8、7の優先順
で送信が許可される。端末収容回路7が送信中、即ちラ
ッチ回路113の保持値が“101"の場合は、端末収容回路
7の送信の継続が最優先で、送信が終了すると、端末収
容回路8、9で順で送信が許可される。なお、表中で*
印は“0"、“1"いずれでもよいことを示す。端末収容回
路8及び9の送信中も同様で、送信中の端末収容回路が
最優先で、次いで端末収容回路9、7及び端末収容回路
7、8の順で送信が許可される。
第8図においては、(20)、(111)、(24)は第3
図と同じで、タイムスロットを与えるクロック、回線交
換系のタイムスロット及び空きタイムスロット検出回路
23の検出結果24を示す。(72)、(82)、(92)はそれ
ぞれ、送信要求72、82、92を示し、(111′)、(113)
は送信者アドレス111′、ラッチ回路113の出力を示す。
はじめに、端末収容回路8が送信しているとする。この
時、(111′)、(113)は共に端末収容回路8のアドレ
ス番号である“110"となっている。この間に、端末収容
回路7が、その後、端末収容回路9が送信要求を行なっ
たとする。端末収容回路8の送信中では、端末収容回路
9の方が端末収容回路7よりも優先度が高いので、端末
収容回路8の送信が終了すると、(111′)は“111"と
なり、端末収容回路9に先に送信許可が与えられる。端
末収容回路9の送信が終了すると、(111′)は“101"
となり端末収容回路7に送信が許可される。端末収容回
路9が送信中のときは、(113)は“111"となっている
ので、たとえ端末収容回路8から送信要求があっても端
末収容回路7には端末収容回路8に優先して送信が許可
される。従って、全ての端末収容回路に対する優先順は
公平化される。送信要求が無くなると、(111′)は“1
00"となる。
図と同じで、タイムスロットを与えるクロック、回線交
換系のタイムスロット及び空きタイムスロット検出回路
23の検出結果24を示す。(72)、(82)、(92)はそれ
ぞれ、送信要求72、82、92を示し、(111′)、(113)
は送信者アドレス111′、ラッチ回路113の出力を示す。
はじめに、端末収容回路8が送信しているとする。この
時、(111′)、(113)は共に端末収容回路8のアドレ
ス番号である“110"となっている。この間に、端末収容
回路7が、その後、端末収容回路9が送信要求を行なっ
たとする。端末収容回路8の送信中では、端末収容回路
9の方が端末収容回路7よりも優先度が高いので、端末
収容回路8の送信が終了すると、(111′)は“111"と
なり、端末収容回路9に先に送信許可が与えられる。端
末収容回路9の送信が終了すると、(111′)は“101"
となり端末収容回路7に送信が許可される。端末収容回
路9が送信中のときは、(113)は“111"となっている
ので、たとえ端末収容回路8から送信要求があっても端
末収容回路7には端末収容回路8に優先して送信が許可
される。従って、全ての端末収容回路に対する優先順は
公平化される。送信要求が無くなると、(111′)は“1
00"となる。
このように、発信者特定回路11を設けることにより端
末収容回路間の競合を回避させることができる。なお、
バス21上では衝突は生じないので、信号ブロックはFCS
を必ずしも必要としない。
末収容回路間の競合を回避させることができる。なお、
バス21上では衝突は生じないので、信号ブロックはFCS
を必ずしも必要としない。
第9図に本発明の第3の実施例を示す。なお、本実施
例においても回線交換系の制御は第1の実施例と同じな
ので省略する。本実施例は第5図に示す第2の実施例に
受信者特定回路12が加わったものである。第2の実施例
では、マルチアクセス系内においては、バス21に送出さ
れた信号ブロックは全ての端末収容回路に受信される
が、本実施例においては、受信者特定回路12により特性
された端末収容回路のみ受信する。各端末収容回路は、
通信を行ないたい場合個々の信号ブロックの送出に先立
って、相手端末収容回路のアドレス番号を中央制御装置
3に通知する。これは、制御線73、83、93を用いて行な
う。中央制御装置3はこれに基づき、制御線31を介し、
相手端末収容回路のアドレス番号を受信者特定回路12に
設定する。
例においても回線交換系の制御は第1の実施例と同じな
ので省略する。本実施例は第5図に示す第2の実施例に
受信者特定回路12が加わったものである。第2の実施例
では、マルチアクセス系内においては、バス21に送出さ
れた信号ブロックは全ての端末収容回路に受信される
が、本実施例においては、受信者特定回路12により特性
された端末収容回路のみ受信する。各端末収容回路は、
通信を行ないたい場合個々の信号ブロックの送出に先立
って、相手端末収容回路のアドレス番号を中央制御装置
3に通知する。これは、制御線73、83、93を用いて行な
う。中央制御装置3はこれに基づき、制御線31を介し、
相手端末収容回路のアドレス番号を受信者特定回路12に
設定する。
第10図に、受信者特定回路12としてランダムアクセス
メモリ(以下、RAMと略す)122を用いた回路構成例を示
す。RAM122のアドレスには、ROM112の出力、即ち、送信
者アドレス111′が供給されると共に、出力は受信者ア
ドレス121′として、タイムスロット供給回路13に供給
される。中央制御装置3は、相手端末収容回路のアドレ
スを発信端末収容回路のアドレス番号をメモリアドレス
とするRAM122のセルに書きこむ。例えば、端末収容回路
7から端末収容回路8への送信を行ないたいという回線
設定の要求があった場合、中央制御装置3は、端末収容
回路7のアドレス番号と同じ“101"のメモリアドレスに
端末収容回路8のアドレス番号“110"を書込む。この回
線設定が全二重通信の場合は、更に“110"のメモリアド
レスのセルに“101"を書きこむ。ROM112が送信者アドレ
ス111′を出力すると、RAM122はこれに対応する受信者
アドレス121′をタイムスロット供給回路13に供給す
る。タイムスロット供給回路13には、受信者アドレス12
1′をデコードするデコーダ136が設けられ、展開された
受信タイムスロット132−1が交換網2に供給される。
メモリ(以下、RAMと略す)122を用いた回路構成例を示
す。RAM122のアドレスには、ROM112の出力、即ち、送信
者アドレス111′が供給されると共に、出力は受信者ア
ドレス121′として、タイムスロット供給回路13に供給
される。中央制御装置3は、相手端末収容回路のアドレ
スを発信端末収容回路のアドレス番号をメモリアドレス
とするRAM122のセルに書きこむ。例えば、端末収容回路
7から端末収容回路8への送信を行ないたいという回線
設定の要求があった場合、中央制御装置3は、端末収容
回路7のアドレス番号と同じ“101"のメモリアドレスに
端末収容回路8のアドレス番号“110"を書込む。この回
線設定が全二重通信の場合は、更に“110"のメモリアド
レスのセルに“101"を書きこむ。ROM112が送信者アドレ
ス111′を出力すると、RAM122はこれに対応する受信者
アドレス121′をタイムスロット供給回路13に供給す
る。タイムスロット供給回路13には、受信者アドレス12
1′をデコードするデコーダ136が設けられ、展開された
受信タイムスロット132−1が交換網2に供給される。
第11図に本実施例における交換網2及び端末収容回路
の回路構成例を示す。端末収容回路7の収容回路制御部
205は、加入者線79及び送信バッファ201を介し端末71か
らの回線設定の要求を知ると制御線73を介し、相手端末
収容回路、例えば、端末収容回路8のアドレス番号を中
央制御装置3に通知する。中央制御装置3が、これをRA
M122に設定した後、端末収容回路7の送信バッファ201
に信号ブロックが端末71より受信されると、送信要求72
が“1"にセットされる。これに応じて、発信者特定回路
11が、第2の実施例と同じ方法により端末収容回路7に
送信の許可を行なうと、送信アドレス111は、タイムス
ロット供給回路13内のデコーダによりデコード・展開さ
れ、ゲート77の制御信号を1にすることにより送信ゲー
ト77が導通状態となる。同時に、RAM122からの受信者ア
ドレス121′もタイムスロット供給回路13に供給され、
端末収容回路8の受信ゲート88が導通状態になる。これ
により、端末収容回路7の送信バッファ201内の信号ブ
ロックは、バス21を介し端末収容回路8の受信バッファ
203に受信される。逆に、端末収容回路8から端末収容
回路7への送信は、送信要求82に基づき、ゲート87及び
78の導通により行なわれる。
の回路構成例を示す。端末収容回路7の収容回路制御部
205は、加入者線79及び送信バッファ201を介し端末71か
らの回線設定の要求を知ると制御線73を介し、相手端末
収容回路、例えば、端末収容回路8のアドレス番号を中
央制御装置3に通知する。中央制御装置3が、これをRA
M122に設定した後、端末収容回路7の送信バッファ201
に信号ブロックが端末71より受信されると、送信要求72
が“1"にセットされる。これに応じて、発信者特定回路
11が、第2の実施例と同じ方法により端末収容回路7に
送信の許可を行なうと、送信アドレス111は、タイムス
ロット供給回路13内のデコーダによりデコード・展開さ
れ、ゲート77の制御信号を1にすることにより送信ゲー
ト77が導通状態となる。同時に、RAM122からの受信者ア
ドレス121′もタイムスロット供給回路13に供給され、
端末収容回路8の受信ゲート88が導通状態になる。これ
により、端末収容回路7の送信バッファ201内の信号ブ
ロックは、バス21を介し端末収容回路8の受信バッファ
203に受信される。逆に、端末収容回路8から端末収容
回路7への送信は、送信要求82に基づき、ゲート87及び
78の導通により行なわれる。
なお、本実施例においては、回線が設定された端末収
容回路間で信号ブロックの送受信が行なわれるので、信
号ブロックに宛先アドレスなどのヘッダ情報は必ずしも
必要ではなく、端末間情報のみでもよい。
容回路間で信号ブロックの送受信が行なわれるので、信
号ブロックに宛先アドレスなどのヘッダ情報は必ずしも
必要ではなく、端末間情報のみでもよい。
第2及び第3の実施例においても、第1の実施例と同
様、一つの信号ブロックは回線交換系の空きタイムスロ
ットを用いて送信されるので、幾つかに分割されてバス
21上に送出されることもあるが、受信バッファ203も空
きタイムスロットの期間でしか動作状態とならないの
で、バッファされた信号ブロックは連結している。
様、一つの信号ブロックは回線交換系の空きタイムスロ
ットを用いて送信されるので、幾つかに分割されてバス
21上に送出されることもあるが、受信バッファ203も空
きタイムスロットの期間でしか動作状態とならないの
で、バッファされた信号ブロックは連結している。
また、マルチアクセス系の端末の収容数が多い場合、
発信者特定回路としてROMを一個で実現するとメモリ容
量が増大するが、これに対しては、特願昭59−153633号
に示されるように幾つかのROMに分割して或いは多段の
構成にしてメモリの総容量を抑えることができる。
発信者特定回路としてROMを一個で実現するとメモリ容
量が増大するが、これに対しては、特願昭59−153633号
に示されるように幾つかのROMに分割して或いは多段の
構成にしてメモリの総容量を抑えることができる。
以上の説明で明らかなように本発明によれば、回線交
換系を備えた交換機にマルチアクセス系を付設し且つ空
きタイムスロット検出回路を設けて回線交換系における
空きタイムスロットを検出してマルチアクセス系を動作
させるようにしたため、回線交換系の空きタイムスロッ
トの列を連続して一つのマルチアクセス系の端末が占有
することができ、音声などの回線交換サービスと高域・
広帯域の通信とを効率よく統合することができる。
換系を備えた交換機にマルチアクセス系を付設し且つ空
きタイムスロット検出回路を設けて回線交換系における
空きタイムスロットを検出してマルチアクセス系を動作
させるようにしたため、回線交換系の空きタイムスロッ
トの列を連続して一つのマルチアクセス系の端末が占有
することができ、音声などの回線交換サービスと高域・
広帯域の通信とを効率よく統合することができる。
第1図は、本発明の第1実施例を示す交換機のブロック
構成図、 第2図は、第1図に示した交換機の要部の詳細回路図、 第3図は、第1図に示した交換機の動作を示すタイミン
グ図、 第4図は、第1図に示した交換機で使用される信号ブロ
ックの構成図、 第5図は、本発明の第2実施例を示す交換機のブロック
構成図、 第6図は、第5図に示した交換機の発信者特定回路とタ
イムスロット供給回路の詳細回路図、 第7図は、第5図に示した交換機の動作を説明するため
の回路図、 第8図は、第5図に示した交換機の動作を示すタイミン
グ図、 第9図は、本発明の第3実施例を示す交換機のブロック
構成図、 第10図は、第9図で示した交換機の受信者特定回路とタ
イムスロット供給回路の詳細回路図、 第11図は、第9図で示した交換機の動作を説明するため
の回路図、 第12図は、従来の交換機のブロック構成図である。 1……交換制御装置 2……交換網 3……中央制御装置 4,5,6……回線交換系の端末収容回路 7,8,9……マルチアクセス系の端末収容回路 11……発信者特定回路 12……受信者特定回路 23……空きタイムスロット検出回路 41,51,61……回線交換系の端末 71,81,91……マルチアクセス系の端末
構成図、 第2図は、第1図に示した交換機の要部の詳細回路図、 第3図は、第1図に示した交換機の動作を示すタイミン
グ図、 第4図は、第1図に示した交換機で使用される信号ブロ
ックの構成図、 第5図は、本発明の第2実施例を示す交換機のブロック
構成図、 第6図は、第5図に示した交換機の発信者特定回路とタ
イムスロット供給回路の詳細回路図、 第7図は、第5図に示した交換機の動作を説明するため
の回路図、 第8図は、第5図に示した交換機の動作を示すタイミン
グ図、 第9図は、本発明の第3実施例を示す交換機のブロック
構成図、 第10図は、第9図で示した交換機の受信者特定回路とタ
イムスロット供給回路の詳細回路図、 第11図は、第9図で示した交換機の動作を説明するため
の回路図、 第12図は、従来の交換機のブロック構成図である。 1……交換制御装置 2……交換網 3……中央制御装置 4,5,6……回線交換系の端末収容回路 7,8,9……マルチアクセス系の端末収容回路 11……発信者特定回路 12……受信者特定回路 23……空きタイムスロット検出回路 41,51,61……回線交換系の端末 71,81,91……マルチアクセス系の端末
Claims (1)
- 【請求項1】端末に対応して設けられ、呼設定手順を用
いる回線交換通信用の端末収容回路と、呼設定手順を用
いないコネクションレス型通信を行うマルチアクセス通
信用の端末収容回路とからなる複数の端末収容回路相互
を時分割バスを有する交換網により接続する交換機の交
換制御装置において、 一定周期で動作するカウンタと、 カウンタの出力に基づき時分割バスを占有する回線交換
通信用の端末収容回路の番号を示すタイムスロット制御
信号を出力する制御メモリと、 前記タイムスロット制御信号を監視し回線交換通信用の
端末収容回路のアドレスが付与されていない空きタイム
スロットを検出したとき前記マルチアクセス通信用の端
末収容回路に対し時分割バスへのアクセスを許可する空
きタイムスロット検出回路とを備えることを特徴とする
交換機の交換制御装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60121496A JP2535810B2 (ja) | 1985-06-06 | 1985-06-06 | 交換機の交換制御装置 |
DE8686107594T DE3675819D1 (de) | 1985-06-05 | 1986-06-04 | Zeitmultiplexvermittlungssystem mit auf anforderungen von sendeaufforderungen ansprechendem vorrangwaehler. |
CA000510753A CA1264844A (en) | 1985-06-05 | 1986-06-04 | Time division switching system having a priority selector responsive to proceed-to-send requests |
EP86107594A EP0204325B1 (en) | 1985-06-05 | 1986-06-04 | Time division switching system having a priority selector responsive to proceed-to-send requests |
AU58409/86A AU585769B2 (en) | 1985-06-05 | 1986-06-05 | Time division switching system having a priority selector responsive to proceed-to-send requests |
US06/871,037 US4769812A (en) | 1985-06-05 | 1986-06-05 | Time division switching system having a priority selector responsive to proceed-to-send requests |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60121496A JP2535810B2 (ja) | 1985-06-06 | 1985-06-06 | 交換機の交換制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61280198A JPS61280198A (ja) | 1986-12-10 |
JP2535810B2 true JP2535810B2 (ja) | 1996-09-18 |
Family
ID=14812612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60121496A Expired - Lifetime JP2535810B2 (ja) | 1985-06-05 | 1985-06-06 | 交換機の交換制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2535810B2 (ja) |
-
1985
- 1985-06-06 JP JP60121496A patent/JP2535810B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS61280198A (ja) | 1986-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0256526B1 (en) | Packet-switched communications network for efficiently switching non-burst signals | |
US4586175A (en) | Method for operating a packet bus for transmission of asynchronous and pseudo-synchronous signals | |
US4791639A (en) | Communications switching system | |
US5377189A (en) | Hybrid data communications systems | |
JPH0388450A (ja) | 通信装置 | |
JPH0311159B2 (ja) | ||
JPH0322639A (ja) | 時分割二重チャンネルでのデータ伝送 | |
JPS60250799A (ja) | 電気通信交換網 | |
JPH0418518B2 (ja) | ||
US4638477A (en) | Packet exchange data transmission system | |
JP3183351B2 (ja) | 固定長セルを使用した移動通信の基地局と交換局間の伝送システム | |
US6157951A (en) | Dual priority chains for data-communication ports in a multi-port bridge for a local area network | |
US4774704A (en) | Interface circuit for connecting a digital equipment to a time multiplex link | |
JP2535810B2 (ja) | 交換機の交換制御装置 | |
US6256313B1 (en) | Triplet architecture in a multi-port bridge for a local area network | |
JP2776502B2 (ja) | 分散パケット交換システム | |
JP2001016179A (ja) | 運ばれる様々な種類のトラフィックの要件を考慮した伝送システムと、対応する送信機および受信機 | |
EP0474698B1 (en) | Hybrid data communications system | |
JP2836603B2 (ja) | ローカルエリアネットワーク | |
JP2000299703A (ja) | パケット通信システム | |
JP2535812B2 (ja) | 時分割交換機 | |
JP2535811B2 (ja) | 交換機の交換制御装置 | |
KR100221303B1 (ko) | 병렬버스구조를 갖는 패킷 핸들러 | |
JPH11331267A (ja) | 加入者線伝送装置 | |
FI109074B (fi) | Tilaajamultipleksointilaite |