JP3439649B2 - パストレースチェック方法および装置 - Google Patents

パストレースチェック方法および装置

Info

Publication number
JP3439649B2
JP3439649B2 JP06503098A JP6503098A JP3439649B2 JP 3439649 B2 JP3439649 B2 JP 3439649B2 JP 06503098 A JP06503098 A JP 06503098A JP 6503098 A JP6503098 A JP 6503098A JP 3439649 B2 JP3439649 B2 JP 3439649B2
Authority
JP
Japan
Prior art keywords
data
path
path trace
trace data
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06503098A
Other languages
English (en)
Other versions
JPH11261513A (ja
Inventor
功 知久
享 小杉
佳洋 谷田貝
宜孝 瀧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP06503098A priority Critical patent/JP3439649B2/ja
Priority to US09/122,412 priority patent/US6226270B1/en
Publication of JPH11261513A publication Critical patent/JPH11261513A/ja
Application granted granted Critical
Publication of JP3439649B2 publication Critical patent/JP3439649B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/14—Monitoring arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0028—Local loop
    • H04J2203/0039—Topology
    • H04J2203/0042—Ring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0057—Operations, administration and maintenance [OAM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はパストレース（ＰＡ
ＴＨ ＴＲＡＣＥ）チェック方法および装置に関する。
ディジタル同期網においては、多重変換装置を用いて多
重化された多重化伝送データが、例えば複数のノードと
これらノードをリング状に接続するファイバ伝送路とか
らなるネットワーク内を転送される。各上記ノードにお
いては、上記多重化伝送データからの所要データの取り
込み（drop) あるいは所要データの上記多重化伝送デー
タへの挿入 (add ）が行われる。
【０００２】上記多重化伝送データは例えばＳＴＳ−１
あるいはＶＴ１．５等の所定フレームフォーマットで多
重化されると共に、各フレームフォーマットデータに対
し、これらの転送制御あるいは転送管理のためのオーバ
ーヘッドデータが付加される。このオーバーヘッドデー
タには各種の転送制御情報や転送管理情報が含まれる
が、その中の１つとしてパストレースデータがある。本
発明はこのパストレースデータを用いたパストレースチ
ェックについて述べるものである。
【０００３】なお、このパストレースデータの転送に
は、例えばＳＴＳ−１多重化伝送データにおけるＪ１バ
イト、また、ＶＴ１．５多重化伝送データにおけるＪ２
バイト等が一般に用いられている。これらのパストレー
スデータ（Ｊ１，Ｊ２等）は、当該パストレースデータ
を含む多重化伝送データが、上記ネットワーク内のいか
なるパスを経由して送信されてきたかを表すためのもの
である。そしてこのパストレースデータを受信側におい
て分析することにより、当該パスのエラー率等の回線品
質を知ることができる。
【０００４】
【従来の技術】図１２は本発明が適用されるネットワー
クの一例を示す図である。本図において、ネットワーク
ＮＷは、複数のノードＮＤ（図では簡単のために４つの
ノード“Ａ”，“Ｂ”，“Ｃ”および“Ｄ”を示す）
と、これらのノードＮＤをリング状に接続するファイバ
伝送路ＦｕおよびＦｄ（Ｆｕは上り伝送路、Ｆｄは下り
伝送路）とからなる。ここに各該ノードＮＤの主たる構
成要素は、各該ノードＮＤの配下にある加入者あるいは
ＬＡＮ（図示せず）と接続する多重変換装置ＭＵＸであ
る。図１２では、簡単のため、ノードＮＤ（Ａ）内の多
重変換装置ＭＵＸのみを取り出して示す。この多重変換
装置ＭＵＸは、ＡＤＤ側の多重化部（ｍｕｘ）、ＤＲＯ
Ｐ側の分離部（ｄｍｕｘ）および電気／光（Ｅ／Ｏ）な
らびに光／電気（Ｏ／Ｅ）変換部等を含んで構成され
る。本発明は上記の多重変換装置ＭＵＸに適用されるも
のである。
【０００５】図１３は従来のパストレースチェック装置
の送信側を概略的に示す図である。このパストレースチ
ェック装置は、図１２の多重変換装置ＭＵＸ内に例えば
ＰＴのように形成される。ＰＴs は送信側、ＰＴr は受
信側である。図１３において、マイクロコンピュータ
（μ−ＣＯＭ）１０から、当該ノードのアドレスを、フ
レームビット（Ｆ）として出力する。このフレームビッ
トは、当該ノードにおける上記多重化部ｍｕｘからの伝
送データＤに対して、フレームビット挿入部１１にて付
加される。さらにオーバーヘッド挿入部１２にて、受信
された受信多重化伝送データＴＤr のオーバーヘッド内
にそのフレームビットが挿入される。このフレームビッ
トをオーバーヘッドに書込んだ伝送データは、送信多重
化伝送データＴＤs として次段のノードＮＤに送信され
る。
【０００６】なお、上記のマイクロコンピュータ１０
は、例えば各ノードＮＤに設けられたコンソール内にあ
り、該コンソールはオペレータにより操作される。図１
４は従来のパストレースチェック装置の受信側を概略的
に示す図である。前述した送信多重化伝送データＴＤs
（図１３）が、例えばノードＮＤ（Ａ）からの多重化伝
送データであるとする。この多重化伝送データは、その
次段のノードＮＤ（Ｂ）におけるパストレースチェック
装置ＰＴの受信側（図１３のＰＴrに相当）に、受信多
重化伝送データＴＤr として入力される。
【０００７】図１４に示すように、上記多重化伝送デー
タＴＤr がオーバーヘッド抽出部２１に入力されると、
ここで該伝送データＴＤr よりそのオーバーヘッドデー
タが抽出されてパスデータに変換される。さらに、この
パスデータからパストレースデータＤ１のみを取り出
す。そのパストレースデータＤ１は一方において同期部
２２に入力され、他方においてメモリ部２４に入力され
る。同期部２２に入力されたパストレースデータＤ１に
対しては、ここでフレームパターンの検出ならびにフレ
ーム同期が行われる。フレームとは、既述したフレーム
ビットを収容するデータフレームのことであり、各フレ
ーム毎に、各ノードＮＤからのフレームビットが順番に
並べられる。
【０００８】上記同期部２２からのフレーム同期信号Ｓ
１は、次段のアドレス発生部２３に入力され、ここで、
該フレーム同期信号Ｓ１を基準としたアドレスが生成さ
れる。同期部２２はカウンタからなり該カウンタはフレ
ーム同期信号Ｓ１を受けてカウントを開始する。このカ
ウント値は上記のアドレスをなし、パストレースデータ
検出パルスとして機能する。
【０００９】すなわち上記パストレースデータ検出パル
スは、例えばＲＡＭからなる上記メモリ部２４に、読出
し用のアドレスとして印加され、該メモリ部２４に書き
込まれたパストレースデータＤ１をこのアドレスに従っ
て読み出す。読み出された、複数の上記フレームビット
を含むパストレースデータＤ１は、マイクロコンピュー
タインタフェース２５を介して、マイクロコンピュータ
（μ−ＣＯＭ）により処理される。図１４に示す左右の
マイクロコンピュータは全く同じものであり、左側のマ
イクロコンピュータは読出し要求信号を出力しているこ
とを表し、右側のマイクロコンピュータはその要求に応
じて、当該パストレースデータを受信していることを表
す。
【００１０】マイクロコンピュータは、オペレータより
入力されたパストレースデータの期待値と、今、上記の
要求によってメモリ部２４より読み出した実際のパスト
レースデータとの間の照合を行い、トレースパスの当否
を判定する。上記パストレースデータの期待値について
見ると、図１２において例えば、回線品質の劣化が発生
したためノードＮＤ（Ｂ）が、ノードＮＤ（Ｃ）からの
多重化伝送データの回線品質を調べようとしたとき、そ
のパストレースデータの期待値は、最短のパスすなわち
Ｃ→Ｂとなる。しかしながら、上記メモリ部２４より読
み出した実際のパストレースデータが、Ｃ→Ａ→Ｂであ
るとすれば、その回線品質の劣化は、遠まわりのパスに
迂回したことに起因するものと推測できる。この場合、
ノードＮＤ（Ｂ）とノードＮＤ（Ｃ）との間のファイバ
伝送路に障害が発生しているものと考えられる。
【００１１】図１５は図１４における要部の信号を表す
波形図である。その上欄はファイバ伝送路上の送信多重
化伝送データＤs であり、オーバーヘッド部分（ＯＨ）
と、それ以外の音声、画像等のユーザ伝送情報を含むパ
スデータとに大別される。オーバーヘッドＯＨ例えばパ
スオーバーヘッド内には既述したフレームビットが、フ
レームビットＦ１，Ｆ２，Ｆ３…のように収容されてい
る。そしてこれらフレームビットＦ１，Ｆ２，Ｆ３…の
みが、図１４のオーバーヘッド抽出部２１、同期部２２
およびアドレス発生部２３の働きにより、図１５の下欄
に示すパストレースデータとして、メモリ部２４より読
み出される。
【００１２】
【発明が解決しようとする課題】まずパストレースチェ
ック装置ＰＴの送信側（ＰＴs ）について見ると、図１
３に表すとおり、マイクロコンピュータ（μ−ＣＯＭ）
１０が、直接、フレームビットの送信に係わっており、
マイクロコンピュータ１０にかかる負荷が大になる、と
いう第１の問題がある。
【００１３】またパストレースチェック装置ＰＴの受信
側（ＰＴr ）について見ると、図１４に表すとおり、マ
イクロコンピュータ（μ−ＣＯＭ）１０が、直接、パス
トレースデータの取り出し処理に係わっており、上述の
場合と同様、マイクロコンピュータ１０にかかる負荷が
大になる、という第２の問題がある。さらに、図１４に
示すように、従来のパストレースチェック装置ＰＴの受
信側（ＰＴr ）は、同期部２２によってパストレースデ
ータを取り出す構成になっている。すなわちフレーム同
期をとる方式が基本になっている。このため次の第３、
第４および第５の問題を生ずる。
【００１４】フレーム同期による場合同期が確立するま
でに通常かなりの時間を要する。このため、マイクロコ
ンピュータがパストレースデータを取り出し、さらに回
線の状況を判断し終えるまでにかなりの時間がかかる。
これが第３の問題である。この場合、図１５を参照する
と、オーバーヘッドＯＨ（パスオーバーヘッド）の出現
の周期は例えば４kHz と低速であり、全てのパストレー
スデータを取り出すまでに相当の時間を要する。これが
第４の問題である。
【００１５】図１２に示したネットワークＮＷは、簡単
のために４つのノードによって構成される場合を示す
が、実際にはノードの数はもっと多い。しかも、これら
ノードは将来必ず増設される。このようなノードの増設
があった場合、フレーム同期による方式のもとでは、各
ノードに予め割り当てられたフレームビットの挿入タイ
ミングをもう一度設定し直さなければならない。すなわ
ちノードの増設に対して容易に対応できない。これが第
５の問題である。
【００１６】したがって本発明は、上記諸問題点に鑑
み、マイクロコンピュータの負荷を小さくすることがで
きると共に、マイクロコンピュータによる回線の状況の
判断を迅速に行うことができ、しかもノードの増設にも
容易に対応することのできる、パストレース制御方法お
よび装置を提供することを目的とするものである。
【００１７】
【課題を解決するための手段】図１は本発明に係るパス
トレースチェック装置（受信側）の基本構成を表す図で
ある。本図に示すとおり、本発明に係るパストレース装
置の受信側（ＰＴr ）は、オーバーヘッド抽出手段３１
と、特定コード検出手段３２と、期待値保持手段３３
と、判定手段３４とからなる。
【００１８】オーバーヘッド抽出手段３１は、受信した
多重化伝送データからオーバーヘッドデータを抜き出し
パスデータＰＤに変換する。特定コード検出手段３２
は、パスデータＰＤ内に収容された特定コードを検出す
る。期待値保持手段３３は、外部（例えばマイクロコン
ピュータ１０）から指定された、当該多重化伝送データ
の転送経路を示すパストレースデータの期待値を、特定
コードの検出タイミングで一定期間保持する。判定手段
３４は、特定コードの検出タイミングをもとに、パスデ
ータＰＤより順次取り出された実際のパストレースデー
タの各々と、各パストレースデータに対応するパストレ
ースデータの期待値とをそれぞれ比較し、両者間の一致
／不一致を判定する。図中、Ｓ２は一致／不一致判定信
号である。
【００１９】すなわち、本発明のパストレースチェック
方法（受信側）は、以下の第１〜第４ステップを含んで
構成される。 （ｉ）第１ステップ：受信した多重化伝送データからオ
ーバーヘッドデータを抜き出しパスデータＰＤに変換す
る。 （ii）第２ステップ：パスデータＰＤ内に収容された特
定コードを検出する。
【００２０】（iii ）第３ステップ：外部（μ−ＣＯＭ
１０）から指定された、当該多重化伝送データの転送経
路を示すパストレースデータの期待値を、特定コードの
検出タイミングで一定期間保持する。 （iv）第４ステップ：特定コードの検出タイミングをも
とに、パスデータＰＤより順次取り出された実際のパス
トレースデータの各々と、各パストレースデータに対応
するパストレースデータの期待値とをそれぞれ比較し、
両者間の一致／不一致を判定する。
【００２１】図２は本発明に係るパストレースチェック
装置（送信側）の基本構成を表す図である。本図に示す
とおり、本発明に係るパストレースチェック装置の送信
側（ＰＴs ）は、パストレースデータ出力手段４１と、
パストレースデータ挿入手段４２と、挿入パルス発生手
段４３と、オーバーヘッド挿入手段４４とからなる。パ
ストレースデータ出力手段４１は、ネットワークＮＷ内
における当該パストレースチェック装置の識別アドレス
をパストレースデータとして出力する。
【００２２】パストレースデータ挿入手段４２は、ネッ
トワークＮＷに送信すべきパスデータ内の所定位置に、
パストレースデータを、該パストレースデータの少なく
とも開始タイミングを表示する特定コードと共に挿入す
る。挿入パルス発生手段４３は、ネットワークＮＷ内を
転送される多重化伝送データのクロックに同期したパス
トレースデータ挿入パルスを生成してパストレースデー
タ挿入手段４２に印加する。
【００２３】オーバーヘッド挿入手段４４は、パストレ
ースデータ挿入手段４２からの特定コードならびにパス
トレースデータをパスデータＰＤに収容してネットワー
クＮＷに送信する。すなわち、本発明のパストレースチ
ェック方法（送信側）は、以下の第１〜第４ステップを
含んで構成される。
【００２４】（ｉ）第１ステップ：ネットワークＮＷ内
における当該パストレースチェック装置の識別アドレス
をパストレースデータとして出力する。 （ii）第２ステップ：ネットワークＮＷに送信すべきパ
スデータＰＤ内の所定位置に、パストレースデータを、
該パストレースデータの少なくとも開始タイミングを表
示する特定コードと共に挿入する。
【００２５】（iii ）第３ステップ：パスデータＰＤ内
の所定位置を定めるために、ネットワークＮＷ内を転送
される多重化伝送データのクロックに同期したパストレ
ースデータ挿入パルスを生成する。 （iv）第４ステップ：特定コードならびにパストレース
データをパスデータＰＤに収容してネットワークＮＷに
送信する。
【００２６】なお、本発明において、上述した特定コー
ドとしては、キャラクタコードとして国際標準に規定さ
れているがパスデータＰＤとしては出現しないコードを
選択する。具体的な一例としては、その特定コードがキ
ャリッジリターンコードＣＲ(Carriage Return ）であ
る。周知のようにこのキャリッジリターンコードＣＲ
は、標準のＡＳＣＩＩコードにおいて規定されており、
印字または表示の位置を、同じ行の最初の位置に移動さ
せる書式制御用コードである。
【００２７】かくして本発明によれば、パスデータＰＤ
からキャリッジリターンコードＣＲ（特定コード）を検
出することによって、パストレースデータ（相手方ノー
ドを確認するための識別アドレス）のフレームフォーマ
ット上の位置を把握することが可能となり、従来のよう
な、同期確立までに長時間を要するフレーム同期手順は
採用しない。
【００２８】外部（μ−ＣＯＭ１０）から与えられたパ
ストレースデータの期待値（既に述べた例では、ノード
Ｃ→ノードＢ）を、判定手段３４において、実際のパス
トレースデータと比較して、もし両者が不一致ならば
（例えば、ノードＣ→ノードＤ→ノードＡ→ノード
Ｂ）、当該多重化伝送データは、当該相手先ノードから
本来の（予定された）パスを経由して自己のノードＮＤ
（Ｂ）に到達したものではないと判定される。
【００２９】また送信側のマイクロコンピュータは単に
パストレースデータの期待値をパストレースデータ出力
手段４１に送るだけでよく、マイクロコンピュータの負
荷が小さくなる。受信側のマイクロコンピュータについ
て見ると、該マイクロコンピュータは単にパストレース
データの期待値を期待値保持手段３３に与えるだけで一
致／不一致判定信号Ｓ２が自律的に得られるので、マイ
クロコンピュータの負荷が小さくなる。
【００３０】さらにまた、ノードの増設があった場合に
は、単純に当該増設ノードについてのパストレースデー
タをキャリッジリターンコードＣＲ（特定コード）と共
にオーバーヘッドに挿入すればよい。このことは後述す
る図３および図４を参照して説明する。
【００３１】
【発明の実施の形態】図３は本発明に基づく、データの
マッピングの第１例を図解的に表す図、図４は本発明に
基づく、データのマッピングの第２例を図解的に表す図
である。具体的には図３は、パストレースデータＰＴＤ
を、ＳＴＳ−１フレームフォーマット上のＪ１バイトと
して用いるパストレースチェック方法を表しており、一
方図４は、パストレースデータＰＴＤを、ＶＴ１．５フ
レームフォーマット上のＪ２バイトとして用いるパスト
レースチェック方法を表している。
【００３２】図３の上段は一単位の多重化伝送データを
示しており、上述したパスデータＰＤとセクションおよ
びラインオーバーヘッドＳＬＯＨとから構成され、パス
データＰＤ内には既述のパストレースデータＰＴＤがＪ
１バイトに格納される。この一単位の多重化伝送データ
は９０バイト×９行で構成される。なおＳＬＯＨにはＪ
１バイトの位置を表示するデータも含まれる。
【００３３】図４の上段も同様に一単位の多重化伝送デ
ータを示しており、パスデータＰＤ内には上述したパス
トレースデータＰＴＤがＪ２バイトに格納される。再び
図３を参照すると、その中段には、各々がＪ１バイトを
含む１２５μｓのパスデータが例えば６３連なって構成
される１つのパスフレームが示されている。
【００３４】各パスフレームの先頭には、そのＪ１バイ
トにおいて、本発明の特徴をなすキャリッジリターンコ
ードＣＲ（特定コード）が格納され、その後に、ノード
の識別アドレスを示すパストレースデータが１〜６３バ
イトに亘って格納される。本発明の特徴は、キャリッジ
リターンコードＣＲ（特定コード）をフラグとしてどこ
でもパストレースデータを挿入できることであり、無駄
がない。また、ノードの増設に対しても、単純にコード
ＣＲを追加してその後に当該増設ノードのパストレース
データを格納すればよい。図３の下段はこの様子を示し
ており、ＡはノードＮＤ（Ａ）についての一連のパスト
レースデータであり、その先頭および後尾にそれぞれキ
ャリッジリターンコードＣＲが付加される。
【００３５】一方、Ａ′は増設ノードＮＤ（Ａ′）につ
いての一連のパストレースデータであり、その先頭およ
び後尾にそれぞれキャリッジリターンコードＣＲが付加
される。通常、ノードＮＤ（Ａ）について全６３バイト
をフルに使って一連のパストレースデータを送信するこ
とはなく余剰バイトが出る。この余剰バイトに他のパス
トレースデータを乗せて無駄なくＪ１バイトを利用でき
るのも本発明の利点である。
【００３６】上記の利点は図４の場合にも同様に生じ
る。図５はパストレースチェック装置（受信側）の第１
実施例を示す図である。なお、全図を通じて同様の構成
要素には同一の参照番号または記号を付して示す。第１
実施例では、図１の構成と比較して、期待値保持手段３
３が一層具体的に示されており、また判定手段３４も一
層具体的に示されている。
【００３７】なお、第１実施例および、後述する第２実
施例のもとでのパストレースチェック方法は、前述した
パストレースチェック方法を構成する第１ステップ〜第
４ステップのうち、該第１および第４ステップをそれぞ
れ若干変更した方法となっている。すなわち前述の第１
ステップは、変換されたパスデータＰＤを一定期間保持
するステップを含むようにし、また前述の第４ステップ
は、その一定期間保持されたパスデータＰＤから、実際
のパストレースデータを順次読み出して、それぞれに対
応するパストレースデータの期待値と比較するようにす
る。このことは図５のハードウェア構成より明らかであ
る。
【００３８】図５を参照すると、まず期待値保持手段３
３は期待値検出部５１とラッチ部５２とから構成され
る。期待値検出部５１は、外部（μ−ＣＯＭ１０）から
指定された、当該多重化伝送データの転送経路を示すパ
ストレースデータの期待値を検出する。また、ラッチ部
５２は、期待値検出部５１により検出された該パストレ
ースデータの期待値を、特定コード（ＣＲ）の検出タイ
ミングで一定期間保持する。
【００３９】次に判定手段３４について見ると、これは
メモリ部５５と、アドレス発生部５６と、比較部５７と
から構成される。メモリ部５５は、オーバーヘッド抽出
手段３１からのパスデータＰＤを書き込む。アドレス発
生部５６は、特定コード検出手段３２からの特定コード
（ＣＲ）の検出タイミング信号をもとに、メモリ部５５
に書き込まれたパスデータＰＤから各パストレースデー
タＰＴＤを順次読み出すための読み出しアドレスＡ１を
生成しメモリ部５５に印加する。
【００４０】比較部５７は、メモリ部５５から読み出さ
れたパストレースデータＰＴＤと、ラッチ部５２から出
力されたパストレースデータの期待値との間の一致／不
一致を検出し、一致／不一致判定信号Ｓ２を出力する。
上記メモリ部５５は例えばＲＡＭからなり、１フレーム
前に書き込んだパストレースデータＰＴＤを、アドレス
Ａ１によって読み出して、比較部５７により、ラッチ部
５２で１フレーム間保持されていたパストレースデータ
の期待値と比較する。この比較結果が上記信号Ｓ２であ
る。この信号Ｓ２が１回でも不一致を表したならば、ア
ラームをマイクロコンピュータ（μ−ＣＯＭ）１０に通
知する。
【００４１】図６はパストレースチェック装置（受信
側）の第２実施例を示す図である。この第２実施例で
は、図１の構成と比較して、判定手段３４が一層具体的
に示されている。なお、期待値保持手段３３の具体的構
成は第１実施例の場合と同じである。図６を参照する
と、判定手段３４は、シリアル／パラレル（Ｓ／Ｐ）変
換部６５と、タイミングパルス発生部６６と、比較部６
７とから構成される。
【００４２】シリアル／パラレル（Ｓ／Ｐ）変換部６５
は、オーバーヘッド抽出手段３１からのパスデータＰＤ
を入力する。タイミングパルス発生部６６は、特定コー
ド検出手段３２からの特定コード（ＣＲ）の検出タイミ
ング信号Ｓ３をもとに、シリアル／パラレル変換部６５
に入力されたパスデータＰＤを受けてそのＰＤの中の各
パストレースデータＰＴＤのみを順次シリアルデータか
らパラレルデータに変換かつ一定期間保持せしめるため
のタイミングパルスＴ１を生成し該シリアル／パラレル
変換部に印加する。
【００４３】比較部６７は、シリアル／パラレル変換部
６５から出力された各パストレースデータＰＴＤと、ラ
ッチ部５２から出力された各パストレースデータの期待
値との間の一致／不一致を検出し、一致／不一致判定信
号Ｓ２を出力する。上記シリアル／パラレル変換部６５
は、タイミングパルスＴ１により抽出されたパストレー
スデータを引き延ばし、一定期間保持する機能を果す。
このタイミングパルスＴ１を生成するタイミングパルス
発生部６６は、例えばカウンタによって構成することが
でき、このカウンタは検出タイミング信号Ｓ３によって
カウントを開始し、このカウント出力によって、パスデ
ータＰＤの中からパストレースデータの部分のみをサン
プルする。
【００４４】図７はパストレースチェック装置（受信
側）の第３実施例を示す図である。この第３実施例で
は、図１の構成と比較して、判定手段３４が一層具体的
に示されている。なお、期待値保持手段３３の具体的構
成は第１および第２実施例の場合と同じである。図７を
参照すると、判定手段３４は、比較部７５と、比較用パ
ルス発生部７６と、カウンタ部７７とから構成される。
【００４５】比較部７５は、ラッチ部５２から出力され
た各パストレースデータの期待値を第１比較入力として
受信し、かつ、オーバーヘッド抽出手段３１からのパス
データＰＤを入力する。比較用パルス発生部７６は、特
定コード検出手段３２からの特定コード（ＣＲ）の検出
タイミング信号Ｓ３をもとに、比較部７５に入力された
パスデータＰＤより各パストレースデータＰＴＤのみを
第２比較入力として選定するための比較用パルスＣＰを
生成し該比較部７５に印加する。
【００４６】カウンタ部７７は、前記第１および第２比
較入力を各比較用パルスＣＰにて順次比較した結果をも
とに両者の一致の連続性を監視する。Ｓ４は監視信号で
ある。カウンタ部７７は例えばＮ進カウンタから構成さ
れ、Ｎ回連続して、実際のパストレースデータとパスト
レースデータの期待値が一致したときのみ、監視信号Ｓ
４は“１”（＝正常）となる。Ｎは例えばＮ＝６３であ
る。監視信号Ｓ４が“０”のときは、アラームをマイク
ロコンピュータ（μ−ＣＯＭ）１０に通知する。
【００４７】図８はパストレースチェック装置（送信
側）の実施例を示す図であり、図２に示した基本構成を
一層具体的に表す。前述のパストレースデータ出力手段
４１（図２）は、マイクロコンピュータ（μ−ＣＯＭ）
１０からのパストレースデータＰＴＤを検出するインタ
フェース部８１と、インタフェース部８１からの検出出
力を一定期間保持するラッチ部８２とからなる。
【００４８】また前述の挿入パルス発生手段４３（図
２）は、多重化伝送データのクロックに同期したクロッ
クＣＬＫを分周する分周器８３からなり、該分周器８３
の出力によりラッチ部８２を駆動する。すなわち、イン
タフェース部８１からのパストレースデータＰＴＤを一
定期間保持する。上記多重化伝送データのクロックを分
周したクロックＣＬＫは、例えば１０Gbpsの分周クロッ
クである。一方、当該多重変換装置ＭＵＸに入力され
る、加入者あるいはＬＡＮからの伝送データの速度は例
えば１．５４４Mbpsである。
【００４９】かくのごとく、パスデータ内にキャリッジ
リターンコードＣＲ（特定コード）を挿入することによ
って、受信側のパストレースチェック装置ＰＴr では、
容易にかつ迅速にパストレースデータの先頭位置をとら
えることができる。図９は送信側パストレースチェック
装置と受信側パストレースチェック装置の対を表す図で
あり、図１０は図９における要部の信号のタイムチャー
ト（その１）、図１１は同図（その２）である。
【００５０】ただし、図９の上段における受信側パスト
レースチェック装置ＰＴr としては、既述した図７の第
３実施例を採用し、図９の下段における送信側パストレ
ースチェック装置ＰＴs としては、既述した図８の実施
例を採用しているので、図９における各部の説明は省略
する。なお、受信側のカウンタ部７７としては、６３進
カウンタを用いる。
【００５１】また図９の中央における参照記号Ｆはファ
イバ伝送路を表し、このファイバ伝送路Ｆの一端には、
例えばノードＮＤ（Ｃ）、ＮＤ（Ｄ）、ＮＤ（Ａ）内の
パストレースチェック装置ＰＴs が接続され（ただし図
９では、ノードＮＤ（Ｃ）のみを示す）、その他端に
は、例えばノードＮＤ（Ｂ）内のパストレースチェック
装置ＰＴr が接続される。ただし、ファイバ伝送路Ｆと
の結合に必要な電気／光（Ｅ／Ｏ）変換部や光／電気
（Ｏ／Ｅ）変換部は記載を省略した。
【００５２】図１０および図１１を参照すると、図１０
の左端における（１）から（７）までの各欄は、送信側
パストレースチェック装置ＰＴs における要部信号のタ
イムチャートを示し、一方、（９）から（１４）までの
各欄は、受信側パストレースチェック装置ＰＴr におけ
る要部信号のタイムチャートを示している。なお、図１
０および図１１における各欄（１）〜（１４）は、図９
における（１）〜（１４）における信号に対応してい
る。
【００５３】図１０および図１１の（１）欄の信号は、
マイクロコンピュータ（μ−ＣＯＭ）１０からの出力信
号、すなわちパストレースデータである。このパストレ
ースデータは、上述の例によれば、ノードＮＤ（Ｃ）の
識別アドレスである。（２）欄の信号は、上記マイクロ
コンピュータからのパストレースデータを入力とするイ
ンタフェース部８１からのパストレースデータ検出出力
を表す信号である。ただし、この検出出力信号は８本の
パラレルデータに変換している。したがって、６３ビッ
ト分×８本の信号である。
【００５４】（３）欄の信号は、多重化伝送データのク
ロックである１０Gbpsを分周するメインカウンタ（図示
せず）からのクロックＣＬＫであり、分周器８３に印加
される。（４）欄の信号は、分周器８３から出力される
ラッチパルスであり、ラッチ部８２に印加される。
【００５５】（５）欄の信号は、上記ラッチパルスによ
り駆動されたラッチ部８２からの出力であり、インタフ
ェース部８１からの検出出力信号（上記（２）欄の信
号）を一定期間（１フレーム間）保持した信号である。
このラッチされた信号は、パストレースデータ挿入手段
４２に入力される。（６）欄の信号は、上記分周器８３
よりパストレースデータ挿入手段４２に印加される一連
の挿入パルスであり、最初はキャリッジリターンコード
ＣＲ（特定コード）を挿入するための挿入パルスであ
る。引き続いて、ラッチ部８２からのパストレースデー
タを順次挿入するための挿入パルス１，２，３…が６３
まで続く。なおパストレースデータを完全に挿入し終え
るのに例えば挿入パルス１，２，３…１４で済んだなら
ば、挿入パルス１５では再びキャリッジリターンコード
ＣＲを挿入する。最初のキャリッジリターンコードＣＲ
がパストレースデータの開始フラグであるとすれば、最
後のキャリッジリターンコードＣＲは当該パストレース
データの終了フラグであり、各パストレースデータは両
キャリッジリターンコードに挟まれて調歩同期式に送信
される。
【００５６】（７）欄の信号は、上述した各挿入パルス
によって多重化される、パストレースデータ挿入手段４
２からの出力信号である。この出力信号は、パスデータ
の所定位置に収容されて、受信多重化伝送データＴＤr
内に、オーバーヘッド挿入手段４４にて、さらに多重化
される。（８）欄の信号は、上記の多重化によって得ら
れた送信多重化伝送データＴＤ s 、すなわちファイバ伝
送路Ｆ上の信号を表し、ノードＮＤ（Ｂ）に向かう。
【００５７】（９）欄の信号は、ノードＮＤ（Ｂ）内の
受信側パストレースチェック装置ＰＴr にて受信され、
オーバーヘッド抽出手段３１においてオーバーヘッドデ
ータが抜き出されパスデータに変換された信号を示す。
この信号は、黒と白の交互パターンで表されているが、
白パターンの信号は、ノードＮＤ（Ｂ）において必要な
部分、黒パターンの信号はこのノードＮＤ（Ｂ）には関
係のない部分である。
【００５８】（１０）欄の信号は、特定コード（ＣＲ）
検出手段３２により検出されたキャリッジリターンコー
ドＣＲ（特定コード）を表す信号である。（１１）欄の
信号は、上記の検出された（１０）欄のＣＲによって、
比較用パルス発生部７６により生成される比較用パルス
１，２，３…６３を表す信号である。
【００５９】（１２）欄の信号は、上記の検出された
（１０）欄のＣＲによって、ラッチ部８２から出力され
る信号である。この信号は、マイクロコンピュータ（μ
−ＣＯＭ）１０より指定されインタフェース部８１を介
してラッチ部８２に保持されるパストレースデータの期
待値である。（１３）欄の信号は、比較部７５からの信
号であり、（１１）欄の各比較用パルスに従って、上記
のパストレースデータの期待値とオーバーヘッド抽出手
段３１から得た実際のパストレースデータとの比較結果
を表す信号である。この信号は、両者が一致したときの
み“Ｈ”レベルの信号となり、不一致のときは“Ｌ”レ
ベルである。
【００６０】（１４）欄の信号は、６３進カウンタから
なるカウンタ部７７からの出力信号であり、上記の比較
の結果を表す。本図では、上記の不一致が生じたときの
例を“Ｈ”レベル（アラーム）にて表す。“Ｌ”レベル
は正常なパストレースデータであるものと判断した場合
である。
【００６１】
【発明の効果】以上説明したように本発明によれば、従
来に比べて、（ｉ）マイクロコンピュータの負荷を軽減
し、（ii）パストレースチェックを高速化し、（iii ）
ノードの増設に対して容易に対応できる、パストレース
チェック装置を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明に係るパストレースチェック装置（受信
側）の基本構成を表す図である。
【図２】本発明に係るパストレースチェック装置（送信
側）の基本構成を表す図である。
【図３】本発明に基づく、データのマッピングの第１例
を図解的に表す図である。
【図４】本発明に基づく、データのマッピングの第２例
を図解的に表す図である。
【図５】パストレースチェック装置（受信側）の第１実
施例を示す図である。
【図６】パストレースチェック装置（受信側）の第２実
施例を示す図である。
【図７】パストレースチェック装置（受信側）の第３実
施例を示す図である。
【図８】パストレースチェック装置（送信側）の実施例
を示す図である。
【図９】送信側パストレースチェック装置と受信側パス
トレースチェック装置の対を表す図である。
【図１０】図９における要部の信号のタイムチャート
（その１）である。
【図１１】図９における要部の信号のタイムチャート
（その２）である。
【図１２】本発明が適用されるネットワークの一例を示
す図である。
【図１３】従来のパストレースチェック装置の送信側を
概略的に示す図である。
【図１４】従来のパストレースチェック装置の受信側を
概略的に示す図である。
【図１５】図１４における要部の信号を表す波形図であ
る。
【符号の説明】
１０…マイクロコンピュータ（μ−ＣＯＭ） １１…フレームビット挿入部 １２…オーバーヘッド挿入部 ２１…オーバーヘッド抽出部 ２２…同期部 ２３…アドレス発生部 ２４…メモリ部 ３１…オーバーヘッド抽出手段 ３２…特定コード検出手段 ３３…期待値保持手段 ３４…判定手段 ４１…パストレースデータ出力手段 ４２…パストレースデータ挿入手段 ４３…挿入パルス発生手段 ４４…オーバーヘッド挿入手段 ５１…期待値検出部 ５２…ラッチ部 ５５…メモリ部 ５６…アドレス発生部 ５７…比較部 ６５…シリアル／パラレル変換部 ６６…タイミングパルス発生部 ６７…比較部 ７５…比較部 ７６…比較用パルス発生部 ７７…カウンタ部 ８１…インタフェース部 ８２…ラッチ部 ８３…分周器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷田貝 佳洋 神奈川県横浜市港北区新横浜２丁目３番 ９号 富士通ディジタル・テクノロジ株 式会社内 (72)発明者 瀧 宜孝 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (56)参考文献 特開 平５−75560（ＪＰ，Ａ) 特開 平７−327021（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 3/00 H04J 3/08

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 受信した多重化伝送データからオーバー
    ヘッドデータを抜き出しパスデータに変換する第１ステ
    ップと、 前記パスデータ内に収容されたキャリッジリターンコー
    ドを検出する第２ステップと、 外部から指定された、当該多重化伝送データの転送経路
    を示すパストレースデータの期待値を、前記キャリッジ
    リターンコードの検出タイミングで一定期間保持する第
    ３ステップと、 前記キャリッジリターンコードの検出タイミングをもと
    に、前記パスデータより順次取り出された実際のパスト
    レースデータの各々と、各該パストレースデータに対応
    する前記パストレースデータの期待値とをそれぞれ比較
    し、両者間の一致／不一致を判定する第４ステップとか
    らなることを特徴とするパストレースチェック方法。
  2. 【請求項２】 ネットワーク内における当該パストレー
    スチェック装置の識別アドレスをパストレースデータと
    して出力する第１ステップと、 前記ネットワークに送信すべきパスデータ内の所定位置
    に、前記パストレースデータを、該パストレースデータ
    の少なくとも開始タイミングを表示するキャリッジリタ
    ーンコードと共に挿入する第２ステップと、 前記パスデータ内の所定位置を定めるために、前記パス
    トレースデータの挿入タイミングを定めるパルスであっ
    て、前記ネットワーク内を転送される多重化伝送データ
    のクロックに同期したパストレースデータ挿入パルスを
    生成する第３ステップと、 前記キャリッジリターンコードならびに前記パストレー
    スデータを前記パスデータに収容して前記ネットワーク
    に送信する第４ステップとからなることを特徴とするパ
    ストレースチェック方法。
  3. 【請求項３】 前記第１ステップは、変換された前記パ
    スデータを一定期間保持するステップを含み、 前記第４ステップは、前記の一定期間保持されたパスデ
    ータから前記の実際のパストレースデータを順次読み出
    して、それぞれに対応する前記パストレースデータの期
    待値と比較する請求項１に記載のパストレースチェック
    方法。
  4. 【請求項４】 前記パストレースデータを、ＳＴＳ−１
    フレームフォーマット上のＪ１バイトとして用いる請求
    項１または２に記載のパストレースチェック方法。
  5. 【請求項５】 前記パストレースデータを、ＶＴ１．５
    フレームフォーマット上のＪ２バイトとして用いる請求
    項１または２に記載のパストレースチェック方法。
  6. 【請求項６】 受信した多重化伝送データからオーバー
    ヘッドデータを抜き出しパスデータに変換するオーバー
    ヘッド抽出手段と、 前記パスデータ内に収容されたキャリッジリターンコー
    ドを検出するキャリッジリターンコード検出手段と、 外部から指定された、当該多重化伝送データの転送経路
    を示すパストレースデータの期待値を、前記キャリッジ
    リターンコードの検出タイミングで一定期間保持する期
    待値保持手段と、 前記キャリッジリターンコードの検出タイミングをもと
    に、前記パスデータより順次取り出された実際のパスト
    レースデータの各々と、各該パストレースデータに対応
    する前記パストレースデータの期待値とをそれぞれ比較
    し、両者間の一致／不一致を判定する判定手段とからな
    ることを特徴とするパストレースチェック装置。
  7. 【請求項７】 前記期待値保持手段は、 外部から指定された、当該多重化伝送データの転送経路
    を示す前記パストレースデータの期待値を検出する期待
    値検出部と、 該期待値検出部により検出された該パストレースデータ
    の期待値を、前記キャリッジリターンコードの検出タイ
    ミングで一定期間保持するラッチ部とからなる請求項６
    に記載のパストレースチェック装置。
  8. 【請求項８】 前記判定手段は、 前記オーバーヘッド抽出手段からの前記パスデータを書
    き込むメモリ部と、 前記キャリッジリターンコード検出手段からの前記キャ
    リッジリターンコードの検出タイミング信号をもとに、
    前記メモリ部に書き込まれた前記パスデータから各前記
    パストレースデータを順次読み出すための読み出しアド
    レスを生成し該メモリ部に印加するアドレス発生部と、 前記メモリ部から読み出されたパストレースデータと、
    前記ラッチ部から出力された前記パストレースデータの
    期待値との間の一致／不一致を検出する比較部とからな
    る請求項７に記載のパストレースチェック装置。
  9. 【請求項９】 前記判定手段は、 前記オーバーヘッド抽出手段からの前記パスデータを入
    力するシリアル／パラレル変換部と、 前記キャリッジリターンコード検出手段からの前記キャ
    リッジリターンコードの検出タイミング信号をもとに、
    前記シリアル／パラレル変換部に入力された前記パスデ
    ータから、各前記パストレースデータのみを順次シリア
    ルデータからパラレルデータに変換かつ一定期間保持せ
    しめるためのタイミングパルスを生成し該シリアル／パ
    ラレル変換部に印加するタイミングパルス発生部と、 前記シリアル／パラレル変換部から出力された各前記パ
    ストレースデータと、前記ラッチ部から出力された各前
    記パストレースデータの期待値との間の一致／不一致を
    検出する比較部とからなる請求項７に記載のパストレー
    スチェック装置。
  10. 【請求項１０】 前記判定手段は、 前記ラッチ部から出力された各前記パストレースデータ
    の期待値を第１比較入力として受信し、かつ、前記オー
    バーヘッド抽出手段からの前記パスデータを入力する比
    較部と、 前記キャリッジリターンコード検出手段からの前記キャ
    リッジリターンコードの検出タイミング信号をもとに、
    前記比較部に入力された前記パスデータより各前記パス
    トレースデータのみを第２比較入力として選定するため
    の比較用パルスを生成し該比較部に印加する比較用パル
    ス発生部と、 前記第１および第２比較入力を各前記比較用パルスにて
    順次比較した結果をもとに両者の一致の連続性を監視す
    るカウンタ部とからなる請求項７に記載のパストレース
    チェック装置。
  11. 【請求項１１】 ネットワーク内における当該パストレ
    ースチェック装置の識別アドレスをパストレースデータ
    として出力するパストレースデータ出力手段と、 前記ネットワークに送信すべきパスデータ内の所定位置
    に、前記パストレースデータを、該パストレースデータ
    の少なくとも開始タイミングを表示するキャリッジリタ
    ーンコードと共に挿入するパストレースデータ挿入手段
    と、前記パスデータ内の所定位置を定めるために、前記パス
    トレースデータの挿入タイミングを定めるパルスであっ
    て、 前記ネットワーク内を転送される多重化伝送データ
    のクロックに同期したパストレースデータ挿入パルスを
    生成して前記パストレースデータ挿入手段に印加する挿
    入パルス発生手段と、 前記パストレースデータ挿入手段からの前記キャリッジ
    リターンコードならびに前記パストレースデータを前記
    パスデータに収容して前記ネットワークに送信するオー
    バーヘッド挿入手段とからなることを特徴とするパスト
    レースチェック装置。
  12. 【請求項１２】 前記パストレースデータ出力手段は、 マイクロコンピュータからの前記パストレースデータを
    検出するインタフェース部と、 前記インタフェース部からの検出出力を一定期間保持す
    るラッチ部と、からなる請求項１１に記載のパストレー
    スチェック装置。
  13. 【請求項１３】 前記挿入パルス発生手段は、前記多重
    化伝送データのクロックに同期したクロックを分周する
    分周器からなり、該分周器の出力により前記ラッチ部を
    駆動する請求項１２に記載のパストレースチェック装
    置。
JP06503098A 1998-03-16 1998-03-16 パストレースチェック方法および装置 Expired - Fee Related JP3439649B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP06503098A JP3439649B2 (ja) 1998-03-16 1998-03-16 パストレースチェック方法および装置
US09/122,412 US6226270B1 (en) 1998-03-16 1998-07-24 Method and apparatus for path trace check

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06503098A JP3439649B2 (ja) 1998-03-16 1998-03-16 パストレースチェック方法および装置

Publications (2)

Publication Number Publication Date
JPH11261513A JPH11261513A (ja) 1999-09-24
JP3439649B2 true JP3439649B2 (ja) 2003-08-25

Family

ID=13275183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06503098A Expired - Fee Related JP3439649B2 (ja) 1998-03-16 1998-03-16 パストレースチェック方法および装置

Country Status (2)

Country Link
US (1) US6226270B1 (ja)
JP (1) JP3439649B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6546548B1 (en) * 1997-12-12 2003-04-08 International Business Machines Corporation Method and system for compensating for output overhead in trace data using initial calibration information
ITTO980323A1 (it) * 1998-04-15 1999-10-15 Alsthom Cge Alcatel Metodo e circuito per la rivelazione di disuguaglianze nei pacchetti d i identificazione di traccia in trame sdh.
US6345295B1 (en) * 1999-01-22 2002-02-05 International Business Machines Corporation Conducting traces in a computer system attachment network
JP2001147837A (ja) * 1999-11-18 2001-05-29 Fujitsu Ltd プログラムトレース装置及び記憶媒体
JP3539349B2 (ja) * 2000-05-11 2004-07-07 日産自動車株式会社 通信装置
US7184408B2 (en) * 2001-07-31 2007-02-27 Denton I Claude Method and apparatus for programmable generation of traffic streams
JP3827701B2 (ja) * 2002-08-28 2006-09-27 富士通株式会社 受信パストレース検出装置
US7062554B1 (en) * 2002-12-20 2006-06-13 Nortel Networks Limited Trace monitoring in a transport network
WO2004066529A1 (ja) * 2003-01-20 2004-08-05 Fujitsu Limited パストレース機能を有する光伝送装置
WO2004093359A1 (ja) * 2003-04-16 2004-10-28 Fujitsu Limited ネットワーク管理方法及びネットワーク管理装置
US7603588B1 (en) * 2004-04-20 2009-10-13 Cisco Technology, Inc. Two-stage detection of trace identifier mismatches
US7173859B2 (en) * 2004-11-16 2007-02-06 Sandisk Corporation Faster programming of higher level states in multi-level cell flash memory
US7474561B2 (en) * 2006-10-10 2009-01-06 Sandisk Corporation Variable program voltage increment values in non-volatile memory program operations
US7450426B2 (en) * 2006-10-10 2008-11-11 Sandisk Corporation Systems utilizing variable program voltage increment values in non-volatile memory program operations
JP4910624B2 (ja) * 2006-10-19 2012-04-04 日本電気株式会社 Ｓｄｈ伝送装置およびそのパス監視方法
CN101286835B (zh) * 2007-04-11 2013-03-20 华为技术有限公司 一种时钟跟踪的方法、装置及网元设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2821508B2 (ja) 1990-04-27 1998-11-05 株式会社竹中工務店 壁パネルの取付構造
JPH0897841A (ja) * 1994-09-29 1996-04-12 Hitachi Ltd パス切替伝送装置の制御方法及びパス切替伝送装置
US5675578A (en) * 1995-04-11 1997-10-07 Bell-Northern Research Ltd. Method of tracing the route of virtual connections
JP2617701B2 (ja) * 1995-06-28 1997-06-04 宮城日本電気株式会社 Ｖｔパス切替時のミスコネクション回避方法
US6078596A (en) * 1997-06-26 2000-06-20 Mci Communications Corporation Method and system of SONET line trace

Also Published As

Publication number Publication date
US6226270B1 (en) 2001-05-01
JPH11261513A (ja) 1999-09-24

Similar Documents

Publication Publication Date Title
JP3439649B2 (ja) パストレースチェック方法および装置
CA1266906A (en) Combined circuit switch and packet switching system
JPH0923241A (ja) 非同期型データの通信制御方法
JP2000312220A (ja) データ転送システム及びその転送方法
JP2001103091A (ja) 伝送方法およびネットワーク・システム
US6256326B1 (en) Pseudo-synchronization prevention method in SDH transmission mode, pseudo-synchronization preventing SDH transmission system, and transmitter-receiver in pseudo-synchronization preventing SDH transmission system
JPH02226943A (ja) ハイレベルデータリンク制御手順フレームを解析し且つ処理するためのシステム
JPH0879230A (ja) フレーム同期信号のフレームの開始位置情報を伝送しかつ検出する伝送装置
US6628674B1 (en) Apparatus depending on timing source for synchronization
US6438175B1 (en) Data transmission method and apparatus
JP3244665B2 (ja) Ｔｏｎｅ及びＤＴＭＦ発生機能を備えたＡＴＭセル変換装置及びその方法
JP2000069022A (ja) 回線終端装置
WO2004066529A1 (ja) パストレース機能を有する光伝送装置
JP4441648B2 (ja) フレーム同期回路
JP3536790B2 (ja) Ａａｌ１信号伝送による導通確認システム及びその方法
JPH08293847A (ja) 通信制御装置、通信制御方法及び通信制御システム
JP2868026B2 (ja) 非同期転送モード用の多重化装置およびその試験装置
JP2003298562A (ja) 非同期データ送受信方法
JPS6326136A (ja) デ−タ信号変換方式
JPH0697955A (ja) 伝送速度不一致検出装置
JPH08186586A (ja) Ａｔｍセル受信装置
JPH09172425A (ja) データエラー監視装置
JP2002111670A (ja) 集線多重化装置
JPH07154405A (ja) バーストデータ収容方式
JPH08237273A (ja) Ａｔｍ回線の障害監視装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030506

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140613

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees