JP2616408B2 - ポインタ付替回路 - Google Patents
ポインタ付替回路Info
- Publication number
- JP2616408B2 JP2616408B2 JP5296375A JP29637593A JP2616408B2 JP 2616408 B2 JP2616408 B2 JP 2616408B2 JP 5296375 A JP5296375 A JP 5296375A JP 29637593 A JP29637593 A JP 29637593A JP 2616408 B2 JP2616408 B2 JP 2616408B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pointer
- data signal
- input
- pointer value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明はデータ信号を多重化する
際データ信号の先頭位置をポインタ（数値）によって示
すようにした同期多重化方式に用いられ、伝送路フレー
ムから装置内フレームに切り換える際ポインタの付け替
えを行うポインタ付替回路に関する。
際データ信号の先頭位置をポインタ（数値）によって示
すようにした同期多重化方式に用いられ、伝送路フレー
ムから装置内フレームに切り換える際ポインタの付け替
えを行うポインタ付替回路に関する。
【０００２】
【従来の技術】まず、図２及び図３を参照して、この種
のポインタ付替回路について説明する。
のポインタ付替回路について説明する。
【０００３】図示のポインタ付替回路はデータ入力端子
１１を備えており、このデータ入力端子１１には伝送路
を介して多重化信号（入力データ信号）１０１が与えら
れる。さらに、ポインタ付替回路は伝送路クロック端子
１２、装置内クロック端子１３、入力（伝送路）フレー
ム端子１４、装置内フレーム端子１５、及び入力断端子
１６を備えている。そして、伝送路クロック端子１２に
は伝送路側クロック信号１０２が与えられ、装置内クロ
ック端子１３には装置内クロック信号１０３が与えられ
る。また、入力フレーム端子１４には入力フレーム同期
信号１０４が与えられ、装置内フレーム端子１５には装
置内フレーム同期信号１０５が与えられる。そして、入
力断端子１６には入力断が発生したことを示す入力断情
報（ハイ（Ｈ）レベル）が与えられる。
１１を備えており、このデータ入力端子１１には伝送路
を介して多重化信号（入力データ信号）１０１が与えら
れる。さらに、ポインタ付替回路は伝送路クロック端子
１２、装置内クロック端子１３、入力（伝送路）フレー
ム端子１４、装置内フレーム端子１５、及び入力断端子
１６を備えている。そして、伝送路クロック端子１２に
は伝送路側クロック信号１０２が与えられ、装置内クロ
ック端子１３には装置内クロック信号１０３が与えられ
る。また、入力フレーム端子１４には入力フレーム同期
信号１０４が与えられ、装置内フレーム端子１５には装
置内フレーム同期信号１０５が与えられる。そして、入
力断端子１６には入力断が発生したことを示す入力断情
報（ハイ（Ｈ）レベル）が与えられる。
【０００４】第１のフレームカウンタ１７は伝送路クロ
ック信号１０２及び入力フレーム同期信号１０４を受
け、伝送路側（つまり、入力データ信号）のフレームを
カウントとして伝送路側カウント信号（カウント値）１
０８を送出するとともに入力データ信号中のポインタ挿
入位置を示す伝送路側ポインタ挿入位置信号１０９（こ
こではカウント値（ｎ＋１）の位置を示す）を送出す
る。
ック信号１０２及び入力フレーム同期信号１０４を受
け、伝送路側（つまり、入力データ信号）のフレームを
カウントとして伝送路側カウント信号（カウント値）１
０８を送出するとともに入力データ信号中のポインタ挿
入位置を示す伝送路側ポインタ挿入位置信号１０９（こ
こではカウント値（ｎ＋１）の位置を示す）を送出す
る。
【０００５】第１のリタイミング回路１８では入力デー
タ信号１０１及び伝送路側ポインタ挿入位置信号１０９
を受けて伝送路側ポインタ挿入位置信号１０９によって
入力データ信号をリタイミングしてポインタ値１１０を
得る。そして、このポインタ値１１０は一致検出回路１
９に与えられる。一致検出回路１９には伝送路側カウン
ト信号１０８も与えられ、一致検出回路１９ではポイン
タ値１１０と伝送路側カウント値１０８とが一致する
と、一致検出信号１１１を送出する。そして、この一致
検出信号１１１は先頭データ位置信号として一時記憶回
路２０に与えられる。
タ信号１０１及び伝送路側ポインタ挿入位置信号１０９
を受けて伝送路側ポインタ挿入位置信号１０９によって
入力データ信号をリタイミングしてポインタ値１１０を
得る。そして、このポインタ値１１０は一致検出回路１
９に与えられる。一致検出回路１９には伝送路側カウン
ト信号１０８も与えられ、一致検出回路１９ではポイン
タ値１１０と伝送路側カウント値１０８とが一致する
と、一致検出信号１１１を送出する。そして、この一致
検出信号１１１は先頭データ位置信号として一時記憶回
路２０に与えられる。
【０００６】一時記憶回路２０には入力データ信号１０
１が供給されており、一時記憶回路２０では伝送路側ク
ロック信号１０２によって先頭データ位置信号及び入力
データ信号を書き込みデータとして書き込み、装置内ク
ロック信号１０３によってこれら書き込みデータを読み
出す。
１が供給されており、一時記憶回路２０では伝送路側ク
ロック信号１０２によって先頭データ位置信号及び入力
データ信号を書き込みデータとして書き込み、装置内ク
ロック信号１０３によってこれら書き込みデータを読み
出す。
【０００７】第２のフレームカウンタ２１には装置内ク
ロック信号１０３及び装置内フレーム同期信号１０５が
与えられ、これによって、装置内フレームをカウントし
て装置内カウント信号１１３及び装置内（出力）データ
信号のポインタ挿入位置を示す装置内ポインタ挿入位置
信号１１４を送出する。
ロック信号１０３及び装置内フレーム同期信号１０５が
与えられ、これによって、装置内フレームをカウントし
て装置内カウント信号１１３及び装置内（出力）データ
信号のポインタ挿入位置を示す装置内ポインタ挿入位置
信号１１４を送出する。
【０００８】前述のようにして一時記憶回路２０から先
頭データ位置信号１１６が読み出される。そして、この
先頭データ位置信号１１６は第２及び第３のリタイミン
グ回路２２及び２３に与えられる。一方、一時記憶回路
２０から読み出された読出データ信号１１６はポインタ
値挿入回路２４に与えられる。
頭データ位置信号１１６が読み出される。そして、この
先頭データ位置信号１１６は第２及び第３のリタイミン
グ回路２２及び２３に与えられる。一方、一時記憶回路
２０から読み出された読出データ信号１１６はポインタ
値挿入回路２４に与えられる。
【０００９】第２のリタイミング回路２２には装置内カ
ウント信号１１３が与えられており、第１のリタイミン
グ回路２２では装置内カウント信号１１３によって先頭
データ位置信号１１６をリタイミングしてポインタ値１
１７（装置内ポインタ値）を出力する。そして、このポ
インタ値１１７は第２のリタイミング回路２３、ポイン
タ値挿入回路２４、及び不一致検出回路２５に与えられ
る。そして、ポインタ挿入回路２４では装置内ポインタ
挿入位置信号１１４に応じて読出データ信号１１６にポ
インタ値１１７を挿入して（多重して）出力データ１２
０として出力端子２６から出力する。
ウント信号１１３が与えられており、第１のリタイミン
グ回路２２では装置内カウント信号１１３によって先頭
データ位置信号１１６をリタイミングしてポインタ値１
１７（装置内ポインタ値）を出力する。そして、このポ
インタ値１１７は第２のリタイミング回路２３、ポイン
タ値挿入回路２４、及び不一致検出回路２５に与えられ
る。そして、ポインタ挿入回路２４では装置内ポインタ
挿入位置信号１１４に応じて読出データ信号１１６にポ
インタ値１１７を挿入して（多重して）出力データ１２
０として出力端子２６から出力する。
【００１０】ところで、入力データ信号１０１において
ポインタ値が更新されると出力信号１２０にはポインタ
値更新情報が付加される。このポインタ値更新情報は一
般にニューデータフラグと呼ばれ、次段のポインタ処理
回路におけるポインタ更新を高速に行うために用いられ
る。
ポインタ値が更新されると出力信号１２０にはポインタ
値更新情報が付加される。このポインタ値更新情報は一
般にニューデータフラグと呼ばれ、次段のポインタ処理
回路におけるポインタ更新を高速に行うために用いられ
る。
【００１１】上述の理由から、第３のリタイミング回路
２３では先頭データ位置信号１１６をポインタ値１１７
でリタイミングして前フレームのポインタ値１１８を出
力する。そして、不一致検出回路２５ではポインタ値１
１７とポインタ値１１８とを比較して不一致であると、
ポインタ値更新情報１１９をポインタ値挿入回路２４に
与える。
２３では先頭データ位置信号１１６をポインタ値１１７
でリタイミングして前フレームのポインタ値１１８を出
力する。そして、不一致検出回路２５ではポインタ値１
１７とポインタ値１１８とを比較して不一致であると、
ポインタ値更新情報１１９をポインタ値挿入回路２４に
与える。
【００１２】入力断時にはおいては、入力断端子１６か
ら入力断情報（ハイ（Ｈ）レベル）が与えられ、これに
よって、第２のリタイミング回路２２ではポインタ値１
１７を警報時ポインタ（通常すべて“１（２進数）”）
として出力する。この結果、出力データ信号１２０には
警報時ポインタ値が挿入されることになる。
ら入力断情報（ハイ（Ｈ）レベル）が与えられ、これに
よって、第２のリタイミング回路２２ではポインタ値１
１７を警報時ポインタ（通常すべて“１（２進数）”）
として出力する。この結果、出力データ信号１２０には
警報時ポインタ値が挿入されることになる。
【００１３】
【発明が解決しようとする課題】ところで、伝送路側ク
ロック信号１０２は通常伝送路データ信号（入力データ
信号）１０１から抽出される結果、入力データ信号１０
１が断になると、伝送路側クロック信号１０２も断とな
る。この際、第１のフレームカウンタ１７は停止して一
時記憶回路６への書き込みも停止する。但し、装置内ク
ロック信号１０３及びフレーム同期信号１０５が断（停
止）しなければ、一時記憶回路２０は正常に読出動作を
行う。
ロック信号１０２は通常伝送路データ信号（入力データ
信号）１０１から抽出される結果、入力データ信号１０
１が断になると、伝送路側クロック信号１０２も断とな
る。この際、第１のフレームカウンタ１７は停止して一
時記憶回路６への書き込みも停止する。但し、装置内ク
ロック信号１０３及びフレーム同期信号１０５が断（停
止）しなければ、一時記憶回路２０は正常に読出動作を
行う。
【００１４】前述のように、一時記憶回路２０は伝送路
クロック位相から装置内クロック位相へ入力データ信号
を乗せ換えるために用いられる。このため、一時記憶回
路２０の容量はデータ信号のフレーム周期に比べて短
く、一時記憶回路２０においてはデータ信号のフレーム
周期として独立して書き込み／読み出し動作が行われ
る。
クロック位相から装置内クロック位相へ入力データ信号
を乗せ換えるために用いられる。このため、一時記憶回
路２０の容量はデータ信号のフレーム周期に比べて短
く、一時記憶回路２０においてはデータ信号のフレーム
周期として独立して書き込み／読み出し動作が行われ
る。
【００１５】上述の記載から明らかなように、従来のポ
インタ付替回路においては、先頭データ位置信号１１１
が一時記憶回路２０へ書き込まれた直後に入力データ信
号１０１が断になると、一時記憶回路２０の容量と同一
の周期で先頭データ位置信号１１６が出力されることに
なる。この際、出力データ信号１２０には前述の警報時
ポインタ値が出力されるから問題はない。
インタ付替回路においては、先頭データ位置信号１１１
が一時記憶回路２０へ書き込まれた直後に入力データ信
号１０１が断になると、一時記憶回路２０の容量と同一
の周期で先頭データ位置信号１１６が出力されることに
なる。この際、出力データ信号１２０には前述の警報時
ポインタ値が出力されるから問題はない。
【００１６】ところが、入力データ信号断が回復した直
後、正しい先頭位置データ信号が一時記憶回路２０に書
き込まれる前に入力断となる直前の先頭データ位置信号
１１６が読み出されると、データ出力信号１２０には誤
ったポインタ値及びポインタ更新情報が含まれることに
なってしまう。
後、正しい先頭位置データ信号が一時記憶回路２０に書
き込まれる前に入力断となる直前の先頭データ位置信号
１１６が読み出されると、データ出力信号１２０には誤
ったポインタ値及びポインタ更新情報が含まれることに
なってしまう。
【００１７】誤ったポインタ値の出力は一回だけである
が、一般にポインタ処理回路ではポインタ値更新に関し
て保護機能が設けられており、このため、一度ポインタ
値を更新するとそのフレーム間はポインタ値の更新が禁
止される。従って、上述のように誤ったポインタ値が出
力されると、入力断からの復帰が遅れてしまうという問
題点がある。
が、一般にポインタ処理回路ではポインタ値更新に関し
て保護機能が設けられており、このため、一度ポインタ
値を更新するとそのフレーム間はポインタ値の更新が禁
止される。従って、上述のように誤ったポインタ値が出
力されると、入力断からの復帰が遅れてしまうという問
題点がある。
【００１８】本発明の目的は入力断からの復帰が遅れる
ことのないポインタ付替回路を提供することにある。
ことのないポインタ付替回路を提供することにある。
【００１９】
【課題を解決するための手段】本発明によれば、伝送路
を介して複数の伝送路フレームで構成され該伝送路フレ
ーム毎にデータ信号の先頭位置を示すポインタ値を有す
る入力データ信号を受け、該入力データ信号を装置内フ
レームで構成された出力データ信号に変換する際前記ポ
インタの付け替えを行うポインタ付替回路において、前
記伝送路フレームの先頭位置を示す伝送路フレーム同期
信号を受け前記伝送路フレームをカウントして伝送路カ
ウント値を送出するとともに前記ポインタ値の挿入位置
を示す伝送路ポインタ挿入位置信号を生成する第１の手
段と、前記挿入位置信号に基づいて前記入力データ信号
から前記ポインタ値を取り出す第２の手段と、前記ポイ
ンタ値と前記カウント値とが一致するか否かを検出して
一致した際ロウレベルである一致信号を送出する第３の
手段と、前記一致信号及び前記入力データ信号を書き込
み一致信号及び書き込みデータ信号として書き込むとと
もに該書き込み一致信号及び該書き込みデータ信号を読
出一致信号及び読出データ信号として読み出す記憶手段
と、前記装置内フレームの先頭位置を示す装置内フレー
ム同期信号を受け装置内フレームをカウントして装置内
カウント値を送出するとともに前記出力データ信号にお
けるポインタ値の挿入位置を示す装置内ポインタ挿入位
置信号を生成する第４の手段と、前記読出一致信号に基
づいて前記装置内カウント値をラッチして第１のラッチ
信号として出力する第５の手段と、前記読出一致信号に
基づいて前記第１のラッチ信号をリタイミングしてリタ
イミング信号として出力する第６の手段と、前記第１の
ラッチ信号と前記リタイミング信号とが不一致であると
ポインタ値更新情報を出力する第７の手段と、前記装置
内ポインタ挿入位置信号に基づいて前記読出データ信号
に前記第１のラッチ信号及び前記ポインタ値更新情報を
挿入して前記出力データ信号とする第８の手段とを有
し、さらに、伝送路クロック信号及び装置内クロック信
号を選択的に前記第１の手段及び前記記憶手段に与える
選択手段と、前記入力データ信号が断となった際前記一
致信号をハイレベルに固定する固定手段とを有すること
を特徴とするポインタ付替回路が得られる。
を介して複数の伝送路フレームで構成され該伝送路フレ
ーム毎にデータ信号の先頭位置を示すポインタ値を有す
る入力データ信号を受け、該入力データ信号を装置内フ
レームで構成された出力データ信号に変換する際前記ポ
インタの付け替えを行うポインタ付替回路において、前
記伝送路フレームの先頭位置を示す伝送路フレーム同期
信号を受け前記伝送路フレームをカウントして伝送路カ
ウント値を送出するとともに前記ポインタ値の挿入位置
を示す伝送路ポインタ挿入位置信号を生成する第１の手
段と、前記挿入位置信号に基づいて前記入力データ信号
から前記ポインタ値を取り出す第２の手段と、前記ポイ
ンタ値と前記カウント値とが一致するか否かを検出して
一致した際ロウレベルである一致信号を送出する第３の
手段と、前記一致信号及び前記入力データ信号を書き込
み一致信号及び書き込みデータ信号として書き込むとと
もに該書き込み一致信号及び該書き込みデータ信号を読
出一致信号及び読出データ信号として読み出す記憶手段
と、前記装置内フレームの先頭位置を示す装置内フレー
ム同期信号を受け装置内フレームをカウントして装置内
カウント値を送出するとともに前記出力データ信号にお
けるポインタ値の挿入位置を示す装置内ポインタ挿入位
置信号を生成する第４の手段と、前記読出一致信号に基
づいて前記装置内カウント値をラッチして第１のラッチ
信号として出力する第５の手段と、前記読出一致信号に
基づいて前記第１のラッチ信号をリタイミングしてリタ
イミング信号として出力する第６の手段と、前記第１の
ラッチ信号と前記リタイミング信号とが不一致であると
ポインタ値更新情報を出力する第７の手段と、前記装置
内ポインタ挿入位置信号に基づいて前記読出データ信号
に前記第１のラッチ信号及び前記ポインタ値更新情報を
挿入して前記出力データ信号とする第８の手段とを有
し、さらに、伝送路クロック信号及び装置内クロック信
号を選択的に前記第１の手段及び前記記憶手段に与える
選択手段と、前記入力データ信号が断となった際前記一
致信号をハイレベルに固定する固定手段とを有すること
を特徴とするポインタ付替回路が得られる。
【００２０】
【実施例】以下本発明について実施例によって説明す
る。
る。
【００２１】図１を参照して、この実施例では図２に示
すポインタ付替回路と同一の構成要素については同一の
参照番号を付し説明を省略する。
すポインタ付替回路と同一の構成要素については同一の
参照番号を付し説明を省略する。
【００２２】図示のポインタ付替回路は図２に示すポイ
ンタ付替回路の構成要素に加えて選択回路２７及びＯＲ
ゲート２８を備えている。選択回路２７は伝送路クロッ
ク端子１２及び装置内クロック端子１３に接続されてお
り、伝送路側クロック信号１０２及び装置内クロック信
号１０３が与えられる。通常状態においては、選択回路
２７は伝送路側クロック信号１０２を選択して、第１の
フレームカウンタ１７及び一時記憶回路２０に与える。
この際の動作は図２に示すポインタ付替回路と同様とな
る。
ンタ付替回路の構成要素に加えて選択回路２７及びＯＲ
ゲート２８を備えている。選択回路２７は伝送路クロッ
ク端子１２及び装置内クロック端子１３に接続されてお
り、伝送路側クロック信号１０２及び装置内クロック信
号１０３が与えられる。通常状態においては、選択回路
２７は伝送路側クロック信号１０２を選択して、第１の
フレームカウンタ１７及び一時記憶回路２０に与える。
この際の動作は図２に示すポインタ付替回路と同様とな
る。
【００２３】入力データ信号１０１が断となると、入力
断情報１０６によって選択回路２７は装置内クロック信
号１０３を選択して第１のフレームカウンタ１７及び一
時記憶回路２０に与える。
断情報１０６によって選択回路２７は装置内クロック信
号１０３を選択して第１のフレームカウンタ１７及び一
時記憶回路２０に与える。
【００２４】一方、ＯＲゲート２８は一致検出回路１９
及び入力断端子１６に接続されており、入力断情報１０
６が与えられると、ＯＲゲート２８の出力はハイ（Ｈ）
レベルに固定されることになる。つまり、一時記憶回路
２０にはハイレベルに固定された一致検出信号１１１が
与えられることになる。この結果、実質的に先頭データ
位置信号の一時記憶回路２０への書き込みは行われない
ことになる。
及び入力断端子１６に接続されており、入力断情報１０
６が与えられると、ＯＲゲート２８の出力はハイ（Ｈ）
レベルに固定されることになる。つまり、一時記憶回路
２０にはハイレベルに固定された一致検出信号１１１が
与えられることになる。この結果、実質的に先頭データ
位置信号の一時記憶回路２０への書き込みは行われない
ことになる。
【００２５】上述の動作によって入力データ信号が断の
際、一時記憶回路２０には装置内クロック信号１０３に
よって先頭データ位置信号に対して割り当てられたメモ
リ領域にすべて“１”が書き込まれることになって、こ
の結果、入力データ信号の断状態が回復して正常になる
まで実質的に先頭データ位置信号の読み出しができず、
復帰時に誤ったポインタ値が出力されることがない。
際、一時記憶回路２０には装置内クロック信号１０３に
よって先頭データ位置信号に対して割り当てられたメモ
リ領域にすべて“１”が書き込まれることになって、こ
の結果、入力データ信号の断状態が回復して正常になる
まで実質的に先頭データ位置信号の読み出しができず、
復帰時に誤ったポインタ値が出力されることがない。
【００２６】
【発明の効果】以上説明したように本発明では入力デー
タ信号が断状態から復旧した際誤ったポインタ値を出力
することがなく、その結果、入力断からの復帰が遅れる
ことがない。
タ信号が断状態から復旧した際誤ったポインタ値を出力
することがなく、その結果、入力断からの復帰が遅れる
ことがない。
【図面の簡単な説明】
【図１】本発明によるポインタ付替回路の一実施例を示
すブロック図である。
すブロック図である。
【図２】従来のポインタ付替回路を示すブロック図であ
る。
る。
【図３】ポインタ付替回路の動作を説明するための信号
タイミング図である。
タイミング図である。
１１ データ入力端子 １２ 伝送路クロック端子 １３ 装置内クロック端子 １４ 入力（伝送路）フレーム端子 １５ 装置内フレーム端子 １６ 入力断端子 １７ 第１のフレームカウンタ １８ 第１のリタイミング回路 １９ 一致検出回路 ２０ 一時記憶回路 ２１ 第２のフレームカウンタ ２２ 第２のリタイミング回路 ２３ 第３のリタイミング回路 ２４ ポインタ値挿入回路 ２５ 不一致検出回路 ２６ 出力端子 ２７ 選択回路 ２８ ＯＲゲート
Claims (3)
- 【請求項１】 伝送路を介して複数の伝送路フレームで
構成され該伝送路フレーム毎にデータ信号の先頭位置を
示すポインタ値を有する入力データ信号を受け、該入力
データ信号を装置内フレームで構成された出力データ信
号に変換する際前記ポインタの付け替えを行うポインタ
付替回路において、前記伝送路フレームの先頭位置を示
す伝送路フレーム同期信号を受け前記伝送路フレームを
カウントして伝送路カウント値を送出するとともに前記
ポインタ値の挿入位置を示す伝送路ポインタ挿入位置信
号を生成する第１の手段と、前記挿入位置信号に基づい
て前記入力データ信号から前記ポインタ値を取り出す第
２の手段と、前記ポインタ値と前記カウント値とが一致
するか否かを検出して一致した際ロウレベルである一致
信号を送出する第３の手段と、前記一致信号及び前記入
力データ信号を書き込み一致信号及び書き込みデータ信
号として書き込むとともに該書き込み一致信号及び該書
き込みデータ信号を読出一致信号及び読出データ信号と
して読み出す記憶手段と、前記装置内フレームの先頭位
置を示す装置内フレーム同期信号を受け装置内フレーム
をカウントして装置内カウント値を送出するとともに前
記出力データ信号におけるポインタ値の挿入位置を示す
装置内ポインタ挿入位置信号を生成する第４の手段と、
前記読出一致信号に基づいて前記装置内カウント値をラ
ッチして第１のラッチ信号として出力する第５の手段
と、前記読出一致信号に基づいて前記第１のラッチ信号
をリタイミングしてリタイミング信号として出力する第
６の手段と、前記第１のラッチ信号と前記リタイミング
信号とが不一致であるとポインタ値更新情報を出力する
第７の手段と、前記装置内ポインタ挿入位置信号に基づ
いて前記読出データ信号に前記第１のラッチ信号及び前
記ポインタ値更新情報を挿入して前記出力データ信号と
する第８の手段とを有し、さらに、伝送路クロック信号
及び装置内クロック信号を選択的に前記第１の手段及び
前記記憶手段に与える選択手段と、前記入力データ信号
が断となった際前記一致信号をハイレベルに固定する固
定手段とを有することを特徴とするポインタ付替回路。 - 【請求項２】 請求項１に記載されたポインタ付替回路
において、前記選択手段は前記入力データ信号が断とな
ったことを示す入力断情報を受けた際前記装置内クロッ
ク信号を選択するようにしたことを特徴とするポインタ
付替回路。 - 【請求項３】 請求項２に記載されたポインタ付替回路
において、前記固定手段は前記一致信号及び前記入力断
情報が与えられ前記入力断情報を受けた際前記ハイレベ
ルを出力するＯＲゲートであることを特徴とするポイン
タ付替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5296375A JP2616408B2 (ja) | 1993-11-26 | 1993-11-26 | ポインタ付替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5296375A JP2616408B2 (ja) | 1993-11-26 | 1993-11-26 | ポインタ付替回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07154359A JPH07154359A (ja) | 1995-06-16 |
| JP2616408B2 true JP2616408B2 (ja) | 1997-06-04 |
Family
ID=17832742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5296375A Expired - Fee Related JP2616408B2 (ja) | 1993-11-26 | 1993-11-26 | ポインタ付替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2616408B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3615409B2 (ja) | 1999-01-29 | 2005-02-02 | 沖電気工業株式会社 | パケット通信装置 |
-
1993
- 1993-11-26 JP JP5296375A patent/JP2616408B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07154359A (ja) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7599459B2 (en) | Receiving apparatus, data transmission system and receiving method | |
| EP0372458B1 (en) | Synchronous multiplex transmission apparatus | |
| JP2616408B2 (ja) | ポインタ付替回路 | |
| KR100433079B1 (ko) | 입력 데이터 처리 회로 | |
| CN1327644C (zh) | 测距系统中的相位差延迟控制系统 | |
| JP2616383B2 (ja) | ポインタ付け替え回路 | |
| JPH08249822A (ja) | シンク検出方法及びシンク検出回路 | |
| JP3868047B2 (ja) | バッファ回路 | |
| JP3010634B2 (ja) | フレーム同期多重処理方式 | |
| JP3957574B2 (ja) | セグメント分割多重化装置及びそれに用いるセグメント分割多重化方法 | |
| JP3338237B2 (ja) | 同期再生回路 | |
| JP3106962B2 (ja) | データ伝送経路の識別情報生成システム | |
| JP2658927B2 (ja) | 多重伝送方法およびその装置 | |
| JP2861901B2 (ja) | クロック位相同期回路 | |
| JP3108328B2 (ja) | 同期再生回路 | |
| JPH08298494A (ja) | フレーム位相乗り換え方法、フレーム位相乗り換え回路およびポインタ処理回路 | |
| JP2760323B2 (ja) | Ａｔｍセルフォーマット変換回路 | |
| JP2802143B2 (ja) | ビット同期回路 | |
| JPS59224943A (ja) | バツフア回路 | |
| US20020097754A1 (en) | Elastic store circuit | |
| JPH05244111A (ja) | ポインタ乗換制御方式 | |
| JP3075273B2 (ja) | セルバッファ制御回路 | |
| JPH06334619A (ja) | ポインタ値付け替え回路 | |
| JPS63124651A (ja) | 伝送デ−タ保護回路 | |
| JPH03139040A (ja) | ループ状伝送路における中央同期装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |