JPH03139040A - ループ状伝送路における中央同期装置 - Google Patents
ループ状伝送路における中央同期装置Info
- Publication number
- JPH03139040A JPH03139040A JP1277514A JP27751489A JPH03139040A JP H03139040 A JPH03139040 A JP H03139040A JP 1277514 A JP1277514 A JP 1277514A JP 27751489 A JP27751489 A JP 27751489A JP H03139040 A JPH03139040 A JP H03139040A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- buffer memory
- frame synchronization
- loop
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 22
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 238000012937 correction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は複数のステーションがループ状に接続された
ループ状伝送システムにおいて、伝送路上にフレームを
巡回させる中央同期装置に関する。
ループ状伝送システムにおいて、伝送路上にフレームを
巡回させる中央同期装置に関する。
第２図は、情報処理学会「ローカルエリアネットワーク
」シンポジュウム論文集、頁１００（昭和５５年９月発
行）に掲載されたＬＡＮにおける中央同期装置を示した
もので、ｌはフレーム同期部、２は受信シリアル信号を
パラレル信号に変換するＳＰ変換部、３はフレーム遅延
補正用バッファメモリ、４は送信スロットアドレスカウ
ンタ、５はフレーム同期パターン送出部、６はＰＳ変換
部、７は同期外れ時にバッファメモリ３への書込みを禁
止するゲートである。
」シンポジュウム論文集、頁１００（昭和５５年９月発
行）に掲載されたＬＡＮにおける中央同期装置を示した
もので、ｌはフレーム同期部、２は受信シリアル信号を
パラレル信号に変換するＳＰ変換部、３はフレーム遅延
補正用バッファメモリ、４は送信スロットアドレスカウ
ンタ、５はフレーム同期パターン送出部、６はＰＳ変換
部、７は同期外れ時にバッファメモリ３への書込みを禁
止するゲートである。
受信シリアル信号は、同期語及び伝送路ステータス／管
理情報領域として用いられるチャンネルと、接続制御及
び通信用のデータスロットとして用いられるチャンネル
からなるフレームを有しており、フレーム同期部ｌは、
受信シリアル信号のフレーム同期を獲得し、ＳＰ変換部
２らか出力された受信スロットをスロットアドレスに従
いバッファメモリに３書込む。送信スロットアドレスカ
ウンタ４は独自のタイミングで動作し、フレーム同期パ
ターン発注部５とバッファメモリ３に対し、読出し信号
を与えて、送信フレームを構築させる。
理情報領域として用いられるチャンネルと、接続制御及
び通信用のデータスロットとして用いられるチャンネル
からなるフレームを有しており、フレーム同期部ｌは、
受信シリアル信号のフレーム同期を獲得し、ＳＰ変換部
２らか出力された受信スロットをスロットアドレスに従
いバッファメモリに３書込む。送信スロットアドレスカ
ウンタ４は独自のタイミングで動作し、フレーム同期パ
ターン発注部５とバッファメモリ３に対し、読出し信号
を与えて、送信フレームを構築させる。
これにより、受信フレーム中のデータスロ・ントは送信
フレームに乗せかえられてＳＰ変換部６でシリアル信号
に変換されたのちループ状伝送路へ送出される。
フレームに乗せかえられてＳＰ変換部６でシリアル信号
に変換されたのちループ状伝送路へ送出される。
ループ状伝送路に障害が発生して受信フレームの同期外
が発生した場合、フレーム同期部１は同期外れが確定す
ると、前方保護の後、同期外れ信号を送出して、ゲート
７を閉じて、バッファメモＩ７３への書込みを禁止し、
読出し出力は「０」もしくはＮＪにホールドさせる。
が発生した場合、フレーム同期部１は同期外れが確定す
ると、前方保護の後、同期外れ信号を送出して、ゲート
７を閉じて、バッファメモＩ７３への書込みを禁止し、
読出し出力は「０」もしくはＮＪにホールドさせる。
（発明が解決しようとする課題）
従って、同期外れが無くなり、フレーム同期が獲得され
てバッファメモリ３からの読出しが開始されると、フレ
ーム同期外れが発生したのち書込みが禁止されるまでの
間にバッファメモリ３に書込まれた受信データが読出さ
れることになり、本来書込まれることのない同期パター
ンが送信フレームのデータスロットに乗ることになり、
ステーション側がこれに誤同期する可能性が生じ、同期
獲得に要する時間の増大を招いたり、最悪の場合には、
誤同期から脱することができなくなるという問題があっ
た。
てバッファメモリ３からの読出しが開始されると、フレ
ーム同期外れが発生したのち書込みが禁止されるまでの
間にバッファメモリ３に書込まれた受信データが読出さ
れることになり、本来書込まれることのない同期パター
ンが送信フレームのデータスロットに乗ることになり、
ステーション側がこれに誤同期する可能性が生じ、同期
獲得に要する時間の増大を招いたり、最悪の場合には、
誤同期から脱することができなくなるという問題があっ
た。
この発明は上記問題を解消するためになされたもので、
フレーム同期外れ中の受信データがフレム同期獲得後に
読出されることの無い中央同期装置を提供することを目
的とする。
フレーム同期外れ中の受信データがフレム同期獲得後に
読出されることの無い中央同期装置を提供することを目
的とする。
この発明は上記目的を達成するため、フレーム同期部は
フレーム同期外れ検出後は、フレーム同期が獲得される
まで、バッファメモリの受信データスロットに対応する
アドレスに「０」もしくは「ｌ」の固定値を書込ませる
構成としたものであり、請求項２では、後方保護段数を
フレーム遅延補正用バッファメモリの最大蓄積フレーム
数より多くしている。
フレーム同期外れ検出後は、フレーム同期が獲得される
まで、バッファメモリの受信データスロットに対応する
アドレスに「０」もしくは「ｌ」の固定値を書込ませる
構成としたものであり、請求項２では、後方保護段数を
フレーム遅延補正用バッファメモリの最大蓄積フレーム
数より多くしている。
（作用〕
この発明では、フレーム同期外れ検出後はバッファメモ
リは初期化されることになるので、フレム同期獲得後に
、ループ状伝送路に送出されるフレームに、ステーショ
ンの誤同期を招くデータが入ることはない。
リは初期化されることになるので、フレム同期獲得後に
、ループ状伝送路に送出されるフレームに、ステーショ
ンの誤同期を招くデータが入ることはない。
以下、この発明の１実施例を図面を参照して説明する。
第１図においては、前記したゲート７が除去されており
、フレーム同期部１はフレーム同期外れを検出した場合
に、出力データホールド信号をＳＰ変換部２に送出する
点において、前記第２図の構成と相違する。
、フレーム同期部１はフレーム同期外れを検出した場合
に、出力データホールド信号をＳＰ変換部２に送出する
点において、前記第２図の構成と相違する。
この構成において、前記した同期外れが発生すると、フ
レーム同期部１から送出される同期外れ信号を受けたバ
ッファメモリ３は出力を「０」または「１」にホールド
し、同時に、ＳＰ変換部２は出力データホールド信号を
受けて、バッファメモリ３に書き込むデータを「０」ま
たは「１」にホールドして書き込みを継続し、この状態
が少なくとも後方保護膜数分継続するため、バッファメ
モリ３の内容は全て「０」または「１」に初期化される
ことになる。
レーム同期部１から送出される同期外れ信号を受けたバ
ッファメモリ３は出力を「０」または「１」にホールド
し、同時に、ＳＰ変換部２は出力データホールド信号を
受けて、バッファメモリ３に書き込むデータを「０」ま
たは「１」にホールドして書き込みを継続し、この状態
が少なくとも後方保護膜数分継続するため、バッファメ
モリ３の内容は全て「０」または「１」に初期化される
ことになる。
フレーム同期獲得後は、送出フレーム中のブタスロット
部に、対応するバッファメモリ３の出力データを載せて
送出することになるが、バッファメモリ３は初期化され
ているので、不要な同期パターンが送出されることは無
い。
部に、対応するバッファメモリ３の出力データを載せて
送出することになるが、バッファメモリ３は初期化され
ているので、不要な同期パターンが送出されることは無
い。
この発明は以上説明した通り、フレーム同期外れを検出
した場合に、バッファメモリを初期化する構成としたか
ら、フレーム同期外れ中に誤書込みされたデータがフレ
ーム同期獲得後に読出されて送信フレームに乗るような
ことは無く、従来に比して、信転性を向上することがで
きるつ
した場合に、バッファメモリを初期化する構成としたか
ら、フレーム同期外れ中に誤書込みされたデータがフレ
ーム同期獲得後に読出されて送信フレームに乗るような
ことは無く、従来に比して、信転性を向上することがで
きるつ
第１図はこの発明の実施例を示すブロック図、第２図は
従来の中央同期装置を示すブロック図である。 図において、１−フレーム同期部、２−３ Ｐ変ｆＡ
部、３−バッファメモリ、４−送信スロットアドレスカ
ウンタ、５−・フレーム同期パターン発生部、６−・ｐ
ｓ変換部。 なお、図中、同一符号は同一または相当部分を示す。
従来の中央同期装置を示すブロック図である。 図において、１−フレーム同期部、２−３ Ｐ変ｆＡ
部、３−バッファメモリ、４−送信スロットアドレスカ
ウンタ、５−・フレーム同期パターン発生部、６−・ｐ
ｓ変換部。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 ループ状伝送路から受信した伝送信号のフレーム同期を
チェックするフレーム同期部と該フレーム中のデータを
そのスロットに対応するアドレスに一旦格納するバッフ
ァメモリを有し、該バッファメモリ内の上記データを送
信フレームのスロットに乗せかえて上記ループ状伝送路
に送出し、フレーム同期外れ時は上記バッファメモリの
読出し出力を「０」もしくは「１」に同定して後方段保
護を行う中央同期装置において、上記フレーム同期部は
フレーム同期外れ検出後は、フレーム同期が獲得される
まで、上記バッファメモリの上記スロットに対応するア
トレスに「０」もしくは「１」の固定値を書込ませるこ
とを特徴とするループ状伝送路の中央同期装置。 （２）後方保護段数はバッファメモリの最大蓄積フレー
ム数より多いことを特徴とする請求項１記載のループ状
伝送路の中央同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1277514A JPH03139040A (ja) | 1989-10-24 | 1989-10-24 | ループ状伝送路における中央同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1277514A JPH03139040A (ja) | 1989-10-24 | 1989-10-24 | ループ状伝送路における中央同期装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03139040A true JPH03139040A (ja) | 1991-06-13 |
Family
ID=17584660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1277514A Pending JPH03139040A (ja) | 1989-10-24 | 1989-10-24 | ループ状伝送路における中央同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03139040A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011259029A (ja) * | 2010-06-04 | 2011-12-22 | Panasonic Electric Works Co Ltd | 無線通信装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60239148A (ja) * | 1984-05-14 | 1985-11-28 | Mitsubishi Electric Corp | ２重化リング形伝送システム |
-
1989
- 1989-10-24 JP JP1277514A patent/JPH03139040A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60239148A (ja) * | 1984-05-14 | 1985-11-28 | Mitsubishi Electric Corp | ２重化リング形伝送システム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011259029A (ja) * | 2010-06-04 | 2011-12-22 | Panasonic Electric Works Co Ltd | 無線通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4161719A (en) | System for controlling synchronization in a digital communication system | |
| US4316284A (en) | Frame resynchronization circuit for digital receiver | |
| GB1566320A (en) | Data transmission system | |
| US5293409A (en) | Elastic buffer | |
| JPH03139040A (ja) | ループ状伝送路における中央同期装置 | |
| US7940651B2 (en) | Momentary-disconnection-free switching device | |
| WO1990004294A1 (en) | Method and apparatus for detecting impending overflow and/or underrun of elasticity buffer | |
| JPH09181729A (ja) | Ａｔｍ端末用時分割多重通信制御回路 | |
| US5590279A (en) | Memory data copying apparatus | |
| KR100231286B1 (ko) | 패킷 라우터장치 | |
| JP3010634B2 (ja) | フレーム同期多重処理方式 | |
| JP3341326B2 (ja) | フレーム同期方法及び伝送装置 | |
| JP2616408B2 (ja) | ポインタ付替回路 | |
| JP3338237B2 (ja) | 同期再生回路 | |
| JP3110387B2 (ja) | マルチフレーム同期検出装置 | |
| JP2739528B2 (ja) | Ｓｄ信号データのｔｓｓｉ保証方式 | |
| JP3108328B2 (ja) | 同期再生回路 | |
| JP2963821B2 (ja) | ビットバッファ回路 | |
| JP3868047B2 (ja) | バッファ回路 | |
| JP3161795B2 (ja) | 位相制御装置 | |
| KR20000026467A (ko) | 비동기 데이터 통신 장치 | |
| JP3027652B2 (ja) | 位相制御回路 | |
| JPH057905B2 (ja) | ||
| JPS603245A (ja) | ル−プ伝送システムのスロツト割付装置 | |
| JPS5825741A (ja) | デ−タ転送方法 |