JPS5825741A - デ−タ転送方法 - Google Patents

デ−タ転送方法

Info

Publication number
JPS5825741A
JPS5825741A JP56125009A JP12500981A JPS5825741A JP S5825741 A JPS5825741 A JP S5825741A JP 56125009 A JP56125009 A JP 56125009A JP 12500981 A JP12500981 A JP 12500981A JP S5825741 A JPS5825741 A JP S5825741A
Authority
JP
Japan
Prior art keywords
channel
access
key
state
data transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56125009A
Other languages
English (en)
Inventor
Shigeo Nakatsuka
中塚 茂雄
Mitsuhiro Ishizaka
石坂 充弘
Takane Kakuno
覚「野」 高音
Tachiki Ichihashi
市橋 立機
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP56125009A priority Critical patent/JPS5825741A/ja
Publication of JPS5825741A publication Critical patent/JPS5825741A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/427Loop networks with decentralised control
    • H04L12/43Loop networks with decentralised control with synchronous transmission, e.g. time division multiplex [TDM], slotted rings

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 、この発#4はチャネル多重方式のループ伝送システム
に関するものである。
第1図はこの発明が適用されるループ伝送システムの構
成例を示すブロック図で、(la)、(lb)。
(IC)はそれぞれ伝送装置であり、一般的にいずれか
1つの伝送装置を意味するときは伝送装置(1)と記す
。(2)は伝送路、(3)は伝送路(2)上を矢印の方
゛向に巡回伝播するフレームを示し、図(−示す例では
フレーム(3)はチャネルCHO−CH3の4個のデー
タ転送チャネルを含む。(4)は管理装置である。
fa2図は従来のフレーム(3)の構成例管示すフォー
マット図で、データ転送チャネルCHO〜CI(3の外
にフレーム同期語(以下SYNと略記す゛る)がフレー
ムの先頭(:置かれ、5YNt!特別なビットパターン
を有する語で、伝送装置(1)と管理装置(4)ではこ
のビットパターンを検出してフレーム内のチャネルの位
置及び当該チャネル内のフィールドの位置を検出する。
ま友各データ転送チャネル(−は情報フィールド(I)
の他(ニアクセスキー(K) t−fl !、アクセ・
スキー(K)はたとえば真、ビットの信号で論理「0」
のときは当該チャネルが未使用状態であってアクセス可
を示し、論理「1」のときは当該チャネルが使用されて
いてアクセス不可の状態にあることを示す。
多くの場合、伝送装置(1)と管理装置(4)とは並列
信号出力端子と並列信号入力端子とを有するシフトレジ
スタを備え伝送路(2)からそのシフトレジスタの直列
信号入力端子へは第2図に示すフレームの各ビットが順
次入力され所定のクロックg;よってシフトレジスタ内
をシフトされてシフトレジスタの直列信号出力端子から
伝送線(2)へ出力され、後段の伝送装置へ入力される
。したがって伝送路(2)によって減衰と波形歪と金受
けた信号は伝送装置(1)又は管理装置(4)の出力端
では波形整形され几信号となる。伝送装置(1)は自己
のシフトレジスタの並列信号出力端子から必要な情報を
受信し、またそのシフトレジスタの並列信号入力端子か
ら、転送すべき情報をシフトレジスタへ入力し伝送路(
2)へ送出する。発着信アドレスは情報フィールド(I
)に入れて送出する。
が未使用状態(:あることを示すアクセスキー(K)全
検出すると、そのアクセスキー(K)の論理を「1」に
セットした上当該チャネルを用いてデータ全転送し、転
送が終了するとそのチャネルのアクセスキー(K)の論
理’krOJ(=”もどす。
従来のデータ転送方法は上記のように行われるので、フ
レーム(3)が伝送路(2)全巡回している間に雑音等
が原因となってビット誤りが起る場合があり、たまたま
、いずれかのアクセスキー(K)が論理「0」であるべ
き所を論理「1」にな、つたとすると、真後そのアクセ
スキー(K)は論理「1」に保たれたままとなり、いず
れの伝送装置(1)からもそのチャネルを使用できなく
なり、伝送線(2)の転送能力を低下させるという欠点
があった。
この発明は従来の方法ζ:おける上述の欠点を除去する
ためになされたもので、誤って論理「1」となつ几アク
セスキー(K)が当該チャネルの使用状、態が継続して
いる(この状態(;あるチャネルを閉塞チャネル′とい
う]ことを示していても、所定時間後にはそのアクセス
キー(K)の論理を強制的に「0」にして閉塞チャネル
を回復することができるデータ転送方法を目的とするも
のである。
以下、図面C:ついてこの発明の詳細な説明する。第3
図はこの発明の一実施例を示すブロック図で、(2m)
、(2b)は伝送路(2)の管理装置(4)への入力端
部分と出力端部分をそれぞれ示し、q・はシフトレジス
タ、■は同期回路、aりはアクセスキー識別回路、(2
)はタイマ、Iは回復部、aりはチャネルアクセス禁止
キー出力回路、(100)〜(108)はそれぞれ信号
線である。
第4図はこの発明のフレームの構成例を示すフォーマッ
ト図であり、フレーム(3)のうちのSYHの後にチャ
ネルアクセス禁止キー(B) t−置いた例を示してい
る。特別のビットパターンを有するSYNは管理装置(
4)から送出され、各伝送装置(1)はこのビットパタ
ーンを検出してフレーム内の各ビットの位置を知るので
、チャネルアクセス禁止キー(B)は各伝送装* (1
)で容易(:検出され、このチャネルアクセス禁止キー
(B)が有意状態(以下論理rlJを有意状態とし論理
「0」を非有意状態とする〕に設定されているときは、
どの伝送装置(1)からどのチャネルに対してもデータ
転送の友め新にアクセスすることは禁ぜられ、現在デー
タ転送のため使用しているチャネルがある場合はそのチ
ャネルが一巡してきたときそのチャネルのアクセスキー
(K)の論理t−rOJにもどすように定めておく。
このような定め(二基いて閉塞チャネルを回復する動作
を第3図について説明する。管理装置(4)が閉塞チャ
ネル回復の動作を行わない場合に、チャネルアクセス禁
止キー(B)の論理t−rOJに設定しておく。この場
合、各伝送装置(1)は従来と同様な方法でデータの転
送を行う。管理装置(4)においてチャネルアクセス禁
止キー(B)へ論理rOJ ’に設定するにはキー(B
)がシフトレジスタQl内にあるとき、チャネルアクセ
ス禁止キー出方回路α9から論理「0」の信号をシフト
レジスタ(1(Iの並列入力端子を経てキー(B) C
相当するビットに入力すればよい。
管理装置(4)が閉塞チャネル回復の動作をすると(1
)はキー(B)の論理「1」を検出するとデータ送信の
ためのチャネルアクセスは行わず、またその時点におい
てどれかのチャネルを用いてデータ転送を行っていると
きはそのチャネルが一巡してきたときそのチャネルのア
クセスキー(K) ’t−論理「0」にもどす。したが
って管理装置(4)においてキー(B) ir論理「1
」に設定してから所定時間後1:はすべてのチャネルの
アクセスキー(K)は論理「0」になる筈であり、管理
装置(4)はアクセスキー識別回路a3によってこれを
調査しもし論理「1」のアクセスキーが存在すればその
チャネルは閉塞チャネルであると判定し、信号線(10
6)、回復部(141,信号線(101) 、シフトレ
ジスタa〔の経路f当該アクセスキー(K)の論理を強
制的(=「OJ(:もどす。
第5図はこの発明を説明する動作タイムチャートの一例
で、この場合1つのフレームはフレーム同期語(SYN
)、チャネルアクセス禁止キー(B)、2つのチャネル
(Cf(O) 、 (CHI )から構成される。
i@5図の横軸は時間tを示し、第5図(四は伝送路(
2b)に出力されるフレーム、同図(ト)はキー(B)
の論理、同図(e)は伝送路(2a)から入力するフレ
ーム、同図@)ニアクセスキー識別回路aりの出力を示
す。
toの時点で伝送路(2b)に送出された信号は伝送路
(2)ヲー巡しt、の時点で伝送路(2a)から入力さ
れるが、管理装置(4)内ではシフトレジスタQlによ
り時間調整を行い次のフレームとしては11点で伝送路
(2b)に送出されるようにする。管理装置(4)では
t、〜t、の間をアクセス禁止期間としその間のキー(
B)の論理t rlJとする。t、〜t2に管理装置(
4)から出力されたフレームに伝送路(2)ヲー巡して
t4〜t、の間に管理装置(4)に入力されるから、t
4〜t。
の間をアクセスキーチェック期間とし、t4〜t5の間
の最後のフレームで論理「1」であるアクセスキー(K
)が存在しなければ閉塞チャネルは存在しないと判定す
る。
第6図#まこの発明を説明する動作タイムチャートの他
の例であって、第6図において第5図と同一文字は同一
意味ヲ肩しt、〜t6のフレームが閉塞チャネル回復期
間として用いられる。すなわち、第6図の場合はチャネ
ル(CHI )が閉塞チャネルであるためキー(B)の
論理が「1」であってもチャネル(CHI)のアクセス
キー(K)は論理「1」となったまま残りt4〜t、の
アクセスキーチェック期間において第6図(dlに示す
ように検出され、t、〜t6の閉塞チャネル回復期間に
回復部Iからシフトレジスタ(IIのチャネル(CHI
 )のアクセスキー(K) (−相当するビットに論理
「0」の信号が入力される。
チャネルアクセス禁止キー(B)に論理rlJの信号を
設定して閉塞チャネル回復動作を゛行うタイミングはタ
イマ03C:設定される。まt第3図においてシフトレ
ジスタa1のクロック、並列信号入力端子からの信号入
力のタイミング及び並列信号出力端子からの信号出力の
タイミング(:関する回路複機能を管理装置(4)内に
設ける場合について述べたが、上記機能をいずれかの伝
送装置(1)に設けても同様に動作することができる。
以上のように、この発明でに、すべてのチャネルのアク
セス金禁止し、伝送路管−巡して戻ってくるフレームの
うち空き状態でな−チャネルは閉塞チャネルであると判
断し、短時間に正常状態に回復することができる。しか
も簡単な回路でこの発明の方法’t*現すること声でき
る。
【図面の簡単な説明】
第1図にこの発明が適用されるループ伝送システムの構
成例を示すブロック図、第2図は従来のフレームの構成
例を示すフォーマット図、第3図にこの発明の一実施例
を示すブロック図、第4図はこの発明のフレームの構成
例を示すフォーマット図、第5図、a!6図は第3図の
回路の動作1r説明する動作タイムチャートである。 (1m)、(lb)、(le)=それぞれ伝送装置、(
2) 、 <2&)。 (2b)・・・伝送路、(3)−・・フレーム、(4)
−・・管理装置、員・・・シフトレジスタ、aυ・・・
同期回路、伍埠・・・アクセスキー識別回路、I・・・
タイマ、I・・・回復部、aS・・・チャネルアクセス
禁止キー出力回路。 なお、図中同−符号繻同一又は相当、部分を示す。 代理人  葛 野 信 − 第3図 第2図

Claims (1)

  1. 【特許請求の範囲】 複数の伝送装置が共通の伝送路(:より互に直列に縦続
    接続されてループ状伝送路t−sgし、このループ状伝
    送路上に時分割多重方式に配列された複数のチャネルを
    含むフレームを巡回させて上記複数の伝送装置間のデー
    タ伝送を行うデータ転送方法6;おいて、 上記フレーム中の所定位置のビット會チャネルアクセス
    禁止キーと定め、いかなる伝送装置からhかなるチャネ
    ルに対するデータ転送のためのアクセスtも禁止すると
    きは上記チャネルアクセス禁止キーt−有意状態に設定
    し、然らざるときμ上記チャネルアクセス禁止キーを非
    有意状態に設定する段階と、 (11 各チャネル内の所定位置のビット全アクセスキーと定め
    、データ転送を要求する伝送装置は、上記チャネルアク
    セス禁止キーの非有意状態の時に限り、アクセスキーの
    未使用状態のチャネル(:アクセスし、当該チャネルの
    アクセスキーを使用状態に設定して当該チャネルを用い
    てデータ転送を行い、このデータ転送を終了したとき当
    該チャネルのアクセスキーを未使用状態に設定する段階
    と、上記チャネルアクセス禁止キー管有意状態(二設定
    した時点から所定時間後(二上記フレーム中の各アクセ
    スキーの状態を検出する検出段階と、この検出段階にお
    いて使用状態に設定されていることが検出されたアクセ
    スキーを未使用状態ζ;設定する回復段階とを備え几こ
    とを特徴とするデータ転送方法。
JP56125009A 1981-08-10 1981-08-10 デ−タ転送方法 Pending JPS5825741A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56125009A JPS5825741A (ja) 1981-08-10 1981-08-10 デ−タ転送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56125009A JPS5825741A (ja) 1981-08-10 1981-08-10 デ−タ転送方法

Publications (1)

Publication Number Publication Date
JPS5825741A true JPS5825741A (ja) 1983-02-16

Family

ID=14899601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56125009A Pending JPS5825741A (ja) 1981-08-10 1981-08-10 デ−タ転送方法

Country Status (1)

Country Link
JP (1) JPS5825741A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007140824A (ja) * 2005-11-17 2007-06-07 Seiko Epson Corp デバイスシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007140824A (ja) * 2005-11-17 2007-06-07 Seiko Epson Corp デバイスシステム

Similar Documents

Publication Publication Date Title
US4161719A (en) System for controlling synchronization in a digital communication system
EP0344722B1 (en) Operation mode settable lan interconnecting apparatus
JPH027743A (ja) データ・パケット・スイッチング装置
JPH0654911B2 (ja) マスターシップを転送する方法および装置
JPS5825741A (ja) デ−タ転送方法
JP2568458B2 (ja) データ長さ検出装置
EP0069382B1 (en) Loop type data highway system
JPH0685529B2 (ja) デ−タ伝送方法および装置
JPH0143499B2 (ja)
US5734684A (en) Demodulation device and communication processing apparatus provided with same
JPS62141875A (ja) 復号誤り伝播防止方式
JP3401729B2 (ja) スプリットバス制御回路
JP2692255B2 (ja) マルチドロップ通信方式
JPS59161956A (ja) 伝送制御装置
JPH0344465B2 (ja)
JPS5937878Y2 (ja) 情報処理装置
KR100267344B1 (ko) 에이치.디.엘.씨(hdlc)버스 구조 교환기 시스템의 전송 데이터 충돌 방지 장치 및 그 방법
JPS645785B2 (ja)
JPH03139040A (ja) ループ状伝送路における中央同期装置
JPS645786B2 (ja)
JPH02108359A (ja) 画像データ送出装置および画像形成装置
JPH0136292B2 (ja)
JP2000035834A (ja) リモートリセット装置
JPH0837541A (ja) データ伝送方式
JPH04132337A (ja) バス接続通信方式