JP3133733B2 - データ送信制御システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、シリアルデータ
バス通信におけるデータ送信制御システムに関する。

【０００２】

【従来の技術】従来、この種のシリアルデータバス通信
におけるデータ送信制御方式として、トークンバス方式
がある。トークンバス方式は、図１１に示すように、デ
ータを送受信するデータ送受信端末１５ａ〜１５ｄ、バ
ス状の伝送路２０、終端装置３０で構成される。トーク
ン（データの送信権を表す信号）は、あらかじめ決めら
れた順序に従い、データ送受信端末間を巡回する。デー
タを送信しようとするデータ送受信端末は、あらかじめ
決められた順序に従って周回しているフリー状態のトー
クン（これをフリートークンと呼ぶ）を捕らえることに
よって送信可能状態となる。図１１は、データ送受信端
末１５ｂがフリートークンを捕らえ、データ送信を行う
例を示している。フリートークンを捕らえたデータ送受
信端末１５ｂは、トークンの内容を使用状態（これをビ
ジートークン）に変えて他データ送受信端末の送信禁止
を表示した後データを送信する。発信元のデータ送受信
端末１５ｂは、データを受信した他データ送受信端末か
らの応答情報を受信した後、トークンを使用状態からフ
リー状態にして伝送路２０に放出する。

【０００３】

【発明が解決しようとする課題】しかし、上述した従来
の技術では、トークンをあらかじめ決められた順序に従
い巡回させるため、フリートークンを送出してから次に
フリートークンを獲得するまでの時間（トークン待ち時
間）が必要である。このため、送信すべきデータが発生
したデータ送受信端末において、たとえ他のデータ送受
信端末が送信すべきデータを所持していなくても、フリ
ートークンが巡回してくるまでデータを送信することが
できないという問題点があった。

【０００４】また、この種の問題点を改善する方法の一
例として、特開平６−２８４１３４号公報記載の「デー
タ送信制御方式」が知られている。この公報に記載の発
明では、上記従来の技術の問題点であるフリートークン
を獲得するまでの時間を短縮するために、データ送受信
端末において、送信すべきデータが発生した時点にデー
タ送受信端末がトークンを要求する信号をネットワーク
に送信する機能と、その要求信号に対応して要求信号を
送信したデータ送受信端末に宛ててトークンを送信する
機能を有している。また、トークンを所持するデータ送
受信端末がトークンを所持する間に複数の要求信号を受
信した場合には、一番最初に受信された要求信号を有効
とし、それ以降の要求信号を無効とする。また、無効と
なったデータ送受信端末は、無効となったことを認識し
て再度要求信号を送信する。

【０００５】しかし、この公報に記載の発明では、常に
トークンを所持するデータ送受信端末を記憶する機能
と、要求信号を送信したデータ送受信端末宛てトークン
を送信する機能と、複数の要求信号が同時に上がった場
合に、要求信号の優先度を要求信号の回数で決めている
ため、要求信号の回数を記憶する機能を持つことにな
り、回路が大規模になるという問題点がある。

【０００６】この発明の目的は、データ送信要求をして
いる次のデータ送受信端末がデータ送信権を獲得までの
時間を短縮できるデータ送信制御システムを提供するこ
とにある。

【０００７】

【課題を解決するための手段】この発明は、複数のデー
タ送受信端末を有し、アドレスバス上に送信されたアド
レスと一致したデータ送受信端末がデータ送信権を獲得
してデータバス上にデータを送信するデータ送信制御シ
ステムにおいて、データ要求信号が出力される共通線
と、前記共通線にデータ送信要求信号が出力されている
間はアドレスバスへのアドレスの送信を停止するアドレ
ス送信回路とを備え、前記データ送受信端末が、データ
送信権を獲得すると、前記共通線にデータ送信要求信号
を送信し、データバス上のデータの有無を確認後、デー
タが存在しない場合はデータ送信を開始し、データ送信
の開始後に送信要求信号の送信を停止することを特徴と
する。

【０００８】この発明は、シリアルデータバス通信にお
けるデータ送信制御システムであり、複数端末のデータ
送信制御に、端末間のデータ送信権授受を各端末のアド
レス順に巡回させることにより、一部の端末のみデータ
送信権を占有してしまうという偏りをなくすと共に、デ
ータ送信権を獲得した端末がデータ送信を開始した後す
ぐにデータ送信権を放棄させ、次の送信要求端末にデー
タ送信権を移行させることにより、送信データの衝突を
防ぎ、かつデータ送信要求が発生してからデータ送信権
を獲得するまでの時間を短縮する。

【０００９】

【発明の実施の形態】次に、この発明の実施の形態につ
いて図面を参照して説明する。

【００１０】図１は、この発明によるデータ送信制御シ
ステムの実施の形態を示す構成図である。図１を参照す
ると、データ送信制御システムは、データの送受信を行
うデータ送受信端末１ａ〜１ｄと、データ送受信端末１
ａ〜１ｄのデータ送受信入出力用のシリアルデータバス
２と、データ送信要求獲得用アドレスであるシリアルア
ドレスバス３と、データ送信権獲得の有無を意味するデ
ータ送信要求信号共通線４と、データ送受信端末１ａ〜
１ｄのアドレスを巡回させ、シリアルアドレスバス３に
送信するアドレス送信回路５により構成されている。

【００１１】複数の端末が同時にデータ送信を行う場
合、アドレス送信回路５によりシリアルアドレスバス３
上に送信されたアドレスを各データ送受信端末１ａ〜１
ｄが受信し、このアドレスと一致したデータ送受信端
末、例えばデータ送受信端末１ａがデータ送信権を獲得
する。このとき共通線４にデータ送信要求信号を送信
し、同時にシリアルデータバス２上のデータの有無を確
認後、データが存在しない場合は、データ送信を開始す
る。また、このデータ送信要求信号を検出したアドレス
送信回路５は、アドレスの送信を一時停止させる。

【００１２】シリアルデータバス３上にデータを送信開
始したデータ送受信端末１ａは、送信要求信号の送信を
停止する。送信要求信号の停止を検出したアドレス送信
回路５は、アドレスの送信を再開する。このとき、送信
を要求する別のデータ送受信端末、例えばデータ送受信
端末１ｂは、シリアルアドレスバス３上のアドレスが一
致した場合、同様にデータ送信権を獲得し、共通線４に
送信要求信号を出力する。そして、データ送受信端末１
ａのデータ送信が終了した後、次のデータ送受信端末１
ｂのデータ送信を開始する。以後、同様の動作で複数の
データ送受信端末の送信制御を行う。

【００１３】以上により、この実施の形態では、データ
送信権が、順次データ送信要求している送受信端末を巡
回するため、データ送信権を占有してしまう端末の偏り
がなくなる。また、各端末のデータ送信タイミングは、
重なることがないため、送信データの衝突がなく、かつ
データ送信中に次の送信要求予定の送受信端末に送信権
が移るため、データ送信要求から送信権獲得までの時間
が短縮でき、さらに、構成が図１に示すように単純であ
るため、回路構成が簡単であるという効果が得られる。

【００１４】図２は、データ送受信端末１ａのデータ送
信制御部の構成図である。他のデータ送受信端末１ｂ〜
１ｄも同様の構成である。図２のデータ送信制御部６
は、シリアルアドレスバス上のアドレスデータとデータ
送受信端末の固有アドレスＡＤｏからＡＤｎのデータと
伝送クロックを入力信号とし、伝送クロックのタイミン
グでアドレスバス上のアドレスデータと固有アドレスデ
ータとを比較し、データが一致した場合に送信要求信号
制御回路８にアドレス一致信号を出力するアドレス照合
回路７と、データ送受信端末１ａの送信要求信号と伝送
クロックと出力制御回路１０の出力とアドレス照合回路
７のアドレス一致信号を入力し、データ送信要求信号を
出力する送信要求信号制御回路８と、送信シリアルデー
タと出力制御回路１０の出力信号を入力し、出力制御信
号により送信シリアルデータの出力および停止を行うゲ
ート９と、シリアルデータバス上のデータおよび送信要
求信号制御回路８の出力信号と伝送クロックを入力し、
送信シリアルデータの出力、停止を行うゲート９の制御
を行う出力制御回路１０とにより構成されている。

【００１５】図３は、アドレス送信回路５の構成図であ
る。図３のアドレス送信回路５は、伝送クロックとアド
レス長の設定値と送信要求検出回路１４からの制御信号
を入力し、アドレスデータ長に相当するビット長のカウ
ンタを持つアドレスカウンタ１１と、アドレスカウンタ
１１のカウント値と伝送クロックを入力とし、カウント
値を伝送クロックに同期してシリアルデータとして出力
するＰ／Ｓ変換回路１２と、Ｐ／Ｓ変換回路１２からの
シリアルアドレスデータとアドレス長設定値を入力し、
アドレス長分のオール１データとスタートビットを示す
０データを挿入するアドレススタートビット挿入回路１
３と、送信要求信号を入力とし、アドレスカウンタの停
止および開始の制御を行う送信要求検出回路１４により
構成されている。

【００１６】次に、この発明の実施の形態の動作につい
て説明する。

【００１７】図４は、この発明の実施の形態におけるデ
ータ送信制御のタイミングチャートである。例として図
１の複数のデータ送受信端末に、ＡからＥの５個の端末
を使用した場合について説明する。図４において、端末
Ａと端末Ｃが同時にデータ送信要求が発生した場合、ア
ドレス送信回路５の出力であるシリアルアドレスバスの
データにより最初に端末Ａのアドレスが送信された場
合、の遷移により共通線４上に端末Ａがデータ送信要
求信号Ａを出力する。このデータ送信要求信号Ａを検出
したアドレス送信回路５は、アドレスの送信を一時停止
する。

【００１８】データ送信要求信号Ａを出力した端末Ａ
は、シリアルデータバス上に他にデータが存在しないこ
とを確認した後、シリアルデータバスに送信データの出
力を行う。端末Ａが送信データを出力後、に示す遷移
でデータ送信要求信号Ａの出力を停止するとともに、ア
ドレス送信回路５は、このデータ要求信号の出力停止検
出後、アドレス送信を再開する。

【００１９】次に、端末Ｃのアドレスが送信された場
合、の遷移により共通線４上に端末Ｃがデータ送信要
求Ｃを出力する。このときシリアルデータバス上に端末
Ａデータが存在するため、共通線４上にデータ送信要求
信号Ｃを出力した状態で端末Ａのデータ送信終了を待
つ。端末Ａのデータの送信終了を端末Ｃで検出後
（）、端末Ｃはデータ送信を開始し、の遷移により
データ送信要求信号Ｃの出力を停止する。

【００２０】次に、図４に示すデータ送信制御の動作
を、図２、図３、図５、図６、図７を用いて詳細に説明
する。図５は、シリアルアドレスデータビット列の例を
示す図であり、図６は、アドレス検出のタイミングを示
す図であり、図７は、データ送信制御動作の詳細を説明
するタイミングチャートである。

【００２１】図３のアドレス送信回路５のアドレスカウ
ンタ１１によりデータ長ｎ＋１のデータを０から２のｎ
乗−１までを巡回してカウントし、このカウント値をＰ
／Ｓ変換回路１２にてシリアルデータとして出力し、こ
のデータにアドレスの開始を示すビットを付加し、シリ
アルアドレスバスに出力する。図５にシリアルアドレス
データビット列の例を示す。この実施の形態では、ｎ＋
２ビットオール“１”と１ビットの“０”のパターンを
アドレスの開始を示すビットとして付加する。

【００２２】また、このシリアルアドレスデータを、図
２のアドレス照合回路７にて、データ送受信端末の固定
アドレスＡＤｏ〜ＡＤｎとデータの照合をし、固定アド
レスと一致した場合は、図６のアドレス一致信号を送信
要求制御回路８に出力する。

【００２３】送信要求制御回路８は、アドレス一致信号
が出力されたときに送信要求信号が入力されている場
合、図７の（ａ）のタイミングでデータ送信要求信号を
出力する。このとき、図７に示すアドレス一致信号Ａの
タイミングの場合、図２の出力制御回路１０によりゲー
ト９を出力側に制御し、図７の（ｂ）のタイミングでシ
リアルデータバスに送信シリアルデータを出力する。

【００２４】また、図７に示すアドレス一致信号Ｃのタ
イミングの場合は、データ送信要求信号を出力した後、
図３の送信要求検出回路１４によりアドレスカウンタ１
１が停止し、アドレスデータが停止状態となる。このと
き図７の（ｃ）のタイミングでは、まだ端末Ａのシリア
ルデータが出力中であるため、図２の出力制御回路１０
は、ゲート９をデータ停止側に制御し、送信要求信号制
御回路８の出力である送信要求信号が出力の状態のまま
となる。

【００２５】その後、図７の（ｄ）のタイミングで端末
Ａのシリアルデータ出力が終了し、出力制御回路１０に
て無信号検出を行い、端末Ｃの出力を図７の（ｅ）のタ
イミングで開始する。また、このとき図７の（ｆ）のタ
イミングで端末Ｃの送信要求信号が停止する。

【００２６】次に、この発明の他の実施の形態につい
て、図面を参照して説明する。

【００２７】この他の実施の形態は、基本構成は図１と
同じであるが、図８に示すように、図３のアドレス送信
回路５内のアドレススタートビット挿入回路１３をアド
レススタートパターン挿入回路１３ａに置き換えたもの
である。図８のアドレス送信回路５内のアドレス生成方
法を、図８、図９、図１０を用いて詳細に説明する。図
９は、アドレスパターンの生成例を示す図であり、図１
０は、アドレス検出のタイミングを示す図である。

【００２８】図６のアドレス検出パターンでは、ｎ＋２
ビットオール１の後の次の１ビットをスタートビットと
してアドレス検出を開始しているが、この実施の形態で
は、このアドレス検出パターンをｎ＋１ビットのうちど
れか１つのアドレスパターンをスタートパターンとして
挿入することにより実現します。図９の（例）は、ｎ＝
７の時のスタートパターンが“１１１１００００”場合
について示す。図１０では、ｎ＋１ビットのスタートパ
ターンの後のビットからアドレス検出を開始することを
示す。

【００２９】この実施の形態では、伝送クロックで２ビ
ット分（スタートビット＋１ビット）のシリアルアドレ
スバス上のデータを有効利用できるといった新たな効果
を有する。

【００３０】

【発明の効果】以上説明したように、この発明は、複数
端末のデータ送信制御において、端末毎にアドレスを決
め、送信権を与えるアドレスデータを巡回させて送信中
は次の送信要求端末のアドレスで停止させているため、
一部の端末によるデータ送信権の占有がなくなる。

【００３１】また、この発明は、データ送信出力時にデ
ータバス上のデータの有無を検出し、出力制御を行って
いるため、送信データの衝突がない。

【００３２】また、この発明は、データ送信後すぐにデ
ータ送信要求信号を停止させることにより他端末への送
信権を与えるアドレスデータを巡回させているため、デ
ータ送信後、データ送信要求をしている次の端末への送
信権を獲得までの時間が短縮できる。

【００３３】さらに、この発明は、送信制御用としてデ
ータ送受信端末間に必要な配線としてデータバス以外
は、シリアルアドレスバスと共通線の２本のみで構成さ
れ、また、アドレス生成方法も汎用ロジックＩＣで容易
に構成できるので、回路構成が従来技術に比べ簡単であ
る。

【図面の簡単な説明】

【図１】この発明によるデータ送信制御方式の実施の形
態を示す構成図である。

【図２】データ送受信端末のデータ送信制御部の構成図
である。

【図３】アドレス送信回路の構成図である。

【図４】この発明の実施の形態におけるデータ送信制御
のタイミングチャートである。

【図５】シリアルアドレスデータビット列の例を示す図
である。

【図６】アドレス検出のタイミングを示す図である。

【図７】データ送信制御動作の詳細を説明するタイミン
グチャートである。

【図８】他の実施の形態におけるアドレス送信回路の構
成図である。

【図９】シリアルアドレスデータビット列の例を示す図
である。

【図１０】アドレス検出のタイミングを示す図である。

【図１１】従来のデータ送信制御方式の例を示す構成図
である。

【符号の説明】

１ａ〜１ｄ データ送受信端末 ２ シリアルデータバス ３ シリアルアドレスバス ４ 共通線 ５ アドレス送信回路 ６ データ送信制御回路 ７ アドレス照合回路 ８ 送信要求信号制御回路 ９ ゲート １０ 出力制御回路 １１ アドレスカウンタ １２ Ｐ／Ｓ変換回路 １３ アドレススタートビット挿入回路 １３ａ アドレススタートパターン挿入回路 １４ 送信要求検出回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】複数のデータ送受信端末を有し、アドレス
   バス上に送信されたアドレスと一致したデータ送受信端
   末がデータ送信権を獲得してデータバス上にデータを送
   信するデータ送信制御システムにおいて、 データ要求信号が出力される共通線と、 前記共通線にデータ送信要求信号が出力されている間は
   アドレスバスへのアドレスの送信を停止するアドレス送
   信回路とを備え、 前記データ送受信端末は、データ送信権を獲得すると、
   前記共通線にデータ送信要求信号を送信し、データバス
   上のデータの有無を確認後、データが存在しない場合は
   データ送信を開始し、データ送信の開始後に送信要求信
   号の送信を停止することを特徴とするデータ送信制御シ
   ステム。
2. 【請求項２】アドレスバス上に送信されたアドレスと一
   致したデータ送受信端末がデータ送信権を獲得してデー
   タバス上にデータを送信するデータ送信制御方法におい
   て、 前記データ送信権を獲得したデータ送受信端末が、共通
   線にデータ送信要求信号を送信すると、アドレスバスへ
   のアドレスの送信が停止され、前記データ送信権を獲得
   したデータ送受信端末が、データバス上にデータが無い
   ことを確認してデータ送信を開始し、データ送信の開始
   後に送信要求信号の送信を停止すると、アドレスバスへ
   のアドレスの送信が開始されることを特徴とするデータ
   送信制御方法。