JP3516451B2

JP3516451B2 - 通信バスシステムとかかるシステムで使用されるステーション

Info

Publication number: JP3516451B2
Application number: JP50685195A
Authority: JP
Inventors: イェールフクストラ
Original assignee: D2B Systems Co Ltd
Current assignee: D2B Systems Co Ltd
Priority date: 1993-08-16
Filing date: 1994-08-15
Publication date: 2004-04-05
Anticipated expiration: 2019-04-05
Also published as: PL308457A1; SG54313A1; US5602849A; GB9316996D0; CA2145755C; ES2188618T3; DE69431907T2; AU681176B2; WO1995005636A1; FI112710B; CN1035696C; FI951753A0; ZA946097B; ATE230135T1; CZ289035B6; EP0683910A1; IN182036B; CN1113398A; FI951753A; RU2122234C1

Description

【発明の詳細な説明】発明の背景この発明は、どのマスタステーション（master stati
on）もアービトレーション（arbitration）手段と、ア
ービトレーション結果検出手段と、前記アービトレーシ
ョンの獲得に際しスレーブアドレスとスレーブ制御信号
とを具えるフレーム（frame）をフォーマット化するフ
ォーマット化手段とを具えるマスタステーションとスレ
ーブステーション（slave station）を収容するととも
に、各周期が受信機ステーションからのアクノリッジビ
ット（acknowledge bit）を収容し、送信機ステーショ
ンが特定のデータバイト用のかかるアクノリッジビット
が存在しない場合にはそのデータバイトを繰返えすよう
配置される、送信機ステーションから前記受信機ステー
ションへ第１の最大値までデータ伝送するため複数のデ
ータバイト周期を収容する、マルチステーションシング
ル・チャネル通信バスシステムに関するものである。一
般に、かかる通信システムはフレームの許容長に最大値
を課し、それで特定のマスタステーションは無理のない
時間間隔以上の時間掛り合う全システムを保持すること
はできない。この結果、もしマスタステーションが特定
のスレーブステーションへ長いメッセージを送ろうとし
たり、スレーブ送信機ステーションからかかる長いメッ
セージを受信しようとする場合は、そのメッセージを一
つにまとめて構成する一連の複数のフレームとして実施
される。このような場合、問題とするマスタステーショ
ンは屡々アドレスされたスレーブステーションがメッセ
ージの引続くフレームの間の他のマスタステーションに
よって自由にアクセスされるのを可能とする。この目的
で、ロッキング機構は例えば本特許出願の譲受人に譲渡
された米国特許第5,128,936号（PHN12484）に記載され
ているように提案されており、このことはこの明細書に
も参照される。それによれば転送の信頼性は強調され、
受信機ステーションは特定のデータバイトの好結果の受
信後にアクノリッジビットによって直接応答する。もし
アクノリッジビットが現われないと、送信機は問題とす
るデータバイトを繰返えす。アクノリッジビットは受信
バッファが一杯だったり、パリティが悪かったり、電気
的干渉のような種々の理由で欠除するかもしれない。ス
レーブアドレスとスレーブ制御アクノリッジに関する方
策は異なるがここでは無視する。

さて、ロッキング（locking）およびアンロッキング
（unlocking）信号はフレームの頭に設けられる。この
ことはメッセージの最終のデータバイトをアンロッキン
グ信号とともに別のフレームで送信する手順へと導いて
きた。追加のフレームは、特にフレーム長が実際に超過
される確立がほんのわずかの場合には余分のバスロード
（busload）を発生し、それでロックの必要性はなくな
る。その結果、比較的短いメッセージの場合にはロッキ
ングは見合わせてもよい。しかしながら、このことはメ
ッセージが完全に受信されてしまった時には、データ受
信機はメッセージのみしか処理できないという新たな問
題点を生じる。しかしながらこの完全な受信は、より高
い優先度のマスタによって同じスレーブにアクセスし優
先度を獲得し続けるというような種々の方法で妨げられ
る。そのアクセスは問題とするスレーブによってビジー
（busy）の故に有効に拒否されることができる。またそ
のスレーブステーションをして交互に２つのマスタと通
信させるにはソフトウェアにきびしいブックキーピング
（book keeping）の要求を課する。すべてこれらの問題
は勿論マスタステーションの数だけ増倍される。

発明の要約それ故考慮の対象とされるシステムで比較的短いメッ
セージの転送を許す本発明の目的は、なかんずく、ロッ
キング機構が必要でなく、受信機側でなんら複雑なデー
タ管理を必要としないで完全なメッセージの着信を維持
できる通信バスシステムを提供せんとするものである。
この目的を達成するため、本発明通信バスシステムの一
要旨は、そのデータバイト長が前記第１の最大値を超過
するメッセージの意図した転送に関して、そのメッセー
ジを前記第１の最大値以下の関連フレームデータバイト
計数の複数の部分メッセージの各々に分割し、複数の各
部分メッセージをそれぞれのバスフレームに割当てるよ
う前記システムが配置されるとともに、当該システムが
特定のフレームデータバイト周期と受信アクノリッジビ
ットにおいて計数用の計数手段を有し、前記アクノリッ
ジビットによる前記フレームデータバイト計数よりも前
記データバイト周期によりより速く前記第１の最大値に
到達する場合は、フレーム欠陥を合図し、その繰返えし
を請負うため前記特定フレームのいかなる転送も不問に
するよう前記送信機ステーションが配置されることを特
徴とするものである。その結果、短いメッセージはほと
んど常に完全に受信される。欠陥のあるフレームは単に
繰返えされ、それで受信機（普通スレーブステーション
であるが、本発明ではマスタと送信機の同一性には限定
されない）はメッセージの完成を待つ必要はない。

幸いにも、必要とあればメッセージは相互に等しい長
さの複数の部分メッセージに分割され、このことは転送
を統計的に改善する。幸いにも、部分メッセージの最大
長はフレーム長よりも幾分低く、このことはうまくいく
確率を増加させる。幸いにも、メッセージ長がフレーム
の最大腸にごく近ければ、それは複数の部分メッセージ
に分配される。例えば、フレームの限界が32バイトな
ら、最大（部分）メッセージ長は16バイトのような値に
限定されてよく、20,24または28バイトのような他の値
の時にも同様に適用される。この最大長は一様である必
要はない。問題とするメッセージ、つかの間のバスロー
ド、または他のパラメータについて臨界的な特性や複雑
な要求が求められる時には、それは受信ステーションの
特性に依存してもよい。

本発明はまたかかるシステムに使用される送信機ステ
ーションに関するものであり、さらに好適な要旨はサブ
クレームによって引用される。

図面の簡単な説明本発明の前述の要旨、他の要旨および利点は以下に説
明する好適な実施例を参照し、特に以下の添付図面を参
照して明らかにされるだろう。

図１はシングル・チャネル通信バスシステムの一般的
表現である。

図２は通信操作の構成を示す。

図３はインターフェイス回路の実施例を示す。

図４は送信機ステーション手順の流れ図を示す。

図５は受信機ステーション手順の流れ図を示す。

好適な実施例の説明図１はシングル・チャネル通信バスシステムの一般的
な表現である。ライン20はチャネル、例えば導線のよじ
れた対を現わしている。３つのステーション22,24,26が
備えられ、それらの各々はそれぞれのインターフェイス
回路28,30,32を具えている。ステーションは種々雑多な
ものであってよい。この種の装置は簡単なまたは複雑
な、例えばテレビジョン受信機、洗滌機械、マイクロ波
炉、中央タイマ、周囲温度／太陽輻射、照射（サブ）シ
ステム用のセンサ等であってよい。ある装置はバスに対
してマスタステーションとして動作するだろうし、他の
装置はスレーブステーションとして動作する。またある
装置はデータの送信機として動作し、他の装置は受信機
として動作する。以下に説明する操作は通信バスシステ
ムで行なわれインターフェイス回路により実行される。

バスプロトコルの説明図２はフレームレベルでの通信操作の構成を示してい
る。同図は曲りくねったライン40として時間軸を示して
おり、それに沿ってビットセルが隣接した方法で配置さ
れている。参照番号42はスタートビットを示している。
参照番号44は引続くデータ送信されるビットレートを示
すモード指示に関係し、これはせいぜい３ビットが関係
する。標準化伝送周波数の限界が規定されている。参照
番号46は関連マスタステーションのアドレスを示し；こ
のアドレスは12ビットを含んでおり、これに続いてパリ
ティビットＰがある。優先度（arbitration）操作はモ
ード指示およびマスタアドレスで実行される。モード選
択に際しては最も低い（最もおそい）モードが優勢であ
る。アドレスに際しては最も高き優先権を有するステー
ションが優勢である。モード指示とマスタアドレスはと
もに優先権信号を構成する。マスタアドレスの伝送後に
は、１つのマスタステーションのみが残留する。このス
テーションは次にスレーブアドレス48を送信する。この
アドレスは12アドレスビット、１つのパリティビットＰ
およびアドレスアクノリッジ（acknowledge）ビットＡ
用のスペースを含んでいる。スレーブステーションがそ
れ自身のアドレスを認識する時は、ブロックＡにアドレ
スアクノリッジビットを送信する。このビットが受信さ
れない時には、意図されたスレーブステーションは存在
しないか操作せず、またはそのアドレスは不正確なパリ
ティを有している。その場合図２図示のフレーム（fram
e）は即座に終結される。スレーブステーションによる
アクノリッジが正確な時は、マスタステーションは制御
信号50を送信する。この信号は４つの制御ビット、１つ
のパリティビットＰおよび制御アクノリッジビットＡ用
のスペースを含んでいる。ＰとＡビットの処理はスレー
ブアドレスの場合のそれと同じである。もし制御アクノ
リッジビットが現われない時にはフレームは直ちに終結
される。スレーブステーションによるアクノリッジが正
しい時は、データバイトは送信（52）される。以下マス
タ送信機ステーションに基づいて説明をしよう。データ
バイトは８ビット、信号“最終”データバイト（EO
D）、１つのパリティビットＰおよびデータアクノリッ
ジビットＡを含んでいる。EOD信号は送信機ステーショ
ンが関連するバイトをメッセージの最終バイトとみなす
かそうでないかを示している。フレーム長はモード０で
せいぜい２バイトに等しく；モード１では（マスタステ
ーション）は32バイト、また（スレーブステーション）
は16バイトにあたり；モード２では（マスタステーショ
ン）は128バイトまた（スレーブステーション）は64バ
イトにあたるが、より短いメッセージもまた許容され
る。パリティビットＰはまたEODビットに基づいて決定
される。もしデータアクノリッジビットが受信されない
と、その理由には種々あり：パリティ誤りがあるとか、
制御信号50の受信後スレーブステーションが不活性にな
るとか、例えばデータ処理に時間がかかりすぎてデータ
バイトを受信してバッファできないとかがある。すべて
これらの場合マスタステーションは繰返えし状態にセッ
トされる。この状態ではEOD,P,A用の能力を含む関連デ
ータバイトは最終的にデータアクノリッジビットが受信
されるまで繰返えされる。次に、もし関連データバイト
が最終のバイトでないと、繰返えし状態が残存し次のデ
ータバイトが送信される（例えば54）。しかしながら、
もしそれが最終のデータバイトであった時は、そのフレ
ームおよびメッセージは終結される。次に新らしいメッ
セージ／フレームが始まる。データバイトの伝送に際し
て各時間ごとに計数位置が増加される。計数器が最大フ
レーム長に到達するか、メッセージが完了すると、“最
終”データバイトが示される（２つの限界発生のうちの
１つが決定される）。“最終”バイト後フレームは終結
される。もしデータアクノリッジビトが“最終”バイト
後正確に受信されないと、“最終”バイトはそれが規定
されたフレーム長以内にある限り繰返えされる。最大フ
レーム長に到達してもメッセージがまだ完了しない時に
は、新らしいフレームがスタートする。そのはじめのデ
ータバイトはメッセージのはじめの未だ送信されていな
いデータバイトとしてか、あるいは正確なデータアクノ
リッジビットが未だ受信されていなかったデータバイト
として取り扱われる。その結果、このことはすでにうま
く送信されたデータバイトの二重伝送ではない。通常
“ロック”機構がこの点で使用され、それで関連スレー
ブは現実に伝送について保存されて残留する。このこと
は後で詳細に説明しよう。このロック機構によれば、よ
り高い優先権を有する他のマスタステーションはしばら
くバスを独占することができるが、ロックされたスレー
ブステーションにはアクセスすることはできない。この
機構はスレーブステーションの手順を簡潔にする。

別の機構マスタステーションは与えられた制御信号によりスレ
ーブでロックフラッグをセット／リセットすることがで
き、かくてスレーブをして関係するマスタステーション
のみに従わせる指示ができる。スレーブステーションは
マスタステーションが開放またはアンロックのコマンド
を含む１バイト・データフレームを送信する故にマスタ
ステーションによりアンロックされる。ロックフラッグ
は関連フレームの少なくとも１バイトが正確に送信／通
信された後スレーブによってセット／リセットされるべ
きである。

スレーブアドレスアクノリッジビットは以下の場合与
えられない： −スレーブが存在しない場合 −スレーブがフレームのモード（速度）を取扱えない場
合 −パリティ誤りがマスタアドレスおよび／またはスレー
ブアドレスに発生する場合 −タイミングが不正確で、バス誤りを引起こし、それで
同期誤りまたはパリティ誤りが発生する場合。

マスタは以下のいずれかによって否定的アドレスアクノ
リッジビットに対応する。

・おそらくより低いモードのフレームを繰返えす・モードＯ（おそらく繰返えし）の関連スレーブの状態
を要求する。スレーブが操作できる最も高いモードはそ
の状態から導出される。その結果メッセージは最も高い
実行可能モードで繰返えされる。

伝送が否定的スレーブアドレスアクノリッジビットで繰
返えし停止する時は、スレーブが存在しないと決定され
ねばならない。その場合さらなる繰返えしは意味をなさ
ない。

制御アクノリッジビットは以下の場合与えられない： −パリティ誤りの場合 −タイミング誤りの場合 −要求される機能を実行できないスレーブの場合。

マスタは初めにメッセージを繰返えすことにより応答し
てもよい。再び制御アクノリッジビットが受信されない
場合は、何故このアクノリッジビットが受信されなかっ
たかを決定するためスレーブでマスタステーションを要
求する。

否定的データアクノリッジビットは以下の場合に引起
こされる： −パリティ誤りの場合 −タイミング誤りの場合 −受信機のバッファが一杯の場合。

パリティ誤りの場合または受信機のバッファが一杯の場
合には、このバイトが応答されてしまうかフレーム長が
使い果されてしまうまでできる限りはなれてこのバイト
が繰返えされるだろう。バイトがフレーム内で送信され
なかった場合には、新らしくフレームがこのバイトのた
めに初期化されるだろう。

以下の制御信号が定義される： HEX0（0000）：スレーブステーションのインターフェイ
ス回路の状態を読取れ。この操作の後にアクノリッジ信
号がない場合には、スレーブステーションのインターフ
ェイス回路が不完全であるという決定となる。しかしな
がら、繰返えし操作は保証されるかもしれない。正しい
アクノリッジが受信されると、スレーブステーションは
その結果その状態が示されるデータバイトを出力する。

HEX2（0010）：状態を読取りロック信号をスレーブステ
ーションに適用せよ。スレーブステーションが他のマス
タステーションによりロックされる時には、この状況が
データバイトで信号として送られ；必要とするマスタが
再び試みられねばならぬ。

HEX3（0011）：データを読取りロック信号をスレーブス
テーションに適用せよ。応答が受信されない場合には、
その状態が取調べられ、それは以下のように指定され
る：ビット０＝0:スレーブステーションの送信機バッファが
空である；このことは制御システムに信号として送られ
るビット２＝1:スレーブステーションが他のステーション
によりロックされ；制御システムが再び試みのための命
令を受信するビット４＝0:スレーブステーションがデータを送信でき
ない；このことは制御システムへ信号として送られる。
ビット0,2,4以外のすべての場合新らしいフレームが同
じ制御コードとともに初期化される。

HEX4（0100）：スレーブステーションがロックされるア
ドレスの２つの最小桁４ビットを読取れ。スレーブステ
ーションがロックされない場合は、このことはマスタの
制御システムへ否定的アクノリッジビットにより信号と
して送られる。

HEX5（0101）：最大桁４ビットに関して同様にせよ。

HEX6（0110）：スレーブの状態を読取りアンロックせ
よ。スレーブステーションが他のマスタステーションに
よってロックされる場合には、このことは否定的アクノ
リッジビットにより信号として送られ、マスタはその試
みを停止する。

HEX7（0111）：データを読取りアンロックせよ。アンロ
ック以外ではこのことはコード0011に対応する。

HEX8（1000）：占有要求を書込め；否定的アクノリッジ
ビットが確実視される場合は、スレーブステーションの
特性／状態に関する質問がなされる。後者の場合は以下
のように説明される：ビット１＝1:スレーブの受信機バッファは空でない；マ
スタステーションの制御システムへ信号を送れ。

ビット２＝1:上と同じ。

ビット３＝0:スレーブはスレーブが特性／状態に関する
要求に応えることができないことを意味するメモリを有
していない。

３つのビットが結果を有しない場合は、新しい試みがな
される。

HEXA（1010）：コマンド（command）を書込みロックせ
よ。続いて状態が読取られ、否定的アクノリッジビット
の場合には、以下のように説明される：ビット1,2は上
と同じ；これらビットが結果として生じない場合は、新
らしい試みがなされる。

HEXB（1011）：データを書込みロックせよ。続いて状態
が読取られ、否定的アクノリッジビットの場合は；説明
はHEXAと同じである。

HEXE（1110）：コマンドを書込みアンロックせよ；他の
ことはHEXAに準ず。

HEXF（1111）：データを書込みアンロックせよ；他のこ
とはHEXAに準ず。

各フレームの終りには送信ステーション（スレーブス
テーションまたはマスタステーション）は必要なすべて
のバイトが送信されたかどうかをチェック（check）す
る。送信されていない場合には、マスタステーションが
新しいフレームを開始し、送信ステーションが残りのバ
イトをローカル（local）送信機バッファにロード（loa
d）する。

インターフェイス回路の説明図３はインターフェイス回路の実施例を示す。回路
（60）は発振器（6MH₂）から時計まわり方向にみて以下
の接続：発振器（6MH₂）、電源VCC、アースGND、テスト
制御test、ローカル制御システム用８ビットデータ、同
期（ストロボ）ピン▲▼、読取り／書込み制御R/
、アドレスとデータ間選択（A/）、割込み信号In
t、そのための３つのプリセットアドレスビット（Ａφ,
A1,A2）、TTLレベルにおけるデータ用の２つのライン、
と以上記載してきたようなシングル・チャネル通信用の
よった電線対（D²B）を具えている。要素62は、電源が
現われる時（POR＝電源・オンリセット）回路のリセッ
ト用のクロックおよび制御構成要素を具えている。“チ
ップ・レディ”信号、POR信号およびクロック信号φP,1
Pはここから発生する。“チップ・レディ”信号は回路
が電源・オンおよびリセット後再び動作状態にあること
を示している。

ブロック64はD²BおよびTTLライン上信号のフィルタ、
検出および制御用の回路である。D²BおよびTTL上信号の
データ内容は以下の電気的差異:D²Bは双方向性であるの
に対しTTLは単方向性であることおよび電圧レベルが異
なること以外は同じである。ライン65においてラインビ
ットはTTLレベルで輸送される。ブロック66ではトラン
スレーション（translation）はラインビットと論理ビ
ットの間で生じる。ブロック67はブロック66と68の間の
２つの単方向ラッチ（latch）回路を構成する。ライン6
9は次のビットを活性化する信号を運ぶ。ブロック68は
インターフェイス回路の核を構成する。そこでパリティ
ビットが形成され、アクノリッジビットが検出され、種
々の制御ビットおよび状態ビットが解析され、またなに
かあれば質問用に記憶される。さらに、情報は制御シス
テムと交換され、RAMバッファ70との相互作用が編成さ
れる。バッファ70は８ビットのデータ幅を有し；バイト
の数は適用に応じて決定される。アドレスはライン71上
に現われ；ブロック72はローカル制御システム（図示さ
れず）への接続用に８ビット幅を有するデータゲートで
ある。信号モードφP,1Pは外部バスD²Bでの操作モード
に依存して、φP,1Pと同じ周波数かまたは因子４だけよ
り低い周波数を有する第２のクロック信号である。ライ
ン76は種々のビット長に対するビットレベルへのクロッ
ク転換を制御し、それらは開始ビット、モード／アドレ
ス／制御ビットおよびデータビットに関して同じである
必要はない。ライン75はフレームレベルで同じ機能を有
する。ライン77はイネーブルライン（EN）であり；ライ
ン78と79は同期ハンドシェイク（handshake）を提供す
る。

簡単な実施例では回路はモード０および１での使用に
適切であり；さらに、スレーブ操作同様にマスタ操作に
適切である。リセット信号（電力・オン・リセット、PO
R）後回路は初期化される。マイクロプロセッサはいく
らか自由にアドレス可能なレジスタをロード（load）す
ることによりインターフェイス回路に有用な回路のアド
レスを作ることができる。さらに（ローカルメモリが存
在しスレーブステーションが送信機としてまた作用する
時は）適用の能力を示すあるフラッグビットがセットさ
れる。信号PORはまたローカル制御システム用の割込み
信号を生じさせる。回路のスレーブ部分のバス状態はス
レーブ状態レジスタに記憶される。回路が他のステーシ
ョンによりロックされる時は、そのステーションのアド
レスはロックアドレスレジスタに記憶される。ある回路
をマスタステーションとして活性化するためには、その
適用の制御回路は以下の情報を提供すべきである： −スレーブステーションアドレス、制御コードおよび書
込み操作の場合には、マスタステーションバッファにロ
ードされるため送信されるべきデータバイト、 −使用されるラインモードを示すモード信号、そしてマ
スタステーション要求信号がマスタステーションコマン
ドレジスタにロードされる。

ステーションは次にメッセージを初期化し、必要なら
関連優先度手順に関係する。フレームが肯定的優先度結
果後に終端される時には、ローカル制御システム用割込
み信号（INT）が与えられる。ローカル制御システムは
次に割込みレジスタの割込み信号の種類（マスタ割込み
か、スレーブ送信機割込みか、スレーブ受信機割込み
か）を読取ることができる。マスタ状態レジスタは肯定
的アクノリッジビットの数を含み、メッセージが首尾よ
かったかどうかを示す。このレジスタはかくて計数器と
して動作する。さらに、読取り操作の場合割込み信号後
には、マスタバッファは受信したデータを含む。割込み
レジスタは読取られた後はリセットされ：このことは問
題とするレジスタで明白な書込み操作により有効になさ
れる。

実質的に同じ操作がスレーブ受信器機能で実施され
る。肯定的アクノリッジビットの数は次にスレーブ受信
機レジスタに記憶される。スレーブ受信機バッファが読
取られると、スレーブ受信機コマンドレジスタは情報00
（HEX）で満たされる。

図４は送信機ステーション手順の流れ図を示す。この
例では開始ビット、ヘッダ、マスタアドレス、スレーブ
アドレス、スレーブ制御信号等のような付加ビットを除
いて最大フレームロードは32バイトにとられている。考
慮されるロックされない転送用の最大メッセージ長はほ
ぼ例えば16バイト以下である。この限界はなかんずく受
信バッファの大きさの依存し：受信バッファが大きい程
転送成就の確立が上るだろう。ブロック100は開始が請
負わされる。ブロック102ではメッセージ転送が初期化
される。図示のごとく、メッセージがロードされ、フレ
ームで優先度の裁定がなされ（arbitrate）、フレーム
バイト計数器がリセットされそしてメッセージバイト計
数器がリセットされる。転送はマスタ送信機に関するも
のであり、優先度の裁定（arbitrage）が効率よく獲得
され、そしてスレーブ受信機スレーブステーションアド
レスとスレーブ制御信号に正確に応答するとする。スレ
ーブ送信機の場合には、操作はここに示したそれらと鏡
像関係にある。ブロック104では１バイトが送信され適
切なら、メッセージの終端が信号として送られる。ブロ
ック106ではフレーム長計数器が増加させられる。ブロ
ック108ではアクノリッジビットの受信確認が待機され
る。ここでもし否定的であれば、ブロック114において
許容され得るフレーム長の完成がテストされる。そこで
もし否定的であれば、最新のバイトがもう一度送信され
ねばならず、システムはブロック104にもどる。ブロッ
ク114でもし肯定的であれば、メッセージには欠陥があ
り完全に再送信されねばならず、システムはその結果ブ
ロック102へもどる。アクノリッジが肯定的であるとき
は、ブロック109においてメッセージ長の計数器は増加
させられる。ブロック110においてメッセージの完成が
テストされる。準備ができれば、システムはブロック11
2へと向う。メッセージが未だ完成されない場合には、
システムはまたブロック114へ向う。実際上は種々の待
ちの限界が実現されてきて、例えば、もうそれ以上のバ
イトが特定の時間間隔中に到達しないかどうかを表示す
る。

図５は受信機ステーション手順の流れ図で、それはあ
る程度図４における操作を反映している。工程はブロッ
ク116で図４のブロック100に関して説明されてきたと同
じ方法で始まる。ブロック117では受信フレーム計数器
は零にセットされる。ブロック118では１データバイト
が受信される。ブロック120では正確な受信に関するチ
ェック、正確なパリティに関するチェック（またはブロ
ック121で）や受信バッファの正確な貯えに関するチェ
ックのようなチェックによりなされる。もし否定的であ
れば、ブロック119で受信機ステーションは否定的アク
ノリッジを送り、ブロック118へもどる。肯定的な場合
は、ブロック122でアクノリッジが送られる。先入れ先
出し（FIFO）記憶の方法のような受信機バッファの記憶
処理は略して考察されなかった。受信がOKでなく、また
パリティが悪かった場合は、ブロック124でメッセージ
の最後が受信されたかどうかを受信機が検出する。ブロ
ック123でフレームの終端信号の検出がなされる。否定
的な場合は、受信機はブロック118へもどる。ブロック1
24ではメッセージの終端信号の検出がなされる。肯定的
な場合には、メッセージが完全に受信されてそれ以上の
処理がなされる（ブロック126）。否定的な場合には、
（部分）メッセージの転送が見捨てられ、システムはブ
ロック117へもどり、一方問題とするフレームのデータ
バイトのどの受信も無視される。受信機がフレームの最
大長を知り（ブロック123）、ブロック121からブロック
124への転送が一般に受信バッファの満席をしらせるか
らシステムは単純に保持される。上述の場合、部分メッ
セージの形成は一般に、適用可能でそれらをフォーマッ
ト化する時、メッセージの最大長と部分メッセージを知
るというステーション適用処理により実施される。それ
だけで、メッセージのフォーマット化は有用なものであ
る。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平２−10936（ＪＰ，Ａ) 特開平２−21754（ＪＰ，Ａ) 米国特許4597082（ＵＳ，Ａ) 米国特許5469435（ＵＳ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/40 G06F 13/00 353

Claims

(57)【特許請求の範囲】

【請求項１】この発明は、どのマスタステーション（ma
ster station）もアービトレーション（arbitration）
手段と、アービトレーション結果検出手段と、前記アー
ビトレーションの獲得に際しスレーブアドレスとスレー
ブ制御信号とを具えるフレーム（frame）をフォーマッ
ト化するフォーマット化手段とを具えるマスタステーシ
ョンとスレーブステーション（slave station）を収容
するとともに、各周期が受信機ステーションからのアク
ノリッジビット（acknowledge bit）を収容し、送信機
ステーションが特定のデータバイト用のかかるアクノリ
ッジビットが存在しない場合にはそのデータバイトを繰
返えすよう配置される、送信機ステーションから前記受
信機ステーションへ第１の最大値までデータ伝送するた
め複数のデータバイト周期を収容する、マルチステーシ
ョンシングル・チャネル通信バスシステムにおいて、そのデータバイト長が前記第１の最大値を超過するメッ
セージの意図した転送に関して、そのメッセージを前記
第１の最大値以下の関連フレームデータバイト計数の複
数の部分メッセージの各々に分割し、複数の各部分メッ
セージをそれぞれのバスフレームに割当てるよう前記シ
ステムが配置されるとともに、当該システムが特定のフ
レームデータバイト周期と受信アクノリッジビットにお
いて計数用の計数手段を有し、前記アクノリッジビット
による前記フレームデータバイト計数よりも前記データ
バイト周期によりよく速く前記第１の最大値に到達する
場合は、フレーム欠陥を合図し、その繰返えしを請負う
ため前記特定フレームのいかなる転送も不問にするよう
前記送信機ステーションが配置されることを特徴とする
マルチステーションシングル・チャネル通信バスシステ
ム。
【請求項２】請求項１記載のシステムにおいて、特定の
メッセージに関し、複数の前記部分メッセージが相互に
ほぼ等しいフレームデータバイト計数を有することを特
徴とするマルチステーションシングル・チャネル通信バ
スシステム。
【請求項３】請求項１または２記載のシステムにおい
て、前記フレームデータバイト計数がせいぜい前記第１
の最大値より低い第２の最大値に等しいことを特徴とす
るマルチステーションシングル・チャネル通信バスシス
テム。
【請求項４】請求項３記載のシステムにおいて、そのデ
ータバイト計数が前記第２の最大値を凌駕するメッセー
ジのどれもが複数の部分メッセージに分割されることを
特徴とするマルチステーションシングル・チャネル通信
バスシステム。
【請求項５】請求項１から４いずれかに記載のシステム
において、前記フォーマット化手段がロッキングおよび
アンロッキング用それぞれの前記フレームロッキングお
よびアンロッキング信号に、マルチプルフレームメッセ
ージ期間用のアドレスされたスレーブを含むよう配置さ
れ、それで異なったステーションが少なくとも特定の方
法で前記期間内のロックされたスレーブをアクセスする
ことから阻止されることを特徴とするマルチステーショ
ンシングル・チャネル通信バスシステム。
【請求項６】請求項１から５いずれかに記載のシステム
において、前記バスがD2Bバスであることを特徴とする
マルチステーションシングル・チャネル通信バスシステ
ム。
【請求項７】請求項１から６いずれかに記載のシステム
に使用される送信機ステーション。