JPH06334619A - ポインタ値付け替え回路 - Google Patents
ポインタ値付け替え回路Info
- Publication number
- JPH06334619A JPH06334619A JP5122588A JP12258893A JPH06334619A JP H06334619 A JPH06334619 A JP H06334619A JP 5122588 A JP5122588 A JP 5122588A JP 12258893 A JP12258893 A JP 12258893A JP H06334619 A JPH06334619 A JP H06334619A
- Authority
- JP
- Japan
- Prior art keywords
- pointer
- transmission
- reception
- phase difference
- main signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 ＳＤＨフレームにおいてポインタを付け替え
る際受信ポインタ値が変化した場合にも、送信ポインタ
値に正しいポインタ値を挿入する。 【構成】 受信・送信フレーム間位相差検出部６は受信
・送信フレーム間のオーバーヘッドビットの部分を除い
た位相差を検出して受信・送信フレーム間位相差情報２
４を出力する。メモリ書込制御アドレス１６とメモリ読
出制御アドレス１７とによってメモリ書込・読出位相差
検出部５はメモリ１における書込・読出間の位相差情報
２３を出力する。受信ポインタ値２１、受信・送信フレ
ーム間位相差情報２４、及びメモリ書込・読出間位相差
情報２３に応じて送信ポインタ生成部７では送信ポイン
タ値２２を生成する。これによって、受信ポインタが変
化した際即座に送信ポインタ値を更新することができ
る。
る際受信ポインタ値が変化した場合にも、送信ポインタ
値に正しいポインタ値を挿入する。 【構成】 受信・送信フレーム間位相差検出部６は受信
・送信フレーム間のオーバーヘッドビットの部分を除い
た位相差を検出して受信・送信フレーム間位相差情報２
４を出力する。メモリ書込制御アドレス１６とメモリ読
出制御アドレス１７とによってメモリ書込・読出位相差
検出部５はメモリ１における書込・読出間の位相差情報
２３を出力する。受信ポインタ値２１、受信・送信フレ
ーム間位相差情報２４、及びメモリ書込・読出間位相差
情報２３に応じて送信ポインタ生成部７では送信ポイン
タ値２２を生成する。これによって、受信ポインタが変
化した際即座に送信ポインタ値を更新することができ
る。
Description
【０００１】
【産業上の利用分野】本発明はポインタ値付け替え回路
に関し、特に、ＳＤＨフレームを伝送する際のポインタ
変換方式に関する。
に関し、特に、ＳＤＨフレームを伝送する際のポインタ
変換方式に関する。
【０００２】
【従来の技術】一般に、ＳＤＨフレーム伝送の際におけ
るポインタ変換技術として、例えば、特開平２−２７２
９２５号公報に記載された変換方法が知られている。
るポインタ変換技術として、例えば、特開平２−２７２
９２５号公報に記載された変換方法が知られている。
【０００３】ここで、図５を参照して、ポインタ変換の
際用いられる回路について概説する。
際用いられる回路について概説する。
【０００４】主信号データ１１にはその主フレーム内に
フレーム同期信号、保守、性能監視等の信号であるオー
バーヘッドビットと、複数のデータと、データの先頭位
置を示すポインタとが備えられている。受信側カウンタ
２には受信側クロック１２及び主信号データ１１と同期
状態にある受信側フレームパルス１３が与えられ、これ
によって、受信側カウンタ２ではオフセット０位置信号
２５を出力する。これら主信号データ１１及びオフセッ
ト０位置信号２５は受信側フレームカウンタ２からの書
込制御アドレス１６によってメモリ１に書き込まれる。
さらに、受信側フレームカウンタ２ではポインタ位置パ
ルス２７を生成して受信ポインタ検出部４に与える。受
信ポインタ検出部４ではポインタ位置パルス２７を受け
主信号データ１１よりポインタを抜き出してポインタ値
２１を出力する。
フレーム同期信号、保守、性能監視等の信号であるオー
バーヘッドビットと、複数のデータと、データの先頭位
置を示すポインタとが備えられている。受信側カウンタ
２には受信側クロック１２及び主信号データ１１と同期
状態にある受信側フレームパルス１３が与えられ、これ
によって、受信側カウンタ２ではオフセット０位置信号
２５を出力する。これら主信号データ１１及びオフセッ
ト０位置信号２５は受信側フレームカウンタ２からの書
込制御アドレス１６によってメモリ１に書き込まれる。
さらに、受信側フレームカウンタ２ではポインタ位置パ
ルス２７を生成して受信ポインタ検出部４に与える。受
信ポインタ検出部４ではポインタ位置パルス２７を受け
主信号データ１１よりポインタを抜き出してポインタ値
２１を出力する。
【０００５】送信側フレームカウンタ３では送信側フレ
ームパルス１５及び送信側クロック１４を受け、メモリ
１の読出を制御する読出制御アドレス１７とポインタ挿
入位置パルス１８を出力する。送信ポインタ生成カウン
タ９ではメモリ１からの読出されたオフセット０位置信
号２６、受信ポインタ値２１、送信側フレームパルス１
５、及び送信側クロック１４を受け、送信ポインタ値２
２を生成する。そして、ポインタ挿入部８では送信ポイ
ンタ値２２及びポインタ挿入位置パルス１８を受け、メ
モリ１から読み出された主信号データ１９に送信ポイン
タ値２２を挿入して主信号データ２０を出力する。
ームパルス１５及び送信側クロック１４を受け、メモリ
１の読出を制御する読出制御アドレス１７とポインタ挿
入位置パルス１８を出力する。送信ポインタ生成カウン
タ９ではメモリ１からの読出されたオフセット０位置信
号２６、受信ポインタ値２１、送信側フレームパルス１
５、及び送信側クロック１４を受け、送信ポインタ値２
２を生成する。そして、ポインタ挿入部８では送信ポイ
ンタ値２２及びポインタ挿入位置パルス１８を受け、メ
モリ１から読み出された主信号データ１９に送信ポイン
タ値２２を挿入して主信号データ２０を出力する。
【０００６】図６も参照して、主信号データ１１は、受
信側フレームカウンタ２からメモリ書込アドレス１６に
したがってメモリ１に書込まれる。また、同時にオフセ
ット０の位置を示す（図６の例ではオフセット０の位置
のみ“Ｈ”となっている）オフセット０位置信号２５も
メモリ１に書き込まれる。一方、送信側フレームカウン
タ３からのメモリ読出アドレス１７にしたがって主信号
データ１９とオフセット０位置信号２６がメモリ１より
読み出される。
信側フレームカウンタ２からメモリ書込アドレス１６に
したがってメモリ１に書込まれる。また、同時にオフセ
ット０の位置を示す（図６の例ではオフセット０の位置
のみ“Ｈ”となっている）オフセット０位置信号２５も
メモリ１に書き込まれる。一方、送信側フレームカウン
タ３からのメモリ読出アドレス１７にしたがって主信号
データ１９とオフセット０位置信号２６がメモリ１より
読み出される。
【０００７】オフセット０位置信号２６は、送信ポイン
タ生成カウンタ９に入力され、オフセット０位置信号２
６が“Ｈ”のとき、送信ポインタ生成カウンタ９では送
信ポインタ生成カウンタ９の内部カウンタの値を受信ポ
インタ検出部４より入力された受信ポインタ値２１の値
にセットする（図６ではＸにセットされている）。
タ生成カウンタ９に入力され、オフセット０位置信号２
６が“Ｈ”のとき、送信ポインタ生成カウンタ９では送
信ポインタ生成カウンタ９の内部カウンタの値を受信ポ
インタ検出部４より入力された受信ポインタ値２１の値
にセットする（図６ではＸにセットされている）。
【０００８】送信ポインタ生成カウンタ９からの送信ポ
インタ値２２はオフセット０位置信号２６が“Ｈ”のと
きにセットされた値からオーバーヘッドビットを除くデ
ータの位置でカウントダウンされ、ポインタ挿入部８で
はポインタ挿入位置パルス１８が“Ｈ”となったときの
送信ポインタ値２２の値が主信号データ１９に挿入さ
れ、主信号データ２０として出力される。
インタ値２２はオフセット０位置信号２６が“Ｈ”のと
きにセットされた値からオーバーヘッドビットを除くデ
ータの位置でカウントダウンされ、ポインタ挿入部８で
はポインタ挿入位置パルス１８が“Ｈ”となったときの
送信ポインタ値２２の値が主信号データ１９に挿入さ
れ、主信号データ２０として出力される。
【０００９】
【発明が解決しようとする課題】ところで、従来のポイ
ンタ値付け替えでは、送信ポインタを生成する際、カウ
ンタをメモリ通過後のオフセット０の位置信号で受信ポ
インタ検出部からの受信ポインタ値の値にセットしてそ
の後カウントダウンしており、このため、ポインタを受
信してからオフセット０の位置信号でカウンタをセット
するまでの間に送信側にポインタを挿入しなければなら
ない際、受信ポインタ値が変化すると正しいポインタ値
を挿入できない（具体的に言えば、図６に示すように受
信ポインタを受信（点）してから、オフセット０位置
信号がメモリを通過（点）するまでの間に、ポインタ
挿入位置パルス１８が“Ｈ”となったら、１フレーム前
の受信ポインタ値から演算した送信ポインタ値を挿入し
てしまう）という問題点がある。
ンタ値付け替えでは、送信ポインタを生成する際、カウ
ンタをメモリ通過後のオフセット０の位置信号で受信ポ
インタ検出部からの受信ポインタ値の値にセットしてそ
の後カウントダウンしており、このため、ポインタを受
信してからオフセット０の位置信号でカウンタをセット
するまでの間に送信側にポインタを挿入しなければなら
ない際、受信ポインタ値が変化すると正しいポインタ値
を挿入できない（具体的に言えば、図６に示すように受
信ポインタを受信（点）してから、オフセット０位置
信号がメモリを通過（点）するまでの間に、ポインタ
挿入位置パルス１８が“Ｈ”となったら、１フレーム前
の受信ポインタ値から演算した送信ポインタ値を挿入し
てしまう）という問題点がある。
【００１０】本発明の目的は受信ポインタ値が変化した
際においても正しいポインタ値を挿入することのできる
ポインタ値付け替え回路を提供することにある。
際においても正しいポインタ値を挿入することのできる
ポインタ値付け替え回路を提供することにある。
【００１１】
【課題を解決するための手段】本発明によれば、主フレ
ーム内にオーバーヘッドビットと複数のデータと該デー
タの先頭位置を示すポインタとを有する主信号データが
書き込み主信号データとして書き込まれるするためのメ
モリと、前記主信号データと同期状態にある受信側フレ
ームパルス及び受信側クロックに応じて前記主信号デー
タを前記メモリに前記書き込み主信号として書き込む制
御するとともに前記主信号データより前記ポインタを抜
き出してポインタ値を出力する書き込み制御手段と、送
信側フレームパルス及び送信側クロックに応じて前記メ
モリから前記主信号データを読み出し主信号データとし
て読み出し制御するとともに前記読み出し主信号データ
に送信ポインタを挿入して送信主信号データとして送出
する読み出し制御手段と、前記受信側フレームパルス、
前記受信側クロック、前記送信側フレームパルス、及び
送信側クロックに応じて受信フレームと送信フレームと
間のオーバーヘッドビットの部分を除いた位相差を検出
して受信・送信フレーム間位相差情報を生成する受信・
送信フレーム間位相差検出手段と、前記書き込み制御及
び前記読み出し制御に応じて前記メモリにおける書込・
読出間の位相差情報を出力するメモリ書込・読出間位相
差検出手段と、前記ポインタ値、前記受信・送信フレー
ム間位相差情報、前記メモリ書込・読出間位相差情報に
応じて前記送信ポインタ値を演算して出力する送信ポイ
ンタ生成手段とを備えることを特徴とするポインタ値付
け替え回路が得られる。
ーム内にオーバーヘッドビットと複数のデータと該デー
タの先頭位置を示すポインタとを有する主信号データが
書き込み主信号データとして書き込まれるするためのメ
モリと、前記主信号データと同期状態にある受信側フレ
ームパルス及び受信側クロックに応じて前記主信号デー
タを前記メモリに前記書き込み主信号として書き込む制
御するとともに前記主信号データより前記ポインタを抜
き出してポインタ値を出力する書き込み制御手段と、送
信側フレームパルス及び送信側クロックに応じて前記メ
モリから前記主信号データを読み出し主信号データとし
て読み出し制御するとともに前記読み出し主信号データ
に送信ポインタを挿入して送信主信号データとして送出
する読み出し制御手段と、前記受信側フレームパルス、
前記受信側クロック、前記送信側フレームパルス、及び
送信側クロックに応じて受信フレームと送信フレームと
間のオーバーヘッドビットの部分を除いた位相差を検出
して受信・送信フレーム間位相差情報を生成する受信・
送信フレーム間位相差検出手段と、前記書き込み制御及
び前記読み出し制御に応じて前記メモリにおける書込・
読出間の位相差情報を出力するメモリ書込・読出間位相
差検出手段と、前記ポインタ値、前記受信・送信フレー
ム間位相差情報、前記メモリ書込・読出間位相差情報に
応じて前記送信ポインタ値を演算して出力する送信ポイ
ンタ生成手段とを備えることを特徴とするポインタ値付
け替え回路が得られる。
【００１２】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１３】図１を参照して、主信号データ１１はその
主フレーム内にフレーム同期信号、保守、性能監視等の
信号であるオーバーヘッドビットと、複数のデータと、
データの先頭位置を示すポインタとを備えている。受信
側フレームカウンタ２には主信号データ１１と同期状態
にある受信側フレームパルス１３及び受信側クロック１
２が与えられる。そして、メモリ１には受信側フレーム
カウンタ２からのメモリ書込制御アドレス１６により主
信号データ１１が書き込まれる。さらに、受信側フレー
ムカウンタ２は受信側フレームパルス１３及び受信側ク
ロック１２に基づいてポインタ一パルス２７を生成して
受信ポインタ検出部４に与える。受信ポインタ検出部４
ではポインタ位置パルス２７に応じて主信号データ１１
より受信ポインタを抜き出して受信ポインタ値２１を出
力する。
主フレーム内にフレーム同期信号、保守、性能監視等の
信号であるオーバーヘッドビットと、複数のデータと、
データの先頭位置を示すポインタとを備えている。受信
側フレームカウンタ２には主信号データ１１と同期状態
にある受信側フレームパルス１３及び受信側クロック１
２が与えられる。そして、メモリ１には受信側フレーム
カウンタ２からのメモリ書込制御アドレス１６により主
信号データ１１が書き込まれる。さらに、受信側フレー
ムカウンタ２は受信側フレームパルス１３及び受信側ク
ロック１２に基づいてポインタ一パルス２７を生成して
受信ポインタ検出部４に与える。受信ポインタ検出部４
ではポインタ位置パルス２７に応じて主信号データ１１
より受信ポインタを抜き出して受信ポインタ値２１を出
力する。
【００１４】一方、送信側フレームカウンタ３には送信
側フレームパルス１５及び送信側クロック１４が与えら
れ、これによって、送信側フレームカウンタ３はメモリ
１の読出制御アドレス１７及びポインタ挿入位置パルス
１８を出力する。受信・送信フレーム間位相差検出部６
には受信側フレームパルス１３、受信側クロック１２、
送信側フレームパルス１５、及び送信側クロック１４が
与えられ、これによって、受信・送信フレーム間位相差
検出部６は受信送信フレーム間のオーバーヘッドビット
の部分を除いた位相差を検出して受信・送信フレーム間
位相差情報２４を出力する。メモリ書込・読出間位相差
検出部５にはメモリ書込制御アドレス１６及びメモリ読
出制御アドレス２７が与えられ、メモリ書込・読出間位
相差検出部５はメモリ１の書込・読出間の位相差情報２
３を出力する。
側フレームパルス１５及び送信側クロック１４が与えら
れ、これによって、送信側フレームカウンタ３はメモリ
１の読出制御アドレス１７及びポインタ挿入位置パルス
１８を出力する。受信・送信フレーム間位相差検出部６
には受信側フレームパルス１３、受信側クロック１２、
送信側フレームパルス１５、及び送信側クロック１４が
与えられ、これによって、受信・送信フレーム間位相差
検出部６は受信送信フレーム間のオーバーヘッドビット
の部分を除いた位相差を検出して受信・送信フレーム間
位相差情報２４を出力する。メモリ書込・読出間位相差
検出部５にはメモリ書込制御アドレス１６及びメモリ読
出制御アドレス２７が与えられ、メモリ書込・読出間位
相差検出部５はメモリ１の書込・読出間の位相差情報２
３を出力する。
【００１５】送信ポインタ生成部７にはポインタ値出力
２１、受信・送信フレーム間位相差情報２４、及びメモ
リ書込・読出間位相差情報２３が入力されて、送信ポイ
ンタ生成部７は送信ポインタ値２２を演算して出力す
る。ポインタ挿入部８には送信ポインタ値２２及びポイ
ンタ挿入位置パルス１８が入力されて、これによって、
ポインタ挿入部８ではメモリ１から読み出された主信号
データ１９にポインタ値２２を挿入して主信号データ２
０を出力する。
２１、受信・送信フレーム間位相差情報２４、及びメモ
リ書込・読出間位相差情報２３が入力されて、送信ポイ
ンタ生成部７は送信ポインタ値２２を演算して出力す
る。ポインタ挿入部８には送信ポインタ値２２及びポイ
ンタ挿入位置パルス１８が入力されて、これによって、
ポインタ挿入部８ではメモリ１から読み出された主信号
データ１９にポインタ値２２を挿入して主信号データ２
０を出力する。
【００１６】ここで、図２を参照して、処理の対象とな
る信号のフレーム構成について説明する。図２には、処
理対象となる信号の１フレーム（１２５μｓ）の構成が
示されている。１フレームは２４バイトのオーバーヘッ
ドビット、２バイトのポインタバイト、１バイトの負ス
タッフ用バイト、７８３バイトのデータの計８１０バイ
トで構成されている。データの欄に書いてある数値はポ
インタバイトからのオフセット値を示しており、データ
の先頭位置はポインタバイトに入っているオフセット値
により示される。
る信号のフレーム構成について説明する。図２には、処
理対象となる信号の１フレーム（１２５μｓ）の構成が
示されている。１フレームは２４バイトのオーバーヘッ
ドビット、２バイトのポインタバイト、１バイトの負ス
タッフ用バイト、７８３バイトのデータの計８１０バイ
トで構成されている。データの欄に書いてある数値はポ
インタバイトからのオフセット値を示しており、データ
の先頭位置はポインタバイトに入っているオフセット値
により示される。
【００１７】伝送の順序は１ｒｏｗの左側から右側へ順
に伝送し、１番右のオフセット値６０８のつぎは２ｒｏ
ｗめの一番左のオーバーヘッドビットを伝送するという
様に各ｒｏｗの左から右へ伝送し、次にひとつ下の（数
字で言えばひとつ大きい）ｒｏｗを伝送する。
に伝送し、１番右のオフセット値６０８のつぎは２ｒｏ
ｗめの一番左のオーバーヘッドビットを伝送するという
様に各ｒｏｗの左から右へ伝送し、次にひとつ下の（数
字で言えばひとつ大きい）ｒｏｗを伝送する。
【００１８】通常、受信フレームパルスと送信フレーム
パルスとは位相非同期（ただし周波数同期はとれてい
る）なので、受信フレームの中のデータを送信フレーム
の同じ位置に入れようとすると１フレーム以上のメモリ
容量が必要となるが、ポインタ値を付け替えて受信フレ
ームでのデータ先頭位置が送信フレームではどこになっ
たかを示すことによってメモリ容量を小さくしている。
パルスとは位相非同期（ただし周波数同期はとれてい
る）なので、受信フレームの中のデータを送信フレーム
の同じ位置に入れようとすると１フレーム以上のメモリ
容量が必要となるが、ポインタ値を付け替えて受信フレ
ームでのデータ先頭位置が送信フレームではどこになっ
たかを示すことによってメモリ容量を小さくしている。
【００１９】ここで、図３及び図４も参照して、主信号
データ１１は、受信側フレームカウンタ２からのメモリ
書込アドレス１６（図の例ではメモリ容量を９バイトと
している）にしたがってメモリ１に書込まれる。一方、
送信側フレームカウンタ３からのメモリ読出アドレス１
７にしたがって主信号データ１９がメモリ１より読み出
される。
データ１１は、受信側フレームカウンタ２からのメモリ
書込アドレス１６（図の例ではメモリ容量を９バイトと
している）にしたがってメモリ１に書込まれる。一方、
送信側フレームカウンタ３からのメモリ読出アドレス１
７にしたがって主信号データ１９がメモリ１より読み出
される。
【００２０】送信・受信フレーム間位相差検出部６に
は、受信側レフームパルス１３、受信側クロック１２、
送信側フレームパルス１５、及び送信側クロック１４が
入力される。送信・受信フレーム間位相差検出部６には
受信側フレームパルス１３の先頭位置でカウンタを
“０”にセットし、オーバーヘッドビットを除くデータ
ビットの位置で１づつカウントアップするカウンタ（図
示せず）が備えられており、送信側フレームパルス１５
の先頭位置（波形の立ち上がり位置）の直前のカウンタ
の値を保持して受信・送信フレーム間位相差情報２４と
して出力する。
は、受信側レフームパルス１３、受信側クロック１２、
送信側フレームパルス１５、及び送信側クロック１４が
入力される。送信・受信フレーム間位相差検出部６には
受信側フレームパルス１３の先頭位置でカウンタを
“０”にセットし、オーバーヘッドビットを除くデータ
ビットの位置で１づつカウントアップするカウンタ（図
示せず）が備えられており、送信側フレームパルス１５
の先頭位置（波形の立ち上がり位置）の直前のカウンタ
の値を保持して受信・送信フレーム間位相差情報２４と
して出力する。
【００２１】メモリ書込、読出間位相差検出部５では、
メモリ書込アドレス１６、メモリ読出アドレス１７、及
び送信側フレームパルス１５を入力し、メモリ書込アド
レス１６からメモリ読出アドレス１７を減算（メモリ書
込アドレス１６の方がアドレス値が小さい場合はメモリ
書込アドレス１６にメモリ容量分の９を加算してから減
算）して、送信側フレームパルス１５の先頭位置の直前
の演算値を保持し、メモリ書込・読出間位相差情報２３
として出力する。
メモリ書込アドレス１６、メモリ読出アドレス１７、及
び送信側フレームパルス１５を入力し、メモリ書込アド
レス１６からメモリ読出アドレス１７を減算（メモリ書
込アドレス１６の方がアドレス値が小さい場合はメモリ
書込アドレス１６にメモリ容量分の９を加算してから減
算）して、送信側フレームパルス１５の先頭位置の直前
の演算値を保持し、メモリ書込・読出間位相差情報２３
として出力する。
【００２２】送信ポインタ生成部７では、受信・送信フ
レーム間位相差情報２４、メモリ書込・読出間位相差情
報２３、及び受信ポインタ値２１を受け、受信ポインタ
値２１とメモリ書込・読出間位相差情報２３とを加算
し、その結果から受信・送信フレーム間位相差情報２４
を減算して送信ポインタ値２２として出力する（図中の
Ｘ＋４−３に相当：ただし、“０”よりも小さい場合は
７８３を加算して送信ポインタ値２２とし、“７８２”
よりも大きい場合は７８３を減算して送信ポインタ値２
２とする）。
レーム間位相差情報２４、メモリ書込・読出間位相差情
報２３、及び受信ポインタ値２１を受け、受信ポインタ
値２１とメモリ書込・読出間位相差情報２３とを加算
し、その結果から受信・送信フレーム間位相差情報２４
を減算して送信ポインタ値２２として出力する（図中の
Ｘ＋４−３に相当：ただし、“０”よりも小さい場合は
７８３を加算して送信ポインタ値２２とし、“７８２”
よりも大きい場合は７８３を減算して送信ポインタ値２
２とする）。
【００２３】送信ポインタ生成部７への入力はいづれも
１フレームで最大１回その値が更新されるのみであり、
しかも、送信ポインタ値２２の演算においては、単純な
論理演算が用いられているなので、受信ポインタ値２１
の値が更新されるとすぐ送信ポインタ値が確定すること
になる。ポインタ挿入部８では、ポインタ挿入位置パル
ス１８が“Ｈ”となった際の送信ポインタ値２２の値が
主信号データ１９に挿入され、主信号データ２０として
出力される。
１フレームで最大１回その値が更新されるのみであり、
しかも、送信ポインタ値２２の演算においては、単純な
論理演算が用いられているなので、受信ポインタ値２１
の値が更新されるとすぐ送信ポインタ値が確定すること
になる。ポインタ挿入部８では、ポインタ挿入位置パル
ス１８が“Ｈ”となった際の送信ポインタ値２２の値が
主信号データ１９に挿入され、主信号データ２０として
出力される。
【００２４】
【発明の効果】以上説明したように本発明では、受信ポ
インタ値更新後、即座に送信ポインタ値を確定でき、受
信側フレームと送信側フレームとが受信ポインタ検出後
すぐに送信ポインタ値を挿入しなければならない位相関
係にあったとしても正しいポインタ値を挿入することが
できる（受信ポインタ確定後に送出する送信ポインタ値
に誤ったポインタ値を送信することがなくなる）という
効果がある。
インタ値更新後、即座に送信ポインタ値を確定でき、受
信側フレームと送信側フレームとが受信ポインタ検出後
すぐに送信ポインタ値を挿入しなければならない位相関
係にあったとしても正しいポインタ値を挿入することが
できる（受信ポインタ確定後に送出する送信ポインタ値
に誤ったポインタ値を送信することがなくなる）という
効果がある。
【図１】本発明によるポインタ付け替え回路の一実施例
を示すブロック図である。
を示すブロック図である。
【図２】本発明が対象とする信号のフレーム構成を説明
するための図である。
するための図である。
【図３】図１に示すポインタ付け替え回路の動作を説明
するためのタイムチャートである。
するためのタイムチャートである。
【図４】図１に示すポインタ付け替え回路の動作を説明
するためのタイムチャートである。
するためのタイムチャートである。
【図５】従来のポインタ値付け替え回路を示すブロック
図である。
図である。
【図６】図５に示すポインタ値付け替え回路の動作を説
明するためのタイムチャートである。
明するためのタイムチャートである。
１ メモリ ２ 受信側フレームカウンタ ３ 送信側フレームカウンタ ４ 受信ポインタ検出部 ５ メモリ書込・読出間位相差検出部 ６ 受信・送信フレーム間位相差検出部 ７ 送信ポインタ生成部 ８ ポインタ挿入部 ９ 送信ポインタ生成カウンタ １１，１９，２０ 主信号データ １２ 受信側クロック １３ 受信側フレームパルス １４ 送信側クロック １５ 受信側フレームパルス １６ 書込制御アドレス １７ 読出制御アドレス １８ ポインタ挿入位置パルス ２１ 受信ポインタ値 ２２ 送信ポインタ値 ２３ メモリ書込・読出間位相差情報 ２４ 受信・送信フレーム間位相差情報 ２５，２６ オフセット０位置信号 ２７ ポインタ位置パルス
Claims (2)
- 【請求項１】 主フレーム内にオーバーヘッドビットと
複数のデータと該データの先頭位置を示すポインタとを
有する主信号データが書き込み主信号データとして書き
込まれるするためのメモリと、前記主信号データと同期
状態にある受信側フレームパルス及び受信側クロックに
応じて前記主信号データを前記メモリに前記書き込み主
信号として書き込む制御するとともに前記主信号データ
より前記ポインタを抜き出してポインタ値を出力する書
き込み制御手段と、送信側フレームパルス及び送信側ク
ロックに応じて前記メモリから前記主信号データを読み
出し主信号データとして読み出し制御するとともに前記
読み出し主信号データに送信ポインタを挿入して送信主
信号データとして送出する読み出し制御手段と、前記受
信側フレームパルス、前記受信側クロック、前記送信側
フレームパルス、及び送信側クロックに応じて受信フレ
ームと送信フレームと間のオーバーヘッドビットの部分
を除いた位相差を検出して受信・送信フレーム間位相差
情報を生成する受信・送信フレーム間位相差検出手段
と、前記書き込み制御及び前記読み出し制御に応じて前
記メモリにおける書込・読出間の位相差情報を出力する
メモリ書込・読出間位相差検出手段と、前記ポインタ
値、前記受信・送信フレーム間位相差情報、前記メモリ
書込・読出間位相差情報に応じて前記送信ポインタ値を
演算して出力する送信ポインタ生成手段とを備えること
を特徴とするポインタ値付け替え回路。 - 【請求項２】 請求項１に記載されたポインタ値付け替
え回路において、前記書き込み制御手段は、前記書き込
み制御を行うとともに前記受信側フレームパルス及び前
記受信側クロックに応じてポインタ位置パルスを生成す
る受信側フレームカウンタと、前記ポインタ位置パルス
に応じて前記主信号データから前記ポインタを抜き出し
て前記ポインタ値とする受信ポインタ検出部と備え、前
記読み出し制御手段は、前記読み出し制御を行うととも
に前記送信側フレームパルス及び前記送信側クロックに
応じてポインタ挿入位置パルスを生成する送信側フレー
ムカウンタと、、前記ポインタ挿入位置パルスに応じて
前記送信ポインタ値を前記読み出し主信号データに挿入
して送信主信号データとして出力するポインタ挿入部と
を備えることを特徴とするポインタ値付け替え回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5122588A JPH0779324B2 (ja) | 1993-05-25 | 1993-05-25 | ポインタ値付け替え回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5122588A JPH0779324B2 (ja) | 1993-05-25 | 1993-05-25 | ポインタ値付け替え回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06334619A true JPH06334619A (ja) | 1994-12-02 |
| JPH0779324B2 JPH0779324B2 (ja) | 1995-08-23 |
Family
ID=14839643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5122588A Expired - Lifetime JPH0779324B2 (ja) | 1993-05-25 | 1993-05-25 | ポインタ値付け替え回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779324B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396620B1 (ko) * | 2001-05-31 | 2003-09-02 | 이스텔시스템즈 주식회사 | 동기 디지털 계층화 장치의 동기 전송 모듈 프레임 생성장치 및 방법 |
-
1993
- 1993-05-25 JP JP5122588A patent/JPH0779324B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396620B1 (ko) * | 2001-05-31 | 2003-09-02 | 이스텔시스템즈 주식회사 | 동기 디지털 계층화 장치의 동기 전송 모듈 프레임 생성장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0779324B2 (ja) | 1995-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0372458B1 (en) | Synchronous multiplex transmission apparatus | |
| JPH11261513A (ja) | パストレースチェック方法および装置 | |
| JPH06334619A (ja) | ポインタ値付け替え回路 | |
| US5121392A (en) | Synchronous to non-synchronous data line pair interface apparatus | |
| JPH08249822A (ja) | シンク検出方法及びシンク検出回路 | |
| JP3010634B2 (ja) | フレーム同期多重処理方式 | |
| US6307904B1 (en) | Clock recovery circuit | |
| JP3131670B2 (ja) | デジタル伝送システムのポインタ処理回路におけるｎｄｆ生成回路 | |
| JP2658927B2 (ja) | 多重伝送方法およびその装置 | |
| JP2698287B2 (ja) | 調歩同期方式通信のための受信回路 | |
| JP2760323B2 (ja) | Ａｔｍセルフォーマット変換回路 | |
| JP2715953B2 (ja) | 同期回路 | |
| JP2697421B2 (ja) | ディジタル伝送システムのフレーム同期回路 | |
| JP3454527B2 (ja) | データ長保護装置 | |
| JP2616383B2 (ja) | ポインタ付け替え回路 | |
| JP2624120B2 (ja) | 監視データ付け替え回路 | |
| KR940010429B1 (ko) | 동기신호 발생장치 | |
| JP2531720B2 (ja) | デジタル多重変換装置の同期回路方式 | |
| JP3430589B2 (ja) | 通信方法及び通信装置 | |
| JP2944420B2 (ja) | 伝達単位不一致検出方法及び伝達単位不一致検出装置 | |
| JP3868047B2 (ja) | バッファ回路 | |
| JPH11150528A (ja) | パリティ演算回路 | |
| JPH07154359A (ja) | ポインタ付替回路 | |
| JP2000341293A (ja) | シグナリング情報伝送システムおよびシグナリングセル分解装置 | |
| JPH0746213A (ja) | 位相制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960220 |