JPH0746213A - 位相制御回路 - Google Patents

位相制御回路

Info

Publication number
JPH0746213A
JPH0746213A JP5188174A JP18817493A JPH0746213A JP H0746213 A JPH0746213 A JP H0746213A JP 5188174 A JP5188174 A JP 5188174A JP 18817493 A JP18817493 A JP 18817493A JP H0746213 A JPH0746213 A JP H0746213A
Authority
JP
Japan
Prior art keywords
data
stuff
clock
frames
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5188174A
Other languages
English (en)
Other versions
JP3230550B2 (ja
Inventor
Masahiko Iwakiri
政彦 岩切
Toshiyuki Sakai
俊行 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18817493A priority Critical patent/JP3230550B2/ja
Publication of JPH0746213A publication Critical patent/JPH0746213A/ja
Application granted granted Critical
Publication of JP3230550B2 publication Critical patent/JP3230550B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【目的】 この発明は、位相制御回路に関し、NNI方
式のSTMフレーム構成のデータを4フレームに1回の
スタッフを許容するという規定を越えて出力されること
がないように保護をかけることを目的とする。 【構成】 前記入力データのクロック乗換えを行うクロ
ック乗換手段5と、前記STMフレーム形式の有効デー
タ部が記憶される情報記憶手段1と、有効データ部が入
力されていることを監視し、前記情報記憶手段1に有効
データ部を順次書き込む書込み制御手段2と、前記ST
Mフレーム形式の制御用データ部のバイト数を8フレー
ムの期間にわたってカウントするオーバーヘッド計数手
段6と、前記カウント値を所定のしきい値と比較して8
フレーム当りのスタッフ量を検出するスタッフ制御手段
7と、前記スタッフ量に対応してデータを読み出す位相
を調整し、前記情報記憶手段1から有効データ部を順次
読み出す制御を行う読み出し制御部3とを備える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、位相制御回路に関
し、特に、送信装置から入力されたNNI方式(Networ
k Node Interface)によるSTMフレーム(Syncronous
Transfer Mode)形式のデータの位相制御を行い、その
データを受信装置へ出力する位相制御回路に関する。
【0002】
【従来の技術】従来、データ通信システムで伝送される
データを中継するような中継装置において、データの伝
送クロックと中継装置内で基準となる装置クロックの周
波数が異なる場合、デュアルポートRAMなどからなる
フレームメモリを用いて伝送データのクロック乗換えが
行われ伝送データが送信される。
【0003】また、特に、NNI方式を利用したデータ
転送においては、伝送されるデータに異常が発生した場
合にも、NNI方式の規定に従ったフォーマット形式で
伝送データを対向する受信装置へ伝送する必要がある。
これは、ある伝送データの異常を他のフレームへ伝播さ
せないようにするためであり、対向する受信装置へは、
適当な警報転送用データを用いて異常が通知される。
【0004】図9に、従来の位相制御回路を用いたシス
テム構成例の概略を示す。ここで、81及び82は端末
装置(DTE)であり、81はデータを出力する送信装
置とし、82はデータを受信する受信装置とする。83
は中継装置であり、オーバーヘッド(OH)識別部8
4、位相制御回路85、及びオーバーヘッド(OH)挿
入部86とから構成される。オーバーヘッド識別部84
は、NNI方式によるSTMフレームに含まれるデータ
の伝送制御又は誤り制御に利用するデータなどからなる
オーバーヘッドデータと有効データであるペイロードデ
ータとを区別し、さらに伝送クロックからフレームメモ
リに書込む基準となるタイミング信号を生成する動作を
行う部分である。
【0005】位相制御回路85は、オーバーヘッド識別
部84から入力されたタイミング信号によって、ペイロ
ードデータをフレームメモリに書込み、伝送クロックと
受信側クロックの周波数の違いを吸収するためのNNI
方式で決められたスタッフ操作を行って、受信側クロッ
クに同期した位相でペイロードデータをフレームメモリ
から読み出す部分である。ここで、伝送クロックは送信
装置81からデータと同期して送られてくるクロックで
あり、受信側クロックは装置内部で生成されるか又は受
信装置82から送られてくるクロックである。
【0006】オーバーヘッド挿入部86は、ペイロード
データにオーバーヘッドデータを加えてNNI方式の規
定に従ったフォーマット形式に組み立てて、受信装置8
2へ伝送する部分である。以上がデータ伝送システムの
構成の概略であるが、位相制御回路を用いて、入出力間
の位相のずれを吸収してNNI方式で規定された形式の
データを出力しようとするものである。
【0007】図7に、STM方式の1フレームのフォー
マットを示す。同図に示すように、9バイトのオーバー
ヘッドデータ(SOH)と261バイトのペイロードデ
ータからなる行を最小単位として、9行分連続して構成
された(9+261)×9=2430バイトが1フレー
ムを形成する。すなわち、1フレームは、9バイト×9
行のSOH部と、261バイト×9行のペイロード部か
ら構成される。
【0008】また、STMフレーム中の第4行目におい
て、SOH部の最初の6バイトはペイロードデータの先
頭位置を示すアドレスが書き込まれており、またSOH
部の残りの3バイトはデータの送出位相を調製するため
のスタッフ用領域であり、必要に応じてデータが書き込
まれる。
【0009】例えば、入力される伝送クロックの方が受
信側クロックよりも早い場合には、タイミング調整して
位相を合わせるために、スタッフ用領域に実際に伝送さ
れてきたデータの一部が書込まれてクロックの違いを吸
収させる。また、第4行目の10バイト目は通常データ
の先頭位置であり、この位置をポインタ点と呼ぶこと
にする。図8は、時間軸上に展開したSTMフレームの
構成を示したものであり、1フレーム分のデータは12
5μsで伝送される。
【0010】次に、図10に従来の位相制御回路の例を
示す。ここでフレーム同期部91は、図9におけるオー
バーヘッド識別部84に相当する部分であり、送信装置
から送られる伝送クロックに基づいて、STMフレーム
形式の入力データを検出・解析して、STMフレーム中
のペイロードデータとオーバーヘッドデータを区別する
ためのタイミングを与える信号であるペイロード情報信
号及びオーバーヘッド情報信号と、STMフレームの第
4行目のポインタ点を示すポインタパルス信号を生成
する。
【0011】図11に、従来における位相制御回路のタ
イムチャートの例を示す。ここで、ペイロード情報信号
及びオーバーヘッド情報信号はSTMフレームのSOH
部及びペイロード部に同期した信号であり、ポインタ点
を示すポインタパルス信号はSTMフレームの先頭に
立ち上がる信号である。
【0012】フレームメモリ90は入力されたデータの
うちペイロードデータのみに対して書き込み及び読み出
しが行われるメモリである。ペイロードカウンタ92及
びオーバーヘッドカウンタ93は、ペイロードデータを
フレームメモリ90へ書込む書き込み制御部を構成す
る。
【0013】ペイロードカウンタ92は、前記したペイ
ロード情報信号がイネーブル(EN)端子に入力され、
ペイロードデータを受信している期間はイネーブル状態
となり、前記したポインタパルス信号によりカウンタの
開始がセットされ、入力される伝送クロックをカウント
してフレームメモリ90の書込みアドレスを発生するも
のである。
【0014】オーバーヘッドカウンタ93は、前記した
オーバーヘッド情報信号をイネーブル入力とし、前記し
たポインタパルス信号によりカウンタの開始がセットさ
れて伝送クロックをカウントし、オーバーヘッド部に相
当するバイト数のカウント値を出力するものである。
【0015】比較器94、スタッフカウンタ95及びフ
レームカウンタ96は、フレームメモリ90からペイロ
ードデータを読み出す読み出し制御部を構成する。ここ
で、比較器94は、前記したパルス信号によりセットさ
れ、カウンタ93からのカウント値をしきい値(Th)
と比較し、その差すなわち1フレーム中のスタッフ量を
出力するものである。しきい値(Th)としては、スタ
ッフが発生していない場合のオーバーヘッド部のバイト
数である81が設定されている。
【0016】図11に示すように、スタッフされていな
い場合には、1フレーム終了時のカウンタ93からのカ
ウント値は81であり、比較器94から出力される数値
は0である。また図12に示すように、伝送クロックの
方が受信側クロックより遅い場合には、たとえば、ペイ
ロード部に3バイト分無効データが挿入されて、この部
分もオーバーヘッド部とみなされるため、1フレーム終
了時のカウンタ93からのカウント値は84となり、比
較器94から出力される数値は+3となる。
【0017】また、オーバーヘッド部の3バイトのスタ
ッフ用領域に有効なペイロードデータが書き込まれる場
合には、1フレーム終了時のカウンタ93からのカウン
タ値は78となり、比較器94から出力される数値は−
3となる。
【0018】スタッフカウンタ95は、比較器94から
出力される数値に従って読み出し禁止用のインヒビット
信号を生成するものである。スタッフがなく数値0が入
力された場合には、図11に示すように、オーバーヘッ
ド部の9バイト分に相当する期間だけ読み出し禁止する
ようなインヒビット信号が送出される。数値+3の場合
には、図12に示すように9+3=12バイト分に相当
する期間、又は、数値−3の場合には、9−3=6バイ
ト分に相当する期間だけ読み出しを禁止するようなイン
ヒビット信号が送出される。
【0019】フレームカウンタ96は、前記スタッフカ
ウンタ95からのインヒビット信号をイネーブル入力と
し、装置内部の受信側クロックをカウントしてフレーム
メモリ90の読み出しアドレスを発生するものである。
【0020】以上が従来における位相制御回路の構成例
であるが、これはNNI方式のSTMフレームの1フレ
ームごとにスタッフの有無の監視を行い、入力されたフ
レームのペイロードデータの位置を示す位相の変動に応
じて、出力されるペイロードデータの位相を調整するも
のである。
【0021】
【発明が解決しようとする課題】しかし、伝送路上での
ノイズや瞬断等によって異常が発生した場合、スタッフ
が起こっていないにもかかわらず、“スタッフ有り”と
誤検出してしまうような状態がごくまれであるが存在
し、従来の位相制御回路ではスタッフの有無の検出を1
フレームごとに行っているため、このような場合にはN
NI方式で規定されているスタッフ許容量以上のスタッ
フを挿入したデータを対向する受信装置へ送出してしま
うことがあった。
【0022】NNI方式の規定では連続する4フレーム
の中で1回のみスタッフの発生が許されているが、4フ
レーム中に2回以上スタッフが発生することは許されて
ない。もし、4フレーム中に2回以上スタッフが発生し
た場合には、受信側では正常にデータを受信できない。
【0023】図13は、従来例において規定回数以上の
スタッフが発生しているとみなされるような異常が発生
した場合の従来の位相制御回路のタイムチャートであ
る。同図においては、毎フレームごとに3バイトの無効
データを挿入する正スタッフ制御が行われるような異常
状態が示されており、従来の位相制御回路では、1フレ
ームごとにオーバーヘッド部のバイト数をカウントして
比較器のしきい値81と比較するので、入力データの1
フレーム中にスタッフが発生しているとみなされた場合
には、必ずそのフレームに対応する出力データはスタッ
フ制御されて出力される。したがって、このような場
合、対向する受信装置において受信できないことにな
る。
【0024】この発明は、以上のような事情を考慮して
なされたものであり、入力データの異常等によりスタッ
フが誤検出された場合に、NNI方式の規定回数すなわ
ち4フレームあたり1回のスタッフを越えるスタッフ制
御を行わないように保護をかける位相制御回路を提供す
ることを目的とする。
【0025】
【課題を解決するための手段】図1に、この発明の基本
構成のブロック図を示す。この発明は、送信装置から入
力されたNNI方式によるSTMフレーム形式のデータ
の位相制御を行い、受信装置へ前記データを出力する位
相制御回路において、送信装置から入力される伝送クロ
ックに同期した前記入力データを受信側クロックに同期
するようにクロック乗換えを行うクロック乗換手段4
と、前記STMフレーム形式の有効データ部が記憶され
る情報記憶手段1と、有効データ部が入力されているこ
とを監視し、この有効データ部が書き込まれる前記情報
記憶手段1のアドレスを生成し、生成されたアドレスに
前記有効データ部を順次書き込む制御を行う書込み制御
手段2と、前記STMフレーム形式の制御用データ部の
バイト数を8フレームの期間にわたってカウントした
後、そのカウント値を出力するオーバーヘッド計数手段
5と、前記カウント値を所定のしきい値と比較すること
によって、受信装置へ伝送するデータの位相を制御する
ための8フレーム当りのスタッフ量を検出するスタッフ
制御手段6と、前記スタッフ量に対応してデータを読み
出す位相を調整し、前記有効データ部を読み出す前記情
報記憶手段1のアドレスを生成し、生成されたアドレス
に格納された有効データ部を順次読み出す制御を行う読
み出し制御部3とを備えたことを特徴とする位相制御回
路を提供するものである。
【0026】ここでクロック乗換手段4は、フリップフ
ロップ及びAND又はOR等の論理回路から構成される
公知の回路であり、伝送クロックと受信側クロックとの
位相差を吸収して受信側クロックに同期した入力データ
を生成するものである。
【0027】情報記憶手段1はたとえばデュアルポート
RAMやHIFOが用いられ、書込みアドレスと読み出
しアドレスを与えることによりデータの書込みと読み出
しを同時に行うことができるものである。これは、一般
にフレームメモリと呼ばれる。書き込み制御手段2は、
主として数値を計数するカウンタから構成され、計数さ
れた数値に対応した所定の書き込みアドレスを出力する
ものである。読み出し制御手段3は、数値を計数するカ
ウンタから構成され、計数された数値に対応した所定の
読み出しアドレスを出力するものである。
【0028】オーバーヘッド計数手段5は、1/8分周
回路及びカウンタから構成されることが望ましい。ここ
で1/8分周回路とは、フリップフロップ又はカウンタ
によって構成され、入力された信号の出力期間を8倍に
引き延ばすものであり、カウントすべきタイミングの設
定を行うものである。ここでは制御用データ部のバイト
数を8フレーム間にわたってカウントするためのタイミ
ングの開始と終了を与える動作を行う。
【0029】スタッフ制御手段6は、比較器及びカウン
タから構成されることが望ましい。比較器は、AND又
はOR等の論理回路やカウンタから構成され、入力され
た計数値と内部にあらかじめ記憶されたしきい値とを比
較して、その差に相当する数値を出力するものである。
【0030】
【作用】この発明のクロック乗換手段4には、外部から
伝送クロックとこの伝送クロックに同期したNNI方式
のSTMフレーム形式のデータが入力される。クロック
乗換手段4には受信側クロックも入力され、クロック乗
換手段4は、STMフレーム形式のデータをこの受信側
クロックに同期するようにクロック乗換え動作を行う。
【0031】書込み制御手段2は、前記STMフレーム
形式の入力データのうち有効データ部が入力されている
かどうかを監視し、前記有効データ部を情報記憶手段1
へ書込むためのアドレスを生成する。これにより、生成
されたアドレスに前記有効データ部が順次書き込まれ
る。
【0032】オーバーヘッド計数手段5は、前記STM
フレーム形式の制御用データ部のバイト数を8フレーム
の期間にわたってカウントした後、そのカウント値を出
力する。
【0033】次に、スタッフ制御手段6は、前記カウン
ト値を所定のしきい値と比較することによって受信装置
へ伝送するデータの位相を制御するための8フレーム当
りのスタッフ量を検出する。
【0034】読み出し制御部3は、検出された前記スタ
ッフ量に対応してデータを読み出す位相を調整し、前記
有効データ部を読み出す前記情報記憶手段1のアドレス
を生成し、生成したアドレスに格納された有効データ部
を読み出す。
【0035】このように、この発明によれば、STMフ
レーム形式の入力データの中の8フレーム当りの制御用
データ部をカウントし、このカウント値と所定のしきい
値とを比較して8フレーム当りのスタッフ量を検出し、
このスタッフ量に対応してデータの読み出しの制御を8
フレーム単位で行うようにしているので、入力データの
位相の変化に合わせて出力データの位相を変化させるこ
とができ、また入力データの異常時にも8フレーム単位
でスタッフの誤検出が自動的にキャンセルされるため、
NNI方式の規定回数のスタッフすなわち4フレーム当
り1回のスタッフを越えるスタッフ制御が行われないよ
うにでき、NNI方式に従ったデータを出力することが
できる。
【0036】
【実施例】以下、図面に示す実施例に基づいてこの発明
を詳述する。なお、これによってこの発明が限定される
ものではない。図2に、この発明の一実施例の構成ブロ
ック図を示す。ここで、フレーム同期部29は、従来例
で述べたものと同じ構成を持つ。
【0037】フレーム同期部21では、STMフレーム
形式の入力データを検出・解析して、スタッフの有無を
判断しSTMフレーム中の有効データであるペイロード
データの先頭位置を探し出す。同図に示すように、フレ
ーム同期部29は、ペイロードデータに同期してペイロ
ードデータが入力される期間中“H”レベルを出力する
ペイロード情報信号と、オーバーヘッドデータ(SOH
データ)に同期してSOHデータが入力される期間中
“H”レベルを出力するオーバーヘッド情報(SOH情
報)信号を生成する。
【0038】さらに、フレーム同期部29は、図7に示
したSTMフレームの第4行目のポインタ先頭位置すな
わちポインタ点を示すポインタパルス信号を生成す
る。フレーム同期部29で生成されたペイロード情報信
号、SOH情報信号及びポインタパルス信号は、この発
明の位相制御回路のビットバッファ24に入力される。
【0039】ビットバッファ24は、いわゆるクロック
乗換手段であり、伝送クロックと受信側クロックとの位
相差を吸収してフレーム同期部29から入力されたペイ
ロードデータを受信側クロックに同期させて出力するも
のである。伝送クロックとは、入力データと共に、送信
装置側から入力されるクロックであり、受信側クロック
とは、入力したデータを受信装置へ伝送するための基準
となるクロックであり、位相制御回路で生成されるか、
又は受信装置から送られてくるクロックが利用される。
【0040】一般に、STMフレームのデータは、送信
装置から出力される際と、このビットバッファ24での
クロック乗換動作の際に、出力データのタイミング調整
のためのスタッフ制御が行われる。
【0041】それぞれのスタッフ制御は、NNI方式の
規定にしたがって4フレームに1回を越えることなく行
われるが、送信装置でのスタッフ制御とビットバッファ
24でのスタッフ制御は互いに独立して行われるため、
任意の4フレーム中に両者が同時に起こることがあり、
この場合には、4フレーム中に2回のスタッフが発生す
ることになる。しかし、それに続く4フレーム中にはN
NI方式の規格上スタッフが発生することはないため、
8フレーム中に2回を越えてスタッフが発生することは
ない。したがってスタッフの有無の検出は8フレーム単
位で行えばよく、8フレーム中に2回以上スタッフを検
出した場合は異常として扱われる。
【0042】ペイロードカウンタ22は、ペイロードデ
ータをフレームメモリ21に書き込むアドレスを生成す
るものである。ペイロードカウンタ22は、ビットバッ
ファ24を通して入力されるポインタパルス信号によっ
て初期セットされ、ペイロードデータが入力されている
ことを示すペイロード情報の“H”レベル出力期間中イ
ネーブルとされる。
【0043】そしてその間受信側クロックをカウントす
ることにより、ペイロードデータの先頭を示すポインタ
点のデータから順に書き込むアドレスをフレームメモ
リ21に与える。以上の動作により、ペイロードデータ
がフレームメモリ21の所定のアドレスに順次書き込ま
れる。ここで、フレームメモリ21は、デュアルポート
メモリのようなRAMであり、読み出し及び書込みが別
のポートを通して行えるメモリである。
【0044】1/8分周回路25とオーバーヘッド(O
H)カウンタ26は、STMフレームのうち、オーバー
ヘッド部のバイト数をカウントするオーバーヘッド計数
手段を構成する。1/8分周回路25は、ポインタパル
ス信号を入力とし、8フレーム分のタイミングを生成
し、オーバーヘッドカウンタ26に対して8フレーム分
のカウントの開始の指示を与えるものである。
【0045】オーバーヘッドカウンタ26は、1/8分
周回路25によってカウントの開始を指示された後、S
OH情報信号で示されるオーバーヘッドデータの入力期
間中、受信側クロックの数をカウントするものである。
すなわち、オーバーヘッドカウンタ26は、SOH情報
信号が“H”レベルとなっている期間中、オーバーヘッ
ド(SOH)データのバイト数を8フレームに渡ってカ
ウントする。
【0046】たとえば、図3に示すように、スタッフが
ない場合には、1フレーム期間中では、STMフレーム
は1行あたり9バイトのSOHデータからなるため、9
×9行=81(バイト)がカウントされ、8フレーム期
間では、81×8=648(バイト)がカウントされ
る。
【0047】この8フレームに渡ってカウントされたS
OHデータのバイト数のカウント値は比較器27に送ら
れて所定のしきい値Th“648”と比較される。図3
1に示すように、スタッフがない場合には、オーバーヘ
ッドカウンタ26から出力されたカウント値は648で
あり、しきい値Thと等しいため、スタッフがないこと
を示すデータとして“0”が比較器27から出力され
る。
【0048】比較器27からの出力値“0”はスタッフ
カウンタ28に与えられるが、この出力値は検出された
スタッフ量のデコード信号であり、スタッフカウンタ2
8から出力されるインヒビット信号の出力期間を定める
ものである。スタッフカウンタ28は、フレームメモリ
21からペイロードデータを読み出すタイミングを指示
するためのインヒビット信号をフレームカウンタ23に
与えるものである。
【0049】SOHデータとスタッフ制御された期間は
ペイロードデータを読み出してはいけないタイミングで
あるので、インヒビット信号は、ペイロードデータを読
み出すタイミングを指示すると共に、ペイロードデータ
を読み出してはいけないタイミングを指示するものであ
る。たとえば、図3に示すように、スタッフがない場合
には、インヒビット信号はSOHデータに相当する9バ
イトの期間だけ“L”レベルが出力され、ペイロードデ
ータに相当する261バイトの期間は“H”レベルが出
力される。
【0050】このインヒビット信号は、フレームカウン
タ23のイネーブル信号として入力され、フレームカウ
ンタ23は、このイネーブル期間中受信側クロックをカ
ウントして、フレームメモリ21に対して所定の読み出
しアドレスを与える。これにより、フレームメモリ21
の所定のアドレスに書き込まれたペイロードデータが順
次受信側クロックに同期して、さらにSTMフレームの
所定のタイミング位置にペイロードデータが乗せられて
読み出される。
【0051】以上がスタッフがない場合の動作例である
が、スタッフがある場合には、オーバーヘッドカウンタ
26でのカウント値が異なり、これにより、ペイロード
データの読み出しタイミングすなわち位相が変化する。
このスタッフがある場合の例を図4及び図6に示す。
【0052】図4は、第1フレームから第7フレームま
ではスタッフがなく第8フレームに正スタッフ、すなわ
ち、ペイロード部に3バイト分のスタッフ制御を行って
いる場合の例である。
【0053】ここでは、第8フレームの最後尾において
3バイト分のスタッフが発生し、スタッフのない場合に
は、オーバーヘッドカウンタ26のカウンタ値が639
であるべきところ、3バイトのスタッフ分だけ長くSO
H情報信号が出力されてオーバーヘッドカウンタ26の
カウント値が642となったことを示している。このと
き、8フレーム分のカウント終了時においては、オーバ
ーヘッドカウンタ26からSOHカウント値として64
8+3=651が出力されて比較器27に入力される。
【0054】図6に示したスタッフ動作の説明図におい
ては、(a)及び(b)がこの図4のスタッフ制御に対
応する。すなわち、スタッフがないときには、SOH部
の直後の3バイトにはペイロードデータが入り、(b)
で示したポインタパルス信号の生成位置は点線で示した
スタッフ前の位置であるべきであるが、3バイト分のス
タッフが発生したときには、SOH部の直後の3バイト
にスタッフに相当する無効データが挿入され、ペイロー
ドデータの先頭位置は4バイト目以降となるため、ポイ
ンタパルス信号の生成位置は3バイトのスタッフ分だけ
遅れる。
【0055】なお、スタッフが発生していることは、フ
レーム同期部29で検出されており、このスタッフ量に
応じて、ポインタパルス信号のほかペイロード情報信号
及びSOH情報信号もフレーム同期部29で生成され
る。また、スタッフによって挿入される3バイトの無効
データとしては、たとえばFFHが用いられる。
【0056】このように、図4および図6(a)で示さ
れたようなスタッフが発生している場合には、比較器2
7では入力されたカウンタ値“651”と所定のしきい
値“648”が比較され、比較器27から“+3”の数
値がスタッフカウンタ28にスタッフのデコード信号と
して与えられる。
【0057】スタッフカウンタ28は、“+3”の数値
が入力された場合、スタッフ制御によって挿入された3
バイトの無効データ分に相当する期間だけオーバーヘッ
ド部が延びたようなインヒビット信号を送出する。
【0058】次にこのインヒビット信号をイネーブル信
号として受信したフレームカウンタ23はオーバーヘッ
ド部に相当する9+3=12バイト分はデータの読み出
しを禁止し、これに続くタイミングで258バイト分の
ペイロードデータを読み出すように、読み出しアドレス
をフレームメモリ21に対して出力する。
【0059】以上のように、8フレームのデータ入力期
間中に、図4に示したようなスタッフが1回発生してい
るような場合には、8フレーム期間終了時にはオーバー
ヘッドカウンタ26のカウント値は、468+3=45
1となり、次の4フレームのデータ出力期間中に1回ス
タッフを発生させるように比較器27から“+3”のデ
コード信号がスタッフカウンタ28に与えられる。
【0060】すなわち、従来のように1フレームごと
に、スタッフの有無の検出をして、読み出し側のスタッ
フを制御するのではなく、8フレーム間にわたってスタ
ッフの量を検出して、8フレームの入力データを受信後
に、読み出し側のスタッフを制御しているので、入力デ
ータの異常時にも、スタッフの誤検出がキャンセルされ
てNNI方式に従ったスタッフ量のデータを出力するこ
とができる。
【0061】図6(c)、(d)は、オーバーヘッド部
の3バイトのスタッフ領域に、有効データが挿入される
ようなスタッフが発生している場合を示している。この
例では、有効データであるペイロードデータが3バイト
増加し、オーバーヘッドデータが3バイト減少している
ので、図6(c)、(d)に示すように、ペイロードデ
ータの先頭位置を示すポインタ点は3バイト分オーバ
ーヘッド部へずれ、ポインタパルス信号の生成位置は3
バイト分だけ早くなる。
【0062】したがってオーバーヘッドカウンタ26に
入力されるSOH情報信号は3バイト分だけ短く、8フ
レーム期間終了時には出力カウンタ値は648−3=6
45が出力される。
【0063】比較器27では、8フレーム期間終了時
に、この入力されたカウント値“645”としきい値T
h“648”を比較し、“−3”のデコード信号がスタ
ッフカウンタ28へ送出され、次の4フレームのデータ
出力期間中に、オーバーヘッド部が3バイト分少なくな
ったようなインヒビット信号がスタッフカウンタ28か
らフレームカウンタ23へ送出される。
【0064】また、NNI方式では、4フレーム中に1
回のスタッフが許されているため、オーバーヘッドカウ
ンタ26で監視する8フレーム中において、2回のスタ
ッフが検出される場合もあるが、図6(a)のような+
側へのスタッフが2回発生している場合には、オーバー
ヘッドカウンタ26の出力カウンタ値は648+3+3
=654となり、比較器27からは“+6”のデコード
信号が出力される。
【0065】そして、次の4フレーム期間において1回
のスタッフが行われ、さらに次の4フレーム期間におい
て1回のスタッフが行われるように、スタッフカウンタ
28からインヒビット信号が出力されてペイロードデー
タが読み出される。
【0066】また、図6(c)のような−側へのスタッ
フが8フレーム中に2回発生している場合には、オーバ
ーヘッドカウンタ26の出力カウンタ値は648−3−
3=642となり、比較器27からは“−6”のデコー
ド信号が出力され、次の4フレーム期間と、さらにその
次の4フレーム期間において各1回ずつのスタッフが行
われるようにスタッフカウンタ28からインヒビット信
号が出力される。
【0067】このように、入力データの8フレームの期
間中に、スタッフが1回又は2回発生している場合に
は、読み出し側において各スタッフ量に対応するスタッ
フ制御が行われ、データが正常にNNI方式の規定にし
たがって読み出されるが、伝送回路異常のため入力デー
タにエラーが発生し、規定以上のスタッフが発生してい
るとみなされる場合には、比較器27からは“0”のデ
コード信号を出力させる。
【0068】すなわち、8フレームてあたり、3回以上
のスタッフが検出された場合には、読み出し側でスタッ
フ制御を行わないようにさせ、スタッフの誤検出が8フ
レーム単位でキャンセルさせるようにする。これによっ
てNNI方式の規定にしたがったペイロードデータを出
力することができるようになる。
【0069】図5は、入力データの8フレーム期間中、
各フレームごとに図6(a)のスタッフが発生している
場合を示したものであり、8フレーム期間終了時には、
オーバーヘッドカウンタ26から出力されるカウント値
は648+24=672となり、比較器27において、
しきい値Th=648との比較結果は+24となる。
【0070】しかし、8フレーム期間中でスタッフ制御
可能な数値である±3、±6のどれとも一致しないた
め、スタッフ異常とみなし、スタッフ制御をさせないよ
うに、比較器27の出力値としては“0”を出力させ
る。
【0071】以上のように、入力データのスタッフ量の
変化を8フレーム単位で検出することにより、入力デー
タの有効データの位置の変化すなわち位相の変化に対応
して読み出し側の位相を調整することができ、スタッフ
が誤検出された場合でもNNI方式の規定に従ったデー
タを出力することができる。
【0072】
【発明の効果】この発明によれば、STMフレーム形式
の入力データの中の8フレーム当りの制御用データ部を
カウントし、このカウント値と所定のしきい値とを比較
して8フレーム当りのスタッフ量を検出し、このスタッ
フ量に対応してデータの読み出しの制御を8フレーム単
位で行うようにしているので、入力データの位相の変化
に合わせて出力データの位相を変化させることができ、
また入力データの異常時にも8フレーム単位でスタッフ
の誤検出が自動的にキャンセルされるため、NNI方式
の規定回数のスタッフすなわち4フレーム当り1回のス
タッフを越えるスタッフ制御が行われないようにでき、
NNI方式に従ったデータを出力することができる。
【図面の簡単な説明】
【図1】この発明の基本構成を示すブロック図である。
【図2】この発明の一実施例の構成を示すブロック図で
ある。
【図3】この発明の一実施例におけるスタッフ無しの場
合のタイムタイチャートである。
【図4】この発明の一実施例におけるスタッフが発生し
ている場合のタイムチャートである。
【図5】この発明の一実施例におけるスタッフ検出異常
の場合のタイムチャートである。
【図6】この発明の一実施例におけるスタッフ動作の説
明図である。
【図7】STMフレームのフォーマット構成の説明図で
ある。
【図8】時間軸上に展開したSTMフレームの構成説明
図である。
【図9】従来におけるシステム構成を示すブロック図で
ある。
【図10】従来例における位相制御回路の構成ブロック
図である。
【図11】従来例におけるスタッフ無しの場合のタイム
チャートである。
【図12】従来例におけるスタッフが発生している場合
のタイムチャートである。
【図13】従来において、スタッフ検出が毎フレームこ
どに行われる場合のタイムチャートである。
【符号の説明】
1 情報記憶手段 2 書き込み制御手段 3 読み出し制御手段 4 クロック乗換え手段 5 オーバーヘッド(OH)計数手段 6 スタッフ制御手段 21 フレームメモリ 22 ペイロードカウンタ 23 フレームカウンタ 24 ビットバッファ 25 1/8分周回路 26 オーバーヘッド(OH)カウンタ 27 比較器 28 スタッフカウンタ 29 フレーム同期部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 送信装置から入力されたNNI方式によ
    るSTMフレーム形式のデータの位相制御を行い、受信
    装置へ前記データを出力する位相制御回路において、送
    信装置から入力される伝送クロックに同期した前記入力
    データを受信側クロックに同期するようにクロック乗換
    えを行うクロック乗換手段(4)と、前記STMフレー
    ム形式の有効データ部が記憶される情報記憶手段(1)
    と、有効データ部が入力されていることを監視し、この
    有効データ部が書き込まれる前記情報記憶手段(1)の
    アドレスを生成し、生成されたアドレスに前記有効デー
    タ部を順次書き込む制御を行う書込み制御手段(2)
    と、前記STMフレーム形式の制御用データ部のバイト
    数を8フレームの期間にわたってカウントした後、その
    カウント値を出力するオーバーヘッド計数手段(5)
    と、前記カウント値を所定のしきい値と比較することに
    よって、受信装置へ伝送するデータの位相を制御するた
    めの8フレーム当りのスタッフ量を検出するスタッフ制
    御手段(6)と、前記スタッフ量に対応してデータを読
    み出す位相を調整し、前記有効データ部を読み出す前記
    情報記憶手段(1)のアドレスを生成し、生成されたア
    ドレスに格納された有効データ部を順次読み出す制御を
    行う読み出し制御部(3)とを備えたことを特徴とする
    位相制御回路。
JP18817493A 1993-07-29 1993-07-29 位相制御回路 Expired - Fee Related JP3230550B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18817493A JP3230550B2 (ja) 1993-07-29 1993-07-29 位相制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18817493A JP3230550B2 (ja) 1993-07-29 1993-07-29 位相制御回路

Publications (2)

Publication Number Publication Date
JPH0746213A true JPH0746213A (ja) 1995-02-14
JP3230550B2 JP3230550B2 (ja) 2001-11-19

Family

ID=16219060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18817493A Expired - Fee Related JP3230550B2 (ja) 1993-07-29 1993-07-29 位相制御回路

Country Status (1)

Country Link
JP (1) JP3230550B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011101195A (ja) * 2009-11-06 2011-05-19 Nec Engineering Ltd 伝送装置及び伝送システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011101195A (ja) * 2009-11-06 2011-05-19 Nec Engineering Ltd 伝送装置及び伝送システム

Also Published As

Publication number Publication date
JP3230550B2 (ja) 2001-11-19

Similar Documents

Publication Publication Date Title
US6008746A (en) Method and apparatus for decoding noisy, intermittent data, such as manchester encoded data or the like
JPH055711Y2 (ja)
GB1566320A (en) Data transmission system
US9461937B2 (en) Method and device for a serial data transmission with additionally inserted data
EP0430051B1 (en) Byte wide elasticity buffer
US5179664A (en) Symbol-wide elasticity buffer with a read-only section and a read-write section
JPH0746213A (ja) 位相制御回路
US6108352A (en) Circuit and method for synchronizing outputs of two simultaneously transmitting devices in a multiplexed communication system
EP0299265A2 (en) Receiver synchronization in encoder/decoder
JP2003158511A (ja) クロック同期はずれ検出回路及びそれを用いた光受信装置
JPH08249822A (ja) シンク検出方法及びシンク検出回路
JPS63115438A (ja) 中継器
JPH05327670A (ja) 切替型スペースダイバーシティディジタル無線通信の伝搬時間差補正回路
JP2954424B2 (ja) 同期信号補正回路
JP3430589B2 (ja) 通信方法及び通信装置
JP3161795B2 (ja) 位相制御装置
JP3010634B2 (ja) フレーム同期多重処理方式
JPH07118708B2 (ja) バースト信号位相制御回路
KR970009759B1 (ko) 오류 프레임 필터링 기능을 구비한 g-택시(g-taxi) 수신장치
JPH06334619A (ja) ポインタ値付け替え回路
JP2658927B2 (ja) 多重伝送方法およびその装置
JPH11177543A (ja) シリアル通信装置及びシリアル通信方法
JPS63214037A (ja) Pcm伝送のフレ−ム同期方式
JPH0779320B2 (ja) コントロ−ル信号抽出回路
JPH0221183B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010821

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees