KR100396620B1 - 동기 디지털 계층화 장치의 동기 전송 모듈 프레임 생성장치 및 방법 - Google Patents

동기 디지털 계층화 장치의 동기 전송 모듈 프레임 생성장치 및 방법 Download PDF

Info

Publication number
KR100396620B1
KR100396620B1 KR10-2001-0030469A KR20010030469A KR100396620B1 KR 100396620 B1 KR100396620 B1 KR 100396620B1 KR 20010030469 A KR20010030469 A KR 20010030469A KR 100396620 B1 KR100396620 B1 KR 100396620B1
Authority
KR
South Korea
Prior art keywords
frame
byte
rsoh
msoh
value
Prior art date
Application number
KR10-2001-0030469A
Other languages
English (en)
Other versions
KR20020091636A (ko
Inventor
정지운
김종철
Original Assignee
이스텔시스템즈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이스텔시스템즈 주식회사 filed Critical 이스텔시스템즈 주식회사
Priority to KR10-2001-0030469A priority Critical patent/KR100396620B1/ko
Publication of KR20020091636A publication Critical patent/KR20020091636A/ko
Application granted granted Critical
Publication of KR100396620B1 publication Critical patent/KR100396620B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off
    • H04J3/085—Intermediate station arrangements, e.g. for branching, for tapping-off for ring networks, e.g. SDH/SONET rings, self-healing rings, meashed SDH/SONET networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은 디지털 광 동기 전송 시스템의 SDH 장치에서 관리유닛(AU) 세 개를 연결하여 별도의 다른 장치 없이 STM1 프레임을 생성하기 위한 SDH 장치의 STM 프레임 생성 장치 및 방법에 관한 것으로서, 3 개의 순차적인 타임슬롯에서 각기 자신의 해당 타임슬롯에만 데이터를 넣고 그외의 타임슬롯은 비워진 AU3 프레임을 AUG 프레임 생성 속도로 만드는 제1-3 AU3 프레임 생성부(210,230,250); 및 상기 제1-3 AU3 프레임 생성기(210,230,250)로부터 생성된 각 AU3 프레임의 전단에 멀티플렉스 섹션 오버헤드(MSOH)와 리제너레이션 섹션 오버헤드(RSOH)를 붙혀 STM 프레임 크기로 만들되, 그 오버헤드(MSOH,RSOH)를 구성하는 바이트 값 중 각기 자신의 해당 타임슬롯에만 데이터를 넣고 그외의 타임슬롯은 비워지도록 구성하여 STS1 프레임으로 만드는 제 1, 제 2 및 제 3 AU3/STM 프레임 변환부(220,240,260)로 구성되어 있고, 상기 제 3 AU3/STM 프레임 변환부(260), 상기 제 2 AU3/STM 프레임 변환부(240) 및 상기 제 1 AU3/STM 프레임 변환부(220)가 순차적으로 상호 직렬 연결되어, AU3 프레임 생성기의 간단한 변경만으로 STM1 프레임을 만들 수 있으므로 장치 구성을 위한 공간과 비용을 기존에 비해 줄일 수 있다.

Description

동기 디지털 계층화 장치의 동기 전송 모듈 프레임 생성 장치 및 방법{Apparatus and Method for generating STM1 frame in SDH apparatus}
본 발명은 동기 디지털 계층화(Synchronous Digital Hierarchy : 이하 SDH) 장치의 동기 전송 모듈(Synchronous Transport Module : 이하 STM) 프레임 생성 장치 및 방법에 관한 것으로서, 보다 상세하게는 디지털 광 동기 전송 시스템의 SDH 장치에서 관리유닛(AU)(또는 TUG3나 STS0) 세 개를 연결하여 별도의 다른 장치 없이 STM1 프레임을 생성하기 위한 SDH 장치의 STM 프레임 생성 장치 및 방법에 관한 것이다.
일반적으로 디지털 광 동기 전송 시스템에서는 데이터를 STM1 프레임으로 만들어 전송하는 바, 이를 위해 SDH 장치에서는 세 개의 관리 유닛(Administrative Unit : 이하 AU) 프레임을 다중화(multiplex)하여 하나의 관리 유닛 그룹(Administrative Unit Group : 이하 AUG)으로 만든 후에 멀티플렉스 섹션 오버헤드(Multiplex Section Overhead : MSOH)와 리제너레이션 섹션 오버헤드(Regeneration Setion Overhead : RSOH)를 첨가하여 STM1 프레임을 완성한다.
즉, 기존의 SDH 장치는 도 1에 도시된 바와 같이, 3개의 AU3 프레임 생성기(AU3 Frame Generator)(11,12,13)와, 상기 3개의 AU3 프레임 생성기(11-13)로부터 각기 생성되어 출력된 3개의 AU3 프레임(도 2의 (a), (b) 및 (c) 참조)을다중화하여 한 개의 AUG 프레임(도 2의 (d) 참조)으로 만들어 출력하는 먹스(MUX)(14)와, 상기 먹스(14)로부터 출력된 AUG 프레임에 MSOH와 RSOH와 같은 오버헤드를 첨가하여 STM1 프레임(도 3 참조)으로 만들어 출력하는 STM1 프레임 생성기(STM1 Frame Generator)(25)를 구비하고서, 세 개의 AU3 프레임을 가지고 하나의 STM1 프레임을 생성하여 출력한다.
도 3에 도시된 STM1 프레임의 구성을 설명하면, 전체 프레임의 크기는 바이트(byte) 단위로 '9×267 bytes'의 행렬로 구성되어 있고, 이 중 선단의 '9×9 bytes'의 행렬이 MSOH와 RSOH의 오버헤드로 구성되어 있으며 그 오버헤드 후단의 '9×261 bytes' 행렬은 실질적인 데이터 즉, 새개의 AU3가 다중화된 AUG 데이터로 구성되어 있다.
상기와 같은 STM1 프레임의 오버헤드 구성에서, A1과 A2는 프레임의 시작을 알리는 고정값으로서의 프레이밍 바이트(Framing byte)를 나타내고 예를 들어 A1은 '11110110'으로 A2는 '00101000'과 같이 각기 1바이트의 고정값으로 이루어져 있다. J0는 리제너레이션 섹션 트레이스(Regenerator Section Trace) 바이트를 나타내고, B1은 비트 인터리브드 패리티-8(Bit Interleaved Parity-8 ; BIP-N) 바이트를 나타내며, E1과 E2는 음성 통신을 위한 바이트를 나타내고, F1은 사용자 채널(User channel)을 나타내고, D1∼D12는 데이터 커뮤니케이션 채널(Data Communication Channel : DCC) 바이트를 나타내고, B2는 BIP-N으로서 비트 인터리브드 패리티-8/24(Bit Interleaved Parity-8/24) 바이트를 나타내며, K1과 K2는 오토매틱 프로텍션 스위칭(Automatic Protection Switching : APS) 채널 바이트를 나타내고, S1은 동기 상태(Synchronization status) 바이트를 나타내고, M1은 멀티플렉스 섹션 리모트 에러 인디케이션(Multiplex Section - Remote Error Indication : MS-REI) 바이트를 나타내며, 또한 ×,△ 는 특별한 의미가 없는 부분을 나타내는 것으로서, 이와 같은 STM1 프레임에 관해서는 ITU-T의 G.783 및 G.707 규격에 의해 규정된 것이다. 여기서, ITU는 인터내셔녈 텔리커뮤니케이션 유니온(International Telecommunication Union)의 머리 글자를 나타내고, ITU의 후단 T는 텔리커뮤니케이션 스탄다디제이션 섹터(Telecommunication Standardization sector)의 머리 글자를 나타내며, G는 트랜스미션 시스템즈 앤드 미디어(Transmission Systems and Media)를 나타낸다.
한편, 도 1의 상기 각 AU3 프레임 생성기(11-13)에서 6MHz 신호가 출력될 경우에는 세 개 AU3 프레임 신호를 상기 먹스(24)를 통해 다중화하여 AUG 프레임을 만들지만, 만일 상기 각 AU3 프레임 생성기(11-13)에서 19MHz 신호를 출력할 경우에는 상기 AU3 프레임 생성기(11-13)는 각기 자신의 타임슬롯(timeslot)에만 데이터를 넣고 그외의 타임슬롯에는 High 'Z' 상태(이는 매우 큰 저항값을 가져 물리적으로 오픈(open)된 것처럼 보이는 상태)로 하여 상기 각 AU3 프레임 생성기(11-13)의 출력을 물리적으로 직렬 연결함으로써 AUG 프레임을 상기와 같은 먹스(14) 없이 만들 수 있다. 하지만, 전자와 같이 먹스를 통해 AUG 프레임을 만들 경우 및 후자와 같이 먹스를 통하지 않고 AUG 프레임을 만들 경우 모두 AUG 프레임에 MSOH와 RSOH와 같은 오버헤드를 첨가하여 STM1 프레임으로 만들기 위한 상기 STM1 프레임 생성기(25)는 반드시 필요하게 된다.
결국, 도 1과 같은 기존의 SDH 장치에 의하면, AU3 프레임 세 개를 연결하여 STM1 프레임을 완성하기 위해서는 AU3 프레임 생성기 외에 먹스와 특히, STM 프레임 생성기가 별도로 필요하기 때문에, 장치의 구성을 위해 공간과 비용이 많이 소모되는 문제점이 있으며, 또한 AU3 프레임 생성기에서 6MHZ 신호가 출력되는 경우 19MHz 신호를 출력하는 경우와 비교하여 데이터의 선이 3배가 되어 더 많은 공간이 소모되고, 19MHz 신호를 출력하는 경우에는 트라이-스테이트 버퍼(tri-state buffer)를 사용해야 하는 데, 이 경우 계속된 '1'의 출력 시 에러 발생 소지가 있는 문제가 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창작된 것으로서, 그 목적은 AU3 프레임 생성기 자체에 소수의 게이트를 이용하여 별도의 다른 구성(특히, MSOH와 RSOH를 만들기 위한 기존의 STM 프레임 생성기) 및 그에 따른 비용 발생없이 STM1 프레임을 생성토록 된 동기 디지털 계층화(SDH) 장치의 동기 전송 모듈(STM) 프레임 생성 장치 및 방법을 제공하고자 하는 것이다.
도 1은 기존의 동기 디지털 계층화(SDH) 장치의 동기 전송 모듈(STM) 프레임 생성 장치의 구성도이고,
도 2는 세 개의 관리유닛(AU3) 프레임으로 한 개의 관리유닛그룹(AUG) 프레임을 만드는 과정을 설명하는 도면이고,
도 3은 본 발명에서 만들고자 하는 동기 전송 모듈 프레임(STM1)의 구성도이고,
도 4는 본 발명의 일 실시예에 따른 동기 디지털 계층화 장치의 동기 전송 모듈 프레임 생성 장치의 구성도이고,
도 5는 도 4의 AU3/STM 프레임 변환부의 상세 구성도이다.
※ 도면의 주요부분에 대한 부호의 설명
210,230,250 : 관리유닛 프레임 생성부 220,240,260 : AU3/STM 프레임 변환부
221,241,261 : MSOH/RSOH 삽입부 222,242,262 : 다중화부
223,243,263 : B1 바이트 계산/삽입부 224,244,264 : M1/B2 바이트 삽입부
225,245,265 : 플립플롭 226,246,266 : 스크램블러
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 동기 디지털 계층화(SDH) 장치의 동기 전송 모듈(STM) 프레임 생성 장치는, 관리유닛 프레임(AU3) 3개를 가지고 하나의 동기 전송 모듈 프레임(STM1)을 만들기 위해, 각기 자신의 타임슬롯(timeslot)에만 데이터를 넣고 그외의 타임슬롯에는 '0'를 삽입하여 AU3 프레임을 만드는 AU3 프레임 생성기를 물리적으로 직렬 연결함으로써 AUG 프레임을 만드는 장치에 있어서, 상기 AU3 프레임 생성기에 의해 생성된 AU3 프레임의 전단 오버헤드 부분의 해당 타임 슬롯에 멀티플렉스 섹션 오버헤드(MSOH)와 리제너레이션 섹션 오버헤드(RSOH)의 각 구성 바이트 값 중 해당 고정값과 변수값을 삽입하는 MSOH/RSOH 삽입 수단; 상기 MSOH/RSOH 삽입 수단의 출력 프레임과 외부로부터 입력된 프레임을 다중화하는 다중화 수단; 상기 오버헤드(MSOH,RSOH)의 구성 바이트 값 중 변수값으로서의 제 1 비트 인터리브드 패리티 바이트인 B1 바이트를 최종 출력 프레임에 근거하여 계산(B1(t) = B1(t-1) + data(t), 여기서 B1(t)는 BIP-8 계산 결과값, B1(t-1)은 이전 시간 BIP-8 계산 결과값, data(t)는 현재 수신 데이터 )한 후 그 계산된 B1 바이트 값을 상기 다중화 수단의 출력 프레임의 지정된 타임 슬롯에 삽입하는 B1 바이트 계산/삽입 수단; 상기 오버헤드(MSOH,RSOH)의 구성 바이트 값 중 변수값으로서의 멀티플 섹션 리모트 에러 인디케이션 바이트인 M1을 저장된 이전의 M1 값과 합산하여 새로이 결정하고, 그 결정된 M1 값에 근거하여 변수값으로서의 제 2 비트 인터리브드 패리티 바이트인 B2 바이트를 새로이 결정한 후, 상기 결정된 M1과 B2 바이트 값을 상기 B1 바이트 계산/삽입 수단의 출력 프레임의 지정된 타입슬롯에 갱신 삽입하는 M1/B2 바이트 삽입 수단; 상기 M1/B2 바이트 삽입 수단의 출력 프레임의 데이터를 순차 출력하는 출력 수단; 및 상기 출력 수단의 출력 신호를 스크램블링(Scrambling)한 후 상기 최종 출력 프레임으로 출력하는 스크램블링 수단을 포함하여 구성되고, 특히상기 B1 바이트 계산/삽입 수단, 상기 M1/B2 바이트 삽입 수단 및 상기 스크램블링 수단은 모드 선택에 따라 선택적으로 동작하되, 비동작 모드 시 입력 신호를 바이패스하여 출력하는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 동기 디지털 계층화(SDH) 장치의 동기 전송 모듈(STM) 프레임 생성 방법은, AU3 프레임 3개로 1개의 AUG 프레임을 만든 후, 그 AUG 프레임에 MSOH/RSOH 오버헤드를 삽입하여 STM1 프레임을 생성하는 방법에 있어서, 각기 자신의 타임슬롯(timeslot)에만 데이터를 넣고 그외의 타임슬롯에는 '0'을 삽입하여 AU3 프레임을 만드는 AU3 프레임 생성기 세 개를 물리적으로 직렬 연결함으로써 AUG 프레임을 만드는 방법에 있어서, 상기 AUG 프레임의 순차적인 세 개의 타임슬롯 중 세 번째 타임 슬롯에 자신의 데이터를 삽입하여 제 3 AU3 프레임으로 생성하고, 그 생성된 제 3 AU3 프레임의 선단에 추가되는 멀티플렉스 섹션 오버헤드(MSOH)와 리제너레이션 섹션 오버헤드(RSOH)의 순차적인 세 개의 타임슬롯 중 세 번째 타임 슬롯에 해당하는 제 1 의 고정값과 변수값을 삽입하여 1차 프레임을 생성하는 제 1 단계; 상기 AUG 프레임의 두 번째 타임 슬롯에 자신의 데이터를 삽입하여 제 2 AU3 프레임으로 생성하고, 그 생성된 제 2 AU3 프레임의 선단에 추가되는 상기 오버헤드(MSOH/RSOH)의 세 개의 타임슬롯 중 두 번째 타임 슬롯에 해당하는 제 2 의 고정 값과 변수값을 삽입하여 2차 프레임을 생성하는 제 2 단계; 상기 1차 프레임과 상기 2차 프레임을 1차 다중화하는 제 3 단계; 상기 AUG 프레임의 첫 번째 타임 슬롯에 자신의 데이터를 삽입하여 제 3 AU3 프레임으로 생성하고, 그 생성된 제 3 AU3 프레임의 선단에 추가되는 상기 오버헤드(MSOH/RSOH)의 첫 번째 타임 슬롯에 해당하는 제 3 의 고정값과 변수값을 삽입하여 3차 프레임을 생성하는 제 4 단계; 상기 1차 다중화 프레임과 상기 3차 프레임을 2차 다중화하는 제 5 단계; 및 상기 2차 다중화 프레임의 지정된 타임 슬롯에, 상기 오버헤드(MSOH,RSOH) 중 상기 변수값들을 결정하고 삽입하여 STM1 프레임으로 생성하는 제 6 단계를 포함하여 이루어 지고, 특히 상기 제 6 단계는 상기 2차 다중화 프레임의 지정된 타임 슬롯에, 상기 오버헤드(MSOH,RSOH) 중 상기 변수값으로서의 제 1 비트 인터리브드 패리티 바이트인 B1을 최종 출력인 전체 프레임 데이터에 근거하여 계산(B1(t) = B1(t-1) + data(t), 여기서 B1(t)는 BIP-8 계산 결과값, B1(t-1)은 이전 시간 BIP-8 계산 결과값, data(t)는 현재 수신 데이터)한 후 삽입하는 하위 1 단계; 및 상기 오버헤드(MSOH,RSOH)의 구성 바이트 값 중 변수값으로서의 멀티플 섹션 리모트 에러 인디케이션 바이트인 M1을 저장된 이전의 M1 값과 합산하여 새로이 결정하고, 그 결정된 M1 값에 근거하여 변수값으로서의 제 2 비트 인터리브드 패리티 바이트인 B2 바이트를 새로이 결정한 후, 상기 결정된 M1과 B2 바이트 값을 해당 타임 슬롯에 갱신 삽입하는 하위 2 단계로 이루어 진다.
이상과 같이 구성되고 이루어진 본 발명에 의하면, AU3 프레임 생성기의 간단한 변경만으로 STM1 프레임을 만들 수 있기 때문에, AU3 프레임 세 개를 연결하여 STM1 프레임을 완성하기 위해 AU3 프레임 생성기 외에 별도의 STM 프레임 생성기가 필요치 않게된다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 따른 동기 디지털계층화(SDH) 장치의 동기 전송 모듈 프레임(STM) 생성 장치 및 방법에 대하여 상세히 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 SDH 장치의 STM1 프레임 생성 장치에 대한 블록 구성도로서, 동 도면에 도시된 바와 같이, 3 개의 순차적인 타임슬롯(timeslot)에서 각기 자신의 해당 타임슬롯에만 데이터를 넣고 그 외의 타임슬롯은 비워진 AU3 프레임을 AUG 프레임 생성 속도로 만드는 제 1 , 제 2 및 제 3 AU3 프레임 생성부(210,230,250); 및 상기 제 1 내지 제 3 AU3 프레임 생성기(210,230,250)로부터 생성된 각 AU3 프레임의 전단에 멀티플렉스 섹션 오버헤드(MSOH)와 리제너레이션 섹션 오버헤드(RSOH)를 붙혀 STM 프레임 크기로 만들되, 그 오버헤드(MSOH,RSOH)를 구성하는 바이트 값 중 각기 자신의 해당 타임슬롯(timeslot)에만 데이터를 넣고 그외의 타임슬롯은 비워지도록 구성하여 STS1 프레임(STS1 프레임 3개가 모여 STM1 프레임이 됨)으로 만드는 제 1, 제 2 및 제 3 AU3/STM 프레임 변환부(AU3_T_STM1)(220,240,260)로 구성되어 있고, 상기 제 3 AU3/STM 프레임 변환부(260)의 출력 프레임은 상기 제 2 AU3/STM 프레임 변환부(240)의 입력으로 제공되고, 상기 제 2 AU3/STM 프레임 변환부(240)의 출력 프레임은 상기 제 1 AU3/STM 프레임 변환부(220)의 입력으로 제공되도록, 상기 제 1 내지 제 3 AU3/STM 프레임 변환부(220,240,260)가 상호 직렬 연결되어 있다.
도 5는 상기 각 AU3/STM 프레임 변환부(220,240 또는 260)의 구성도로서, 특히 상기 제 1 AU3/STM 프레임 변환부(220)를 기준으로 설명하면 다음과 같다.
동 도면을 보면, 상기 제 1 AU3/STM 프레임 변환부(220)는, 상기 제 1 AU3프레임 생성부(210)로부터 생성된 AUG 프레임의 첫 번째 AU3 프레임(int_STM1)의 전단 오버헤드 부분의 해당 타임슬롯에 멀티플렉스 섹션 오버헤드(MSOH)와 리제너레이션 섹션 오버헤드(RSOH)의 각 구성 바이트 값 중 해당 고정값과 변수값을 삽입하는 MSOH/RSOH 삽입부(221); 상기 MSOH/RSOH 삽입부(221)의 출력 프레임과 외부로부터 입력된 프레임(ext_STM1)(이 외부 입력 프레임은 예컨대, 상기 제 1 AU3/STM 프레임 변환부(220)에서는 상기 제 2 AU3/STM 프레임 변환부(240)의 출력 프레임을 나타내고, 상기 제 2 AU3/STM 프레임 변환부(240)에서는 상기 제 3 AU3/STM 프레임 변환부(260)의 출력 프레임을 나타냄)을 입력하여 지정된 타임슬롯 신호(first_AU3_ts)에 따라 다중화하는 다중화부(MUX)(222); 상기 오버헤드(MSOH,RSOH)의 구성 바이트 값 중 변수값으로서의 제 1 비트 인터리브드 패리티 바이트인 B1 바이트(B1_byte)를 스크램블러(SCRAMBLER)(226)를 통한 최종 출력 프레임(ext_STM1)에 근거하여 새로이 계산(B1(t) = B1(t-1) + data(t), 여기서 B1(t)는 BIP-8 계산 결과값, B1(t-1)은 이전 시간 BIP-8 계산 결과값, data(t)는 현재 수신 데이터)한 후, 그 계산된 B1 바이트 값을 지정된 타임슬롯 신호(first_B1_ts)에 따라 상기 다중화부(222)의 출력 프레임의 해당 타입슬롯에 삽입하는 B1 바이트 계산/삽입부(223); 상기 오버헤드(MSOH,RSOH)의 구성 바이트 값 중 변수값으로서의 멀티플 섹션 리모트 에러 인디케이션 바이트인 M1을 저장된 이전의 M1 바이트(M1_byte) 값과 합산하여 새로이 결정하고, 그 결정된 M1 값에 근거하여 변수값으로서의 제 2 비트 인터리브드 패리티 바이트인 B2 바이트를 새로이 결정한 후, 상기 결정된 M1과 B2 바이트 값을 지정된 타임슬롯 신호(M1_ts)에 따라상기 B1 바이트 계산/삽입부(223)의 출력 프레임의 지정된 타입슬롯에 갱신 삽입하는 M1/B2 바이트 삽입부(224); 상기 M1/B2 바이트 삽입부(224)의 출력 프레임의 데이터를 설정된 클럭 신호(STM1_clock)에 따라 순차 출력하는 출력 수단으로서의 플립플롭(F/F)(225); 및 상기 플립플롭(225)의 출력 신호를 스크램블링(Scrambling)한 후 상기 최종 출력 프레임(ext_STM1)으로 출력하는 스크램블러(226)로 구성되어 있다.
여기서 특히, 상기 B1 바이트 계산/삽입부(223,243,263), 상기 M1/B2 바이트 삽입부(224,244,264) 및 상기 스크램블러(226,246,266)는 외부로부터 입력되는 모드 선택 신호(mode)에 따라 선택적으로 동작하도록 하고, 비동작 모드 시 입력 신호를 바이패스하여 출력토록 구성되되, 상기 제 1 AU3/STM 프레임 변환부(220)에서는 동작모드로 선택되어 동작하도록 하고, 상기 제 2 및 제 3 AU3/STM 프레임 변환부(240,260)에서는 비동작모드로 선택되어 입력신호를 그대로 바이패스하여 출력토록 한다. 이와 같이 하는 이유는 상기 B1, B2 및 M1 바이트 만이 최종적으로 만들어지는 전체 프레임을 보고 계산 결정되는 변수값이고 나머지 오버헤드 구성 바이트 값들은 모두 정해진 위치에 삽입되는 고정값들이기 때문에, 최종적으로 STM1 프레임을 만드는 상기 제 1 AU3/STM 프레임 변환부(220)에서만 상기 B1, B2 및 M1 바이트를 결정하는 상기 B1 바이트 계산/삽입부(223)와 상기 M1/B2 바이트 삽입부(224)를 동작상태로 함과 아울러 최종적으로 만들어진 STM1 프레임을 스크램블링하여 전송로상의 오류율을 감소시키기 위한 상기 스크램블러(226)도 동작 상태로 한다.
이어, 본 발명의 일 실시예에 따른 SDH 장치에서의 STM1 프레임 생성 방법에 대하여 설명토록 하되, 도 4 및 도 5를 참조로 상술된 본 발명의 장치에 적용되므로, 그 동작과 병행하여 설명하도록 한다.
먼저, 상기 제 3 AU3 프레임 생성기(250)에서는 AUG 프레임 형성을 위한 순차적인 세 개의 타임슬롯 중 세 번째 타임슬롯(#3)에, 해당하는 자신의 데이터를 삽입하여 AUG 프레임의 세 번째인 제 3 AU3 프레임으로 생성하고, 그 생성된 제 3 AU3 프레임을 도 3과 같은 STM1 프레임 형성을 위한 내부 프레임(int_STM1)으로 상기 제 3 AU3/STM 프레임 변환부(260)의 MSOH/RSOH 삽입부(261)의 입력으로 제공한다.
상기 MSOH/RSOH 삽입부(261)는 상기 제공된 내부 프레임(int_STM1)의 전단에 추가 형성되는 멀티플렉스 섹션 오버헤드(MSOH)와 리제너레이션 섹션 오버헤드(RSOH)의 구성 중 세 번째 타임 슬롯(#3)에, 해당하는 고정값과 변수값 즉, 도 3에서 A2,M1 및 A1,B2를 삽입하여 1차 STS1 프레임을 생성한다.
상기 제 3 AU3/STM 프레임 변환부(260)의 다중화부(262)는 외부의 ext_STM1 신호가 존재하지 않아 그 ext_STM1 입력 단자를 접지시킨 상태로 하기 때문에, 상기 MSOH/RSOH 삽입부(261)로부터 출력되어 입력된 상기 1차 STS1 프레임을 다중화하지 않고 출력한다.
한편, 상기 제 3 AU3/STM 프레임 변환부(260)의 상기 B1 바이트 계산/삽입부(262), 상기 M1/B2 바이트 삽입부(263) 및 상기 스크램블러(266)는 상기 모드(mode)가 비동작 모드로 선택되어 비동작 상태로 있기 때문에, 상기 다중화부(262)의 출력은 상기 B1 바이트 계산/삽입부(262)와 상기 M1/B2 바이트 삽입부(263)를 그대로 통과하고, 상기 플립플롭(265)을 거쳐 1개의 타임슬롯 기간동안 지연되어 순차 출력된 후, 상기 스크램블러(266)를 바이패스하여 1차 외부 프레임(ext_STM1)으로 출력한다. 따라서, 상기 1차 외부 프레임(ext_STM1)은 상기 1차 STS1 프레임과 동일한 프레임이다.
다음, 상기 제 2 AU3 프레임 생성기(230)에서는 AUG 프레임 형성을 위한 순차적인 세 개의 타임슬롯 중 두 번째 타임슬롯(#2)에, 해당하는 자신의 데이터를 삽입하여 AUG 프레임의 두 번째인 제 2 AU3 프레임으로 생성하고, 그 생성된 제 2 AU3 프레임을 도 3과 같은 STM1 프레임 형성을 위한 내부 프레임(int_STM1)으로 하여 상기 제 2 AU3/STM 프레임 변환부(240)의 MSOH/RSOH 삽입부(241)의 입력으로 제공한다.
상기 MSOH/RSOH 삽입부(241)는 그 제공된 내부 프레임(int_STM1)의 선단에 추가 형성되는 멀티플렉스 섹션 오버헤드(MSOH)와 리제너레이션 섹션 오버헤드(RSOH)의 구성 중 두 번째 타임 슬롯(#2)에, 해당하는 고정값과 변수값 즉, 도 3에서 A2 및 A1,B2를 삽입하여 2차 STS1 프레임을 생성한다.
이어, 상기 제 2 AU3/STM 프레임 변환부(240)의 다중화부(242)는 상기 MSOH/RSOH 삽입부(241)의 출력인 2차 STS1 프레임과 상기 제 3 AU3/STM 프레임 변환부(260)의 출력인 1차 외부 프레임(ext_STM1) 즉, 1차 STS1 프레임을 입력하여 다중화함으로써, 2개의 STS1 프레임이 다중화된 2×STS1 프레임을 출력한다.
한편, 상기 제 2 AU3/STM 프레임 변환부(240)의 상기 B1 바이트계산/삽입부(242), 상기 M1/B2 바이트 삽입부(243) 및 상기 스크램블러(246)는 상기 모드(mode)가 비동작 모드로 선택되어 비동작 상태로 있기 때문에, 상기 다중화부(242)의 출력은 상기 B1 바이트 계산/삽입부(242)와 상기 M1/B2 바이트 삽입부(243)를 그대로 통과하고, 상기 플립플롭(245)을 거쳐 1개의 타임슬롯 기간동안 지연되어 순차 출력된 후, 상기 스크램블러(246)를 바이패스하여 2차 외부 프레임(ext_STM1)으로 출력한다. 따라서, 상기 2차 외부 프레임(ext_STM1)은 상기 2×STS1 프레임과 동일한 프레임이다.
마지막으로, 상기 제 1 AU3 프레임 생성기(210)에서는 AUG 프레임 형성을 위한 순차적인 세 개의 타임슬롯 중 첫 번째 타임슬롯(#1)에, 해당하는 자신의 데이터를 삽입하여 AUG 프레임의 첫 번째인 제 1 AU3 프레임으로 생성하고, 그 생성된 제 1 AU3 프레임을 도 3과 같은 STM1 프레임 형성을 위한 내부 프레임(int_STM1)으로 하여 상기 제 1 AU3/STM 프레임 변환부(220)의 MSOH/RSOH 삽입부(221)의 입력으로 제공한다.
상기 MSOH/RSOH 삽입부(221)는 그 제공된 내부 프레임(int_STM1)의 선단에 추가 형성되는 멀티플렉스 섹션 오버헤드(MSOH)와 리제너레이션 섹션 오버헤드(RSOH)의 구성 중 첫 번째 타임 슬롯(#1)에, 해당하는 고정값과 변수값 즉, 도 3에서 J0, F1, D3, K2, D6, D9, D12, E2와 A2, E1, D2, K1, D5, D8, D11과 A1, B1, D1, B2, D4, D7, D10, S1을 삽입하여 3차 STS1 프레임을 생성한다.
이어, 상기 제 1 AU3/STM 프레임 변환부(220)의 다중화부(222)는 상기 MSOH/RSOH 삽입부(221)의 출력인 3차 STS1 프레임과 상기 제 2 AU3/STM 프레임 변환부(240)의 출력인 2차 외부 프레임(ext_STM1) 즉, 2×STS1 프레임을 입력하여 다중화함으로써, 3개의 STS1 프레임이 다중화된 3×STS1 프레임을 출력한다.
이어, 상기 제 1 AU3/STM 프레임 변환부(220)의 상기 B1 바이트 계산 삽입부(223)는, 상기 오버헤드(MSOH,RSOH)의 구성 바이트 값 중 변수값으로서의 제 1 비트 인터리브드 패리티 바이트인 B1 바이트(B1_byte)를 상기 스크램블러(226)를 통한 최종 출력 프레임(ext_STM1)에 근거하여 새로이 계산(B1(t) = B1(t-1) + data(t), 여기서 B1(t)는 BIP-8 계산 결과값, B1(t-1)은 이전 시간 BIP-8 계산 결과값, data(t)는 현재 수신 데이터)한 후, 그 계산된 B1 바이트 값을 지정된 타임슬롯 신호(first_B1_ts)에 따라 상기 다중화부(222)의 출력 프레임의 해당 타입슬롯에 삽입한다.
이어, 상기 제 1 AU3/STM 프레임 변환부(220)의 상기 M1/B2 바이트 삽입부(224)는, 상기 오버헤드(MSOH,RSOH)의 구성 바이트 값 중 변수값으로서의 멀티플 섹션 리모트 에러 인디케이션 바이트인 M1을 저장된 이전의 M1 바이트(M1_byte) 값과 합산하여 새로이 결정하고, 그 결정된 M1 값에 근거하여 변수값으로서의 제 2 비트 인터리브드 패리티 바이트인 B2 바이트를 새로이 결정한 후, 상기 결정된 M1과 B2 바이트 값을 지정된 타임슬롯 신호(M1_ts)에 따라 상기 B1 바이트 계산/삽입부(223)에 의해 만들어진 프레임의 지정된 타입슬롯에 갱신 삽입한다.
그리고, 플립플롭(F/F)(225)을 통해 상기 M1/B2 바이트 삽입부(224)에 의해 만들어진 프레임의 데이터를 설정된 클럭 신호(STM1_clock)에 따라 순차 출력하고,상기 스크램블러(226)를 통해 상기 플립플롭(225)의 출력 신호를 스크램블링(Scrambling)한 후 3차 외부 프레임으로서의 상기 최종 출력 프레임(ext_STM1)으로 완성되어 출력한다. 따라서, 상기 완성된 최종 출력 프레임(ext_STM1)이 곧 본 발명에서 만들고자 하는 STM1 프레임이 된다.
이상 상세히 설명한 바와 같이 본 발명에 따른 동기 디지털 계층화(SDH) 장치의 동기 전송 모듈 프레임(STM) 생성 장치 및 방법에 의하면, AU3 프레임 생성기의 간단한 변경만으로 STM1 프레임을 만들 수 있기 때문에, AU3 프레임 세 개를 연결하여 STM1 프레임을 완성하기 위해 AU3 프레임 생성기 외에 별도의 STM 프레임 생성기가 필요치 않게되며, 이에 따라 장치의 구성을 위한 공간과 비용을 기존에 비해 줄일 수 있는 효과가 창출된다.

Claims (5)

  1. 관리유닛 프레임(AU3) 3개를 가지고 하나의 동기 전송 모듈 프레임(STM1)을 만들기 위해, 각기 자신의 타임슬롯(timeslot)에만 데이터를 넣고 그외의 타임슬롯에는 '0'을 삽입하여 AU3 프레임을 만드는 AU3 프레임 생성기를 물리적으로 직렬 연결함으로써 AUG 프레임을 만드는 장치에 있어서,
    상기 AU3 프레임 생성기에 의해 생성된 AU3 프레임의 전단 오버헤드 부분의 해당 타임 슬롯에 멀티플렉스 섹션 오버헤드(MSOH)와 리제너레이션 섹션 오버헤드(RSOH)의 각 구성 바이트 값 중 해당 고정값과 변수값을 삽입하는 MSOH/RSOH 삽입 수단;
    상기 MSOH/RSOH 삽입 수단의 출력 프레임과 외부로부터 입력된 프레임을 다중화하는 다중화 수단;
    상기 오버헤드(MSOH,RSOH)의 구성 바이트 값 중 변수값으로서의 제 1 비트 인터리브드 패리티 바이트인 B1 바이트를 최종 출력 프레임에 근거하여 계산한 후 그 계산된 B1 바이트 값을 상기 다중화 수단의 출력 프레임의 지정된 타임 슬롯에 삽입하는 B1 바이트 계산/삽입 수단;
    상기 오버헤드(MSOH,RSOH)의 구성 바이트 값 중 변수값으로서의 멀티플 섹션 리모트 에러 인디케이션 바이트인 M1을 저장된 이전의 M1 값과 합산하여 새로이 결정하고, 그 결정된 M1 값에 근거하여 변수값으로서의 제 2 비트 인터리브드 패리티 바이트인 B2 바이트를 새로이 결정한 후, 상기 결정된 M1과 B2 바이트 값을 상기B1 바이트 계산/삽입 수단의 출력 프레임의 지정된 타입슬롯에 갱신 삽입하는 M1/B2 바이트 삽입 수단;
    상기 M1/B2 바이트 삽입 수단의 출력 프레임의 데이터를 순차 출력하는 출력 수단; 및
    상기 출력 수단의 출력 신호를 스크램블링(Scrambling)한 후 상기 최종 출력 프레임으로 출력하는 스크램블링 수단을 포함하여 구성된 것을 특징으로 하는 동기 디지털 계층화(SDH) 장치의 동기 전송 모듈(STM) 프레임 생성 장치.
  2. 제 1 항에 있어서,
    상기 B1 바이트 계산/삽입 수단, 상기 M1/B2 바이트 삽입 수단 및 상기 스크램블링 수단은 모드 선택에 따라 선택적으로 동작하되, 비동작 모드 시 입력 신호를 바이패스하여 출력하는 것을 특징으로 하는 동기 디지털 계층화(SDH) 장치의 동기 전송 모듈(STM) 프레임 생성 장치.
  3. 제 1 항에 있어서,
    상기 출력 수단은 플립플롭으로 구성된 것을 특징으로 하는 동기 디지털 계층화(SDH) 장치의 동기 전송 모듈(STM) 프레임 생성 장치.
  4. 각기 자신의 타임슬롯(timeslot)에만 데이터를 넣고 그외의 타임슬롯에는 '0'을 삽입하여 AU3 프레임을 만드는 AU3 프레임 생성기 세 개를 물리적으로 직렬연결함으로써 AUG 프레임을 만드는 방법에 있어서,
    상기 AUG 프레임의 순차적인 세 개의 타임슬롯 중 세 번째 타임 슬롯에 자신의 데이터를 삽입하여 제 3 AU3 프레임으로 생성하고, 그 생성된 제 3 AU3 프레임의 선단에 추가되는 멀티플렉스 섹션 오버헤드(MSOH)와 리제너레이션 섹션 오버헤드(RSOH)의 순차적인 세 개의 타임슬롯 중 세 번째 타임 슬롯에 해당하는 제 1 의 고정값과 변수값을 삽입하여 1차 프레임을 생성하는 제 1 단계;
    상기 AUG 프레임의 두 번째 타임 슬롯에 자신의 데이터를 삽입하여 제 2 AU3 프레임으로 생성하고, 그 생성된 제 2 AU3 프레임의 선단에 추가되는 상기 오버헤드(MSOH/RSOH)의 세 개의 타임슬롯 중 두 번째 타임 슬롯에 해당하는 제 2 의 고정 값과 변수값을 삽입하여 2차 프레임을 생성하는 제 2 단계;
    상기 1차 프레임과 상기 2차 프레임을 1차 다중화하는 제 3 단계;
    상기 AUG 프레임의 첫 번째 타임 슬롯에 자신의 데이터를 삽입하여 제 3 AU3 프레임으로 생성하고, 그 생성된 제 3 AU3 프레임의 선단에 추가되는 상기 오버헤드(MSOH/RSOH)의 첫 번째 타임 슬롯에 해당하는 제 3 의 고정값과 변수값을 삽입하여 3차 프레임을 생성하는 제 4 단계;
    상기 1차 다중화 프레임과 상기 3차 프레임을 2차 다중화하는 제 5 단계; 및
    상기 2차 다중화 프레임의 지정된 타임 슬롯에, 상기 오버헤드(MSOH,RSOH) 중 상기 변수값들을 결정하고 삽입하여 STM1 프레임으로 생성하는 제 6 단계를 포함하여 구성함을 특징으로 하는 동기 디지털 계층화(SDH) 장치에서의 동기 전송 모듈(STM) 프레임의 생성 방법.
  5. 제 4 항에 있어서,
    상기 제 6 단계는,
    상기 2차 다중화 프레임의 지정된 타임 슬롯에, 상기 오버헤드(MSOH,RSOH) 중 상기 변수값으로서의 제 1 비트 인터리브드 패리티 바이트인 B1을 최종 출력인 전체 프레임 데이터에 근거하여 계산한 후 삽입하는 하위 1 단계; 및
    상기 오버헤드(MSOH,RSOH)의 구성 바이트 값 중 변수값으로서의 멀티플 섹션 리모트 에러 인디케이션 바이트인 M1을 저장된 이전의 M1 값과 합산하여 새로이 결정하고, 그 결정된 M1 값에 근거하여 변수값으로서의 제 2 비트 인터리브드 패리티 바이트인 B2 바이트를 새로이 결정한 후, 상기 결정된 M1과 B2 바이트 값을 해당 타입슬롯에 갱신 삽입하는 하위 2 단계로 구성된 것을 특징으로 하는 동기 디지털 계층화(SDH) 장치에서의 동기 전송 모듈(STM) 프레임의 생성 방법.
KR10-2001-0030469A 2001-05-31 2001-05-31 동기 디지털 계층화 장치의 동기 전송 모듈 프레임 생성장치 및 방법 KR100396620B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0030469A KR100396620B1 (ko) 2001-05-31 2001-05-31 동기 디지털 계층화 장치의 동기 전송 모듈 프레임 생성장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0030469A KR100396620B1 (ko) 2001-05-31 2001-05-31 동기 디지털 계층화 장치의 동기 전송 모듈 프레임 생성장치 및 방법

Publications (2)

Publication Number Publication Date
KR20020091636A KR20020091636A (ko) 2002-12-06
KR100396620B1 true KR100396620B1 (ko) 2003-09-02

Family

ID=27707336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0030469A KR100396620B1 (ko) 2001-05-31 2001-05-31 동기 디지털 계층화 장치의 동기 전송 모듈 프레임 생성장치 및 방법

Country Status (1)

Country Link
KR (1) KR100396620B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008780B1 (ko) * 2003-11-28 2011-01-14 주식회사 케이티 Ｎｇ-ｓｄｈ 망과 이더넷 망간의 장애 검출 방법
CN113938246A (zh) * 2020-07-14 2022-01-14 华为技术有限公司 一种业务流误码指示方法和通信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334619A (ja) * 1993-05-25 1994-12-02 Nec Corp ポインタ値付け替え回路
US5666351A (en) * 1992-06-03 1997-09-09 Nokia Telecommunications Oy Method for disassembling and assembling frame structures containing pointers
KR19990061493A (ko) * 1997-12-31 1999-07-26 유기범 관리단위 신호를 입력으로 하는 동기식 수송 모듈-1 프레임 발생기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666351A (en) * 1992-06-03 1997-09-09 Nokia Telecommunications Oy Method for disassembling and assembling frame structures containing pointers
JPH06334619A (ja) * 1993-05-25 1994-12-02 Nec Corp ポインタ値付け替え回路
KR19990061493A (ko) * 1997-12-31 1999-07-26 유기범 관리단위 신호를 입력으로 하는 동기식 수송 모듈-1 프레임 발생기

Also Published As

Publication number Publication date
KR20020091636A (ko) 2002-12-06

Similar Documents

Publication Publication Date Title
US6094737A (en) Path test signal generator and checker for use in a digital transmission system using a higher order virtual container VC-4-Xc in STM-N frames
US6765928B1 (en) Method and apparatus for transceiving multiple services data simultaneously over SONET/SDH
US5666351A (en) Method for disassembling and assembling frame structures containing pointers
US8130792B2 (en) STM-1 to STM-64 SDH/SONET framer with data multiplexing from a series of configurable I/O ports
EP0460835B1 (en) SDH Rejustification
KR100323159B1 (ko) 에스디에이치또는소넷신호용디지탈교차-접속및추가/탈락다중화장치
JP3974855B2 (ja) データ伝送装置
US7424037B2 (en) OTU frame data generating apparatus and method in which multiframe structured data to be inserted into overhead portion can be easily edited
JP3859268B2 (ja) Ｓｄｈ伝送方式におけるポインタ処理装置
EP0788694A1 (en) Method and equipment for elastic buffering in a synchronous digital telecommunication system
JPH03502994A (ja) 同期ディジタル信号―ハイアラーキのトランスポートモジュールの付加信号の部分領域への信号の入力結合及び付加信号の部分領域からの信号の出力結合方法
KR100396620B1 (ko) 동기 디지털 계층화 장치의 동기 전송 모듈 프레임 생성장치 및 방법
US6859453B1 (en) Clear channel access methods, apparatuses, media and signals
CN1667985B (zh) Sdh/sonet未装载插入方法及设备
KR100332414B1 (ko) 동기식 디지털 계위 상의 가상콘테이너 매퍼 장치
KR100271311B1 (ko) 광가입자 전송장치에서의 관리단위신호에 대한 관리단위 포인터및 계위단위 포인터 처리장치
JP2965449B2 (ja) データ分離出力回路
JPH08139706A (ja) Ｂｉｐ−２演算回路およびｂｉｐ−２チェック回路
KR20000046316A (ko) 동기식 전송장치에서 관리단위신호와 동기식 수송모듈 신호 사이의 다중화장치
JP2001211130A (ja) 伝送装置及びネットワークシステム
JPH05207052A (ja) 同期端局装置
JP2000041012A (ja) ポインタ処理装置及びポインタ処理方法並びにデータ処理装置及びデータ処理方法
JPH114207A (ja) ポインタ処理回路、多重化装置および多重分離装置
KR20010045741A (ko) 광전송시스템에서 이중노드정합을 위한 분기결합서비스장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110630

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee