KR100242689B1 - 비동기 전달모드 셀 송수신 장치 - Google Patents

Abstract

본 발명은 비동기 전달모드(ATM) 셀 송수신 장치에 관한 것으로서, ATM 1셀을 일정 단위(바이트)로 분할하여 송수신할 때, 분할된 일정 단위로 ATM 셀 얼라인 정보를 할당하여 전송하고, 수신시 ATM 데이타와 함께 전송된 ATM 셀 얼라인 정보의 논리상태로 현재 수신된 하나의 ATM 셀의 얼라인 상태를 파악할 수 있도록 일정 단위로 실리는 ATM 셀 얼라인 정보의 논리상태를 발생 및 전송한다. 즉, 56바이트로 이루어진 ATM 셀의 첫번째 바이트에 할당되는 ATM 셀 얼라인 정보와 나머지 55바이트에 할당되는 ATM 셀 얼라인 정보의 논리상태가 차별화될 수 있도록 발생하고 전송한다. 따라서, ATM 셀 전송구간에서 발생되는 오류로 ATM 셀의 얼라인이 어긋난 것을 감지할 수 있어 ATM 송수신시의 통신 신뢰성을 향상시킬 수 있다.

Description

비동기 전달모드 셀 송수신 장치

본 발명은 비동기 전달모드(Asynchronous Transfer Mode; 이하, ATM이라 약함) 통신방식에 관한 것으로서, 특히 ATM 셀 송수신구간에서 발생된 에러로 인한 ATM 셀 얼라인(Align) 오류 발생시 이를 감지할 수 있는 ATM 셀 송수신 장치에 관한 것이다.

ATM은 통상 광대역 종합정보통신망(Broadband Intergrated Services Digital Network; 이하 B-ISDN이라 약함)을 구현하기 위한 통신방식으로서, 사용자 서비스의 정보들을 일정한 크기로 절단한 다음에 ATM 셀을 생성하기 이어서 생성된 다른 ATM 셀들과 비동기식 시분할 다중화(Asynchronous Time Division Multiplex ; 이하 ATDM이라 약함)됨으로써, B-ISDN의 내부전송신호를 형성한다. 이 때, ATDM은 서로 비동기식으로 들어오는 여러 채널의 ATM 셀들을 시분할로 다중화시키는 통계적 다중화 방식의 일종이다.

또한, ATM은 전달되어야 할 정보의 유무에 관계없이 셀을 주기적으로 전달하며, 전달되는 정보가 있을 때에는 각 사용자 정보를 일정한 크기로 분할하여 목적지 정보(헤더정보)를 부가하여 셀의 형태로 전달한 후에 원래의 정보로 환원한다.

제1도는 AMD사의 TAXI 송수신 칩을 사용한 종래의 ATM 셀 송수신 장치의 구성 블럭도로서, 송신 선입선출기(First In First Out; 이하, FIFO라고 약함)(11), ATD사의 Am 7969로 구성된 송신 칩(12), AMD사의 Am 7968로 구성된 수신 칩(13), 수신 FIFO(14), 수신 정합부(15)로 구성된다.

1개의 ATM 셀은 56바이트(Byte)로 구성되므로, 상술한 송신 FIFO(11)에는 56 바이트의 ATM 셀이 저장된다. 송신 FIFO(11)에 저장된 56 바이트의 ATM 셀은 리드 신호에 의해 8비트 단위로 리드되어 Q0-Q7 출력단을 통해 송신 칩(12)으로 출력되고, 송신 칩(12)은 8비트의 병렬 데이터를 고속의 직렬 데이터로 변환하여 송신한다. 이 때, 송신 FIFO(11)는 리드 신호에 의해 최대 10비트의 데이터를 출력할 수 있도록 구성되어 있으나, 기존의 ATM 셀 송수신 장치에서는 8비트의 순수 데이터만 리드하여 송신 칩(12)으로 출력하도록 되어 있다.

수신 칩(13)은 송신 칩(12)에서 송신된 고속의 직렬 데이터를 수신하여 8비트 병렬 데이터로 변환한 후 라이트신호를 수신 FIFO(14)로 발생하여 D0-D7 출력단을 통해 출력되는 8비트 병렬 데이터를 수신 FIFO(14)에 라이트한다. 수신 정합부(15)에서는 수신 FIFO(14)로 리드신호를 제공하여 수신 FIFO(14)에 저장되어 있는 ATM 셀을 8비트 단위로 읽어 처리한다.

이와 같이 기존에는 TAX1 링크 전송구간을 통해 ATM 셀을 전송할 때, 송/수신 FIFO와 송/수신 칩간 데이터를 8비트 단위의 순수 데이터만 전송되도록 되어 있어, 전송로상의 에러나 다른 요인으로 수신 FIFO(14)에 저장된 ATM 셀의 얼라인이 맞지 않을 경우에도 수신 정합부(15)에서는 무조건 ATM 셀 56바이트를 읽어서 처리할 뿐 발생된 ATM 셀의 얼라인 오류를 감지할 수 없어 이에 따른 조치를 취할 수 없었다.

본 발명은 상기와 같은 문제를 해결하기 위해 안출한 것으로서, ATM 셀 송수신구간에서 발생된 에러로 ATM 셀 얼라인 오류가 발생되면, 이를 감지할 수 있는 ATM 셀 송수신 장치를 제공하는데 그 목적이 있다.

본 발명의 다른 목적은 TAXI칩을 이용하는 ATM 셀 송수신구간에 존재하는 순수한 데이터를 전송하는데 이용되지 않는 유휴비트를 이용하여 ATM 셀 얼라인정보를 송출함으로써, 수신측에서 ATM 셀 얼라인 오류의 발생을 감지할 수 있도록 구현한 ATM 셀 송수신 장치를 제공함에 있다.

상기 목적들을 달성하기 위한 본 발명에 따른 ATM 셀 송수신 장치는, 비동기 전달모드 셀을 1셀 단위로 전송하는데 있어서, 비동기 전달모드 셀의 일정 단위 데이타당 하나의 전달모드 셀 얼라인 정보가 할당되는 데이타 구조 단위로 전송하는 송신 정합부; 송신 정합부에서 출력되는 라이트 신호에 따라 송신 정합부로부터 데이타 구조 단위로 출력되는 데이타를 비동기 전달모드 1 셀단위로 저장하는 송신 메모리; 송신 메모리로 리드 신호를 제공하여 데이타 구조 단위로 송신 메모리에 저장된 데이타를 읽고, 읽혀진 데이타는 직렬 데이타로 변환하여 송신하는 송신 수단; 송신 수단으로부터 송신된 직렬 데이타가 수신되면, 데이타 구조 단위의 병렬 데이타로 변환하여 전송하는 수신 수단; 수신 수단에서 출력되는 라이트 신호에 따라 수신 수단에서 데이타 구조 단위로 출력되는 데이타를 비동기 전달모드 셀단위로 저장하는 수신 메모리;수신 메모리로 리드 신호를 제공하여 데이타 구조 단위로 송신 메모리에 저장된 데이타를 읽고, 읽혀진 데이타에 포함되어 있는 비동기 전달모드 셀 얼라인 정보를 파악하여 현재 수신 메모로부터 읽혀진 비동기 전송 모드 1 셀에 대한 얼라인 상태를 판별하는 수신 정합부를 포함하는 것을 특징으로 한다.

제1도는 종래의 비동기 전달모드(ATM) 셀 송수신 장치의 구성 블럭도이고,

제2도는 본 발명에 따른 ATM 셀 송수신 장치의 구성 블럭도이고,

제3(a)도는 제2도의 송신 정합부에서 출력되는 라이트 신호의 타이밍 도이고,

제3(b)도는 제2도의 송신 정합부에서 출력되는 순수 ATM 셀 정보의 타이밍 도이고,

제3(c)도는 제2도의 송신 정합부에서 출력되는 ATM 셀 얼라인 정보의 타이밍도이고,

제4(a)도 내지 제4(c)도는 본 발명에 따른 정상적인 셀 얼라인 상태를 나타내는 수신 FIFO와 수신 정합부의 타이밍 도이고,

제5(a)도 내지 제5(c)도는 본 발명에 따른 비정상적인 셀 얼라인 상태를 나타내는 수신 FIFO와 수신 정합부의 타이밍 도이다.

* 도면의 주요부분에 대한 부호의 설명

21 : 송신 정합부 22 : 송신 FIFO

23 : 송신 칩 24 : 수신 칩

25 : 수신 FIFO 26 : 수신 정합부

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세하게 설명한다.

제2도는 본 발명에 따른 ATM 셀 송수신 장치의 기능 블럭도로서, ATM 1셀단위로 정보를 저장하는 송신 선입선출기(First In First Out, 이하 FIFO라고 약함)(22), 9비트 데이터 폭을 이용하여 8비트의 순수 ATM 셀 정보와 1비트의 셀 얼라인 정보를 ATM 1셀 단위로 송신 FIFO(22)에 라이트하는 송신 정합부(21), 송신 FIFO(22)로부터 9비트 데이터 폭을 이용하여 8비트의 순수 ATM 셀 정보와 1비트의 셀 얼라인 정보를 읽어 고속의 직렬 데이터로 변환하여 송신하는 송신 칩(23), 송신 칩(23)으로부터 송신되는 직렬 데이터를 수신하여 8비트의 순수 ATM 셀 정보와 1비트의 셀 얼라인 정보로 이루어진 9비트 데이터 폭의 병렬데이터로 변환하여 출력하는 수신 칩(24), 수신 칩(24)으로부터 출력되는 9비트 데이터폭의 정보를 ATM 1셀단위로 저장하는 수신 FIFO(25), 및 수신 FIFO(25)에 저장된 ATM 1셀을 9비트 데이터폭단위로 읽어 ATM 셀 얼라인 상태를 판별하고, ATM 셀 얼라인 오류가 발생된 것으로 인식되면 이를 복구하는 수신 정합부(26)으로 구성된다.

이와 같이 구성된 ATM 셀 송수신 장치는, TAXI 칩의 데이터 폭의 8비트 내지 10비트까지 사용이 가능함을 활용하여 상술한 제1도에서 제시된 기존의 ATM 셀 송수신장치에서 사용하지 않는 나머지 2비트중 1비트를 셀 얼라인용으로 사용하여 TAXI 링크 전송구간에서 발생될 수 있는 ATM 셀 얼라인 오류를 감지할 수 있도록 한다.

즉, 송신 정합부(21)는 제3(a)도와 같은 주기를 갖는 라이트 신호를 발생하여 ATM 셀을 송신 FIFO(22)에 라이트하는데, D0-D7 출력단을 통해 순수 ATM 셀 정보가 출력될 때, D8출력단을 통해 1비트의 셀 얼라인 정보를 출력한다. 이로 인하여 송신 FIFO(22)에 저장되는 ATM 셀은 1바이트의 순수 ATM 셀 정보당 1 비트의 셀 얼라인 정보가 할당되는 구조를 갖는다. 이 때, 송신 FIFO(22)에 라이트되는 셀 얼라인 정보는 제3(b)도 및 제3(c)도를 통해 알 수 있는 바와 같이 ATM셀 56바이트 중 가장 첫번째 바이트인 경우에만 ‘0’이 라이트되고, 나머지 55 바이트의 경우에는 ‘1’이 라이트되도록 한다.

송신 FIFO(22)는 송신 칩(23)으로부터 제공되는 리드 신호에 의해 저장하고 있는 ATM 1셀에 대해 9비트단위로 출력한다. 출력되는 9비트중 D0-D7비트를 통해 출력되는 데이타는 순수 ATM 셀 정보이고, D8비트를 통해 출력되는 데이타는 셀얼라인 정보이다. 송신 FIFO(22)에서 출력된 데이타는 송신 칩(23)으로 인가되고, 송신 칩(23)은 9비트단위로 인가되는 데이타를 고속의 직렬 데이터로 변환하여 송시한다.

수신 칩(24)은 수신된 직렬 데이터를 9비트의 병렬 데이터로 변환하는데, 이는 TAXI 칩의 자동적인 프로토콜에 의해 이루어진다. 즉, TAXI 칩의 자동적인 프로토콜은 병렬 데이터는 직렬 데이터로, 직렬 데이터는 병렬 데이터로 변환시킨다. 그리고, 수신 칩(24)은 수신 FIFO(25)로 라이트 신호를 출력하면서 순수한 ATM 셀 정보는 RD0-RD7 출력단을 통해 출력하고, 셀얼라인 정보는 RD8를 통해 출력한다. 수신 FIFO(25)는 수신 칩(24)으로부터 제공되는 라이트신호에 따라 9비트단위로 인가되는 병렬데이타를 순차적으로 라이트한다.

수신 정합부(26)에서는 수신 FIFO(25)로 제4(a)도(또는 제5(a)도)에 도시된 바와 같은 주기를 갖는 리드 신호를 출력하고, 이 리드신호에 의해 제4(b)도에 도시된 바와 같이 수신 FIFO(25)의 RQ0-RQ7 출력단을 통해 바이트단위로 출력되는 56바이트의 순수한 ATM 셀 정보와 제4(c)도에 도시된 바와 같이 수신 FIFO(25)의 RQ8 출력단을 통해 바이트당 1비트씩 출력되는 셀얼라인 정보를 ATM 1셀 단위로 읽는다.

그 다음, 수신 정합부(26)는 RQ8 출력단을 통해 읽혀진 셀 얼라인 정보를 이용하여 현재 수시된 ATM 셀의 얼라인 상태를 파악한다. 즉, 제4(c)도에서와 같이 RQ8 출력단을 통해 입력되는 셀 얼라인 정보가 ATM 셀의 첫번째 바이트에서만 ‘0’이고, 나머지 55 바이트에서 ‘1’인 것으로 검출되면 해당되는 ATM 셀의 얼라인 상태가 정상적인 것으로 판별하고, 제5(c)도에서와 같이 ATM 셀의 첫번째 바이트가 아닌 다른 바이트에서 셀 얼라인 정보가 ‘0’인 것으로 검출되면 해당되는 ATM 셀의 얼라인 상태가 비정상적인 것으로 판별한다.

이상에서와 같이 본 발명에 따른 ATM 셀 송수신 장치는 기존에 사용하지 않았던 1비트의 데이타 전송구간을 이용하여 ATM 셀 송수신 구간(예를 들어 TAXI링크 전송수간)의 장애로 ATM셀의 얼라인이 어긋난 경우를 감지할 수 있도록 구현함으로써, ATM 셀 송수신 장치내의 자원에 대한 활용도를 높힐 수 있을 뿐만 아니라 ATM 셀 송수신시의 통신 신뢰성을 향상시킬 수 있는 이점이 있다. 그리고, 송수신 FIFO의 리드/라이트 포인터의 관리가 셀 얼라인 정보에 의해서 다시 한번 감시되므로 FIFO의 리드/라이트 포인터 관리의 안정적인 동작을 확보할 수 있어 셀 전송의 신뢰성을 향상시킬 수 있다.

Claims (3)

1. 비동기 전달모드 셀을 1셀 단위로 전송하는데 있어서, 상기 비동기 전달모드셀의 일정 단위 데이타당 하나의 비동기 전달모드 셀 얼라인 정보가 할당되는 데이타 구조 단위로 전송하는 송신 정합부; 상기 송신 정합부에서 출력되는 라이트 신호에 따라 상기 송신 정합부로부터 상기 데이타 구조 단위로 출력되는 데이타를 비동기 전달모드 1셀단위로 저장하는 송신 메모리; 상기 송신 메모리로 리드 신호를 제공하여 상기 데이타 구조 단위로 상기 송신 메모리에 저장된 데이타를 읽고, 읽혀진 데이타는 직렬 데이터로 변환하여 송신하는 송신 수단; 상기 송신 수단으로부터 송신된 상기 직렬 데이타가 수신되면, 상기 데이타구조 단위의 병렬 데이타로 변환하여 전송하는 수신 수단; 상기 수신 수단에서 출력되는 라이트 신호에 따라 상기 수신 수단에서 상기 데이타 구조 단위로 출력되는 데이타를 상기 비동기 전달모드 셀 단위로 저장하는 수신 메모리; 상기 수신 메모리로 리드 신호를 제공하여 상기 데이타 구조 단위로 상기 송신 메모리에 저장된 데이타를 읽고, 읽혀진 데이타에 포함되어 있는 상기 비동기 전달모드 셀 얼라인 정보를 파악하여 현재 상기 수신 메모리로부터 읽혀진 비동기 전송모드 1 셀에 대한 얼라인 상태를 판별하는 수신 정합부를 포함하는 것을 특징으로 하는 비동기 전달모드 셀 송수신 장치.
2. 제1항에 있어서, 상기 데이타 구조 단위내의 상기 비동기 전달모드 데이타에 대한 상기 일정 단위는 1 바이트가 할당되는 것을 특징으로 하는 비동기 전달모드 셀 송수신 장치.
3. 제2항에 있어서, 상기 데이타 구조 단위내의 상기 비동기 전달모드 셀 얼라인 정보는 상기 비동기 전달모드 셀을 1셀 단위로 전송하는 구간에서 사용하지 않는 유휴비트중 1 비트를 통해 전송될 수 있도록 할당되고, 상기 비동기 전달모드 1셀의 첫번째 바이트에 할당되는 상기 비동기 전달모드 셀 얼라인 정보와 상기 첫번째 바이트 이외의 바이트에 할당되는 상기 비동기 전달모드 셀 얼라인 정보의 눈리상태를 차별화하여 상기 수신 정합부에서 1 셀단위로 상기 얼라인 상태를 판별할 수 있도록 하는 것을 특징으로 하는 비동기 전달모드 셀 송수신 장치.