JPH0536213A - 符号変換方式 - Google Patents
符号変換方式Info
- Publication number
- JPH0536213A JPH0536213A JP60291A JP60291A JPH0536213A JP H0536213 A JPH0536213 A JP H0536213A JP 60291 A JP60291 A JP 60291A JP 60291 A JP60291 A JP 60291A JP H0536213 A JPH0536213 A JP H0536213A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- bit
- code
- data
- dsv
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【目的】 デジタルサムバリウ（ＤＳＶ）積算値が０に
収束する記録符号処理に、誤り訂正処理を織り混ぜ、こ
れ等の処理を独立して行うときの効率の低下、冗長度の
増大を避ける。 【構成】 入力６ビットデータを、誤り訂正回路１２
で、畳み込み符部号による誤り訂正符号を含む、７ビッ
トのパンクチャド符号に変換する。７／８変換回路１２
ではＲＯＭ１４に４つの変換テーブルが格納されてい
て、ＤＳＶが０に収束するように、主副一対の変換テー
ブルを使いわけで８ビットＮＲＺＩ符号に変換する。再
生はＮＲＺＩ／ＮＲＺ変換、直／並列変換、テーブルに
よる８／７変換、ビタビ複合法による誤り訂正、を行
う。
収束する記録符号処理に、誤り訂正処理を織り混ぜ、こ
れ等の処理を独立して行うときの効率の低下、冗長度の
増大を避ける。 【構成】 入力６ビットデータを、誤り訂正回路１２
で、畳み込み符部号による誤り訂正符号を含む、７ビッ
トのパンクチャド符号に変換する。７／８変換回路１２
ではＲＯＭ１４に４つの変換テーブルが格納されてい
て、ＤＳＶが０に収束するように、主副一対の変換テー
ブルを使いわけで８ビットＮＲＺＩ符号に変換する。再
生はＮＲＺＩ／ＮＲＺ変換、直／並列変換、テーブルに
よる８／７変換、ビタビ複合法による誤り訂正、を行
う。
Description
【０００１】
【産業上の利用分野】本発明はデジタルオーディオ記録
装置およびデジタルビデオ記録装置に用いられる符号変
換方式に関する。
装置およびデジタルビデオ記録装置に用いられる符号変
換方式に関する。
【０００２】
【従来の技術】現在、記録機器として、ディジタルオー
ディオ信号、ディジタルビデオ信号を記録することがで
きる装置としては、ＣＤ（コンパクトディスク），ＤＡ
Ｔ（ディジタルオーディオテープ），Ｄ１（放送用コン
ポーネントディジタルＶＴＲ），Ｄ２（放送用コンポジ
ットディジタルＶＴＲ）などがある。
ディオ信号、ディジタルビデオ信号を記録することがで
きる装置としては、ＣＤ（コンパクトディスク），ＤＡ
Ｔ（ディジタルオーディオテープ），Ｄ１（放送用コン
ポーネントディジタルＶＴＲ），Ｄ２（放送用コンポジ
ットディジタルＶＴＲ）などがある。
【０００３】従来の符号変換方式は、例えばＤＡＴで
は、記録符号に８／１０変換符号が使われている。この
８／１０変換符号は、８ビットのデータビットを１０ビ
ットのチャンネルビットに変換するブロック固定長符号
である。
は、記録符号に８／１０変換符号が使われている。この
８／１０変換符号は、８ビットのデータビットを１０ビ
ットのチャンネルビットに変換するブロック固定長符号
である。
【０００４】従来の符号変換方式の一例である８／１０
変換方式ではデータビットからチャンネルビットへの変
換に際しては変換表を用いるが、その際、２５６種類の
８ビットデータに対して、２５６種類の１０ビットデー
タの主変換テーブルと、２５６種類の１０ビットデータ
の副変換テーブルを持ち、ＮＲＺＩ変換した後のディジ
タルサムバリウ（以下ＤＳＶ）が零となる１０ビットデ
ータに関しては、主変換テーブルと副変換テーブルのデ
ータを同じものとし、ＮＲＺＩ変換した後のＤＳＶがそ
れぞれ正、負となる主変換テーブルの１０ビットデータ
に関しては、それに対応する副変換テーブルの１０ビッ
トデータが、ＮＲＺＩ変換した後のＤＳＶがそれぞれ
負、正になるように配置する。そして、８ビットを１０
ビットに変換するときは、ＤＳＶの積算値を計算してゆ
き主変換テーブル、副変換テーブルのうち、ＤＳＶが減
少する方のテーブルを選択する。最後にＮＲＺＩ変換の
後、記録する。また、再生時は、再生信号をＮＲＺ変換
した後、チャンネルビットを１０ビットごとに区切り、
逆変換テーブル１０ビットデータから８ビットデータを
再生する。
変換方式ではデータビットからチャンネルビットへの変
換に際しては変換表を用いるが、その際、２５６種類の
８ビットデータに対して、２５６種類の１０ビットデー
タの主変換テーブルと、２５６種類の１０ビットデータ
の副変換テーブルを持ち、ＮＲＺＩ変換した後のディジ
タルサムバリウ（以下ＤＳＶ）が零となる１０ビットデ
ータに関しては、主変換テーブルと副変換テーブルのデ
ータを同じものとし、ＮＲＺＩ変換した後のＤＳＶがそ
れぞれ正、負となる主変換テーブルの１０ビットデータ
に関しては、それに対応する副変換テーブルの１０ビッ
トデータが、ＮＲＺＩ変換した後のＤＳＶがそれぞれ
負、正になるように配置する。そして、８ビットを１０
ビットに変換するときは、ＤＳＶの積算値を計算してゆ
き主変換テーブル、副変換テーブルのうち、ＤＳＶが減
少する方のテーブルを選択する。最後にＮＲＺＩ変換の
後、記録する。また、再生時は、再生信号をＮＲＺ変換
した後、チャンネルビットを１０ビットごとに区切り、
逆変換テーブル１０ビットデータから８ビットデータを
再生する。
【０００５】
【発明が解決しようとする課題】上述した従来の符号変
換方式の８／１０変換方式は、ＤＣフリーであり、１デ
ータビットの周期をＴとした場合最大反転周期
（Ｔmax ）がＴmax ＝３．２Ｔと比較的小さい、という
長所を持ち、また誤り訂正に用いる２重リードソロモン
符号との相性が良いなどの優れた特徴が注目されてい
る。しかしながら、８／１０変換方式は、誤り訂正符号
処理と記録符号処理とを独立して行うため、効率が低下
し、冗長度が大きくなってしまうという欠点がある。
換方式の８／１０変換方式は、ＤＣフリーであり、１デ
ータビットの周期をＴとした場合最大反転周期
（Ｔmax ）がＴmax ＝３．２Ｔと比較的小さい、という
長所を持ち、また誤り訂正に用いる２重リードソロモン
符号との相性が良いなどの優れた特徴が注目されてい
る。しかしながら、８／１０変換方式は、誤り訂正符号
処理と記録符号処理とを独立して行うため、効率が低下
し、冗長度が大きくなってしまうという欠点がある。
【０００６】
【課題を解決するための手段】本発明の符号変換方式
は、６ビットデータに対して畳み込み符号による誤り訂
正用冗長度を含んだ７ビットデータを生成し、次に前記
７ビットデータをデータ個々の直流バランスを示すデジ
タルサムバリウが０の８ビット平衡符号かまたは前記デ
ジタルサムバリウが正の８ビット不平衡符号かに変換す
るＲＯＭに格納された主変換テーブルかまたは前記８ビ
ット平衡符号が前記デジタルサムバリウが負の８ビット
不平衡符号に変換する前記ＲＯＭに格納された副変換テ
ーブルのいずれかを変換の都度更新される前記デジタル
サムバリウ積算値が０に収束するよう選択しつつ、８ビ
ットデータに符号変換し、その後ＮＲＺＩ変換して記録
データとしている。
は、６ビットデータに対して畳み込み符号による誤り訂
正用冗長度を含んだ７ビットデータを生成し、次に前記
７ビットデータをデータ個々の直流バランスを示すデジ
タルサムバリウが０の８ビット平衡符号かまたは前記デ
ジタルサムバリウが正の８ビット不平衡符号かに変換す
るＲＯＭに格納された主変換テーブルかまたは前記８ビ
ット平衡符号が前記デジタルサムバリウが負の８ビット
不平衡符号に変換する前記ＲＯＭに格納された副変換テ
ーブルのいずれかを変換の都度更新される前記デジタル
サムバリウ積算値が０に収束するよう選択しつつ、８ビ
ットデータに符号変換し、その後ＮＲＺＩ変換して記録
データとしている。
【０００７】
【作用】 本発明は６ビットデータから８ビットデータ
への符号変換処理に畳み込み符号を含ませた誤り訂正処
理を織り混ぜ、６ビットデータを誤り訂正機能とＤＣフ
リー特性を有するリードレングスリミテッドコード（Ｒ
ＬＬＣ）則を満たす８ビットデータに変換するという作
用を持つ。
への符号変換処理に畳み込み符号を含ませた誤り訂正処
理を織り混ぜ、６ビットデータを誤り訂正機能とＤＣフ
リー特性を有するリードレングスリミテッドコード（Ｒ
ＬＬＣ）則を満たす８ビットデータに変換するという作
用を持つ。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の一実施例を適用した６／８
符号器の一例を示すブロック図、図２は本発明の一実施
例を適用した復号器の一例を示すブロック図、図３は図
１中の誤り訂正処理回路に使用される畳み込み符号器の
一例を示すブローク図である。尚、表１〜表４は図１の
中に示した変換ＲＯＭが内蔵する主副一対の７／８変換
テーブルである。
符号器の一例を示すブロック図、図２は本発明の一実施
例を適用した復号器の一例を示すブロック図、図３は図
１中の誤り訂正処理回路に使用される畳み込み符号器の
一例を示すブローク図である。尚、表１〜表４は図１の
中に示した変換ＲＯＭが内蔵する主副一対の７／８変換
テーブルである。
【００１０】図１において、本第１の適用例の６／８符
号器１１は、６ビットデータの末尾に６／７パンクチャ
ド符号用冗長ビット１ビットを付加して７ビットデータ
とする誤り訂正処理回路１２と、この誤り訂正処理回路
１２の出力７ビットデータを８ビットデータに変換する
７／８変換回路１３とから構成されている。
号器１１は、６ビットデータの末尾に６／７パンクチャ
ド符号用冗長ビット１ビットを付加して７ビットデータ
とする誤り訂正処理回路１２と、この誤り訂正処理回路
１２の出力７ビットデータを８ビットデータに変換する
７／８変換回路１３とから構成されている。
【００１１】図３に、拘束長Ｋ＝７，符号化率Ｒ＝１／
２の畳み込み符号を構成する際の畳み込み符号器の一例
のブロック図を示す。ここで、畳み込み符号の生成行列
Ｇ（Ｄ）は、式（１）にて表わされる。
２の畳み込み符号を構成する際の畳み込み符号器の一例
のブロック図を示す。ここで、畳み込み符号の生成行列
Ｇ（Ｄ）は、式（１）にて表わされる。
【００１２】
【００１３】また、図３中に符号化率を１／２から６／
７に上げるための６／７パンクチャド符号の消去ビット
マップをｘ1 ；“１１１０１０”，ｘ2 ；“１００１０
１”で示す。パンクチャド符号とは、図３に示した畳み
込み符号器の出力を全部送らず、消去ビットマップの
“０”に相当するビットを消去し、消去ビットマップの
“１”に相当するビットのみを送ることによって、誤り
訂正能力をできるだけ落とさず、かつ高符号化率を実現
することができる符号方式であり、公知の技術である。
７に上げるための６／７パンクチャド符号の消去ビット
マップをｘ1 ；“１１１０１０”，ｘ2 ；“１００１０
１”で示す。パンクチャド符号とは、図３に示した畳み
込み符号器の出力を全部送らず、消去ビットマップの
“０”に相当するビットを消去し、消去ビットマップの
“１”に相当するビットのみを送ることによって、誤り
訂正能力をできるだけ落とさず、かつ高符号化率を実現
することができる符号方式であり、公知の技術である。
【００１４】こうして入力の６ビットデータに、誤り訂
正処理回路１２で冗長ビットを付加して得られた７ビッ
トデータは、続く７／８変換回路１３にて符号変換を受
けるのであるが、７／８変換回路１３は、あらかじめ用
意された表１〜表４で示す主副一対の変換テーブルを使
い分けながら、変換データのＤＳＶ積算値が零に収容す
るよう符号変換する。表１〜表４において主副一対の変
換テーブルは７ビットデータの１６進数表現である（０
０）Ｈ〜（７Ｆ）Ｈの計１２８個のアドレスを持つ変換
ＲＯＭ１４内に格納されており、主変換テーブル（表１
〜表４のＴＡＢＬＥ−Ａ）は、７ビットのデータをＮＲ
ＺＩ変換した時、ＤＳＶが零の８ビット平衡符号かＤＳ
Ｖが正の８ビット不平衡符号に変換し、また副変換テー
ブル（表１〜表４のＴＡＢＬＥ−Ｂ）では、７ビットデ
ータをＮＲＺＩ変換した時、ＤＳＶが零の８ビット平衡
符号かＤＳＶが負の不平衡符号に変換する。
正処理回路１２で冗長ビットを付加して得られた７ビッ
トデータは、続く７／８変換回路１３にて符号変換を受
けるのであるが、７／８変換回路１３は、あらかじめ用
意された表１〜表４で示す主副一対の変換テーブルを使
い分けながら、変換データのＤＳＶ積算値が零に収容す
るよう符号変換する。表１〜表４において主副一対の変
換テーブルは７ビットデータの１６進数表現である（０
０）Ｈ〜（７Ｆ）Ｈの計１２８個のアドレスを持つ変換
ＲＯＭ１４内に格納されており、主変換テーブル（表１
〜表４のＴＡＢＬＥ−Ａ）は、７ビットのデータをＮＲ
ＺＩ変換した時、ＤＳＶが零の８ビット平衡符号かＤＳ
Ｖが正の８ビット不平衡符号に変換し、また副変換テー
ブル（表１〜表４のＴＡＢＬＥ−Ｂ）では、７ビットデ
ータをＮＲＺＩ変換した時、ＤＳＶが零の８ビット平衡
符号かＤＳＶが負の不平衡符号に変換する。
【００１５】表１〜表４において、主変換テーブル（Ｔ
ＡＢＬＥ−Ａ）は、（００）Ｈ〜（４５）Ｈの７０個の
７ビットデータに対し、ＮＲＺＩ変換した時、ＤＳＶが
０の８ビットデータを対応させ、更に、（４６）Ｈ〜Ｈ
（７Ｄ）Ｈまでの５６個の７ビットデータに対しては、
ＮＲＺＩ変換し、記録信号が“０”で始まった時、ＤＳ
Ｖが＋２になる８ビットデータを対応させ、残る２個の
７ビットデータ（７Ｅ）Ｈ，（７Ｆ）Ｈに対しては、Ｎ
ＲＺＩ変換し、記録信号が“０”で始まった時、ＤＳＶ
が＋４になる８ビットデータを対応させてある。一方、
副変換テーブル（ＴＡＢＬＥ−Ｂ）は、（００）Ｈ〜
（４５）Ｈの７０個の７ビットデータに対し、主変換テ
ーブル（ＴＡＢＬＥ−Ａ）と同じ８ビットデータを対応
させ、更に、（４６）Ｈ〜（７Ｄ）Ｈまでの５６個の７
ビットデータに対しては、ＮＲＺＩ変換し、記録信号が
“０”で始まった時、ＤＳＶが−２になる８ビットデー
タ、即ち主変換テーブル（ＴＡＢＬＥ−Ａ）からＭＳＢ
のみ反転したデータを対応させ、残る２個の７ビットデ
ータ（７Ｅ）Ｈ，（７Ｆ）Ｈに対しては、ＮＲＺＩ変換
し、記録信号が“０”で始まった時、ＤＳＶが−４にな
る８ビットデータ、即ち主変換テーブル（ＴＡＢＬＥ−
Ａ）からＭＳＢのみ反転したデータを対応させてある。
また、変換により得られる８ビットデータは１８６通り
存在するが、データ以外に、ＩＮＶとして、８ビットデ
ータをＮＲＺＩ変換した後、記録信号が反転する“１”
か、反転しない“０”か、１ビットで示したデータを、
更にＤＳＶとして、５種類のＤＳＶ０，±２，±４を、
いずれも２の補数で表示し、全ての４ビットデータに共
通する最下位ビット“０”を除く上位３ビットを、例え
ば、ＤＳＶ−２は１１１とし、ＤＳＶ−４は１１０とし
て、８ビットデータの上位側に結合させて、テーブル内
に格納してある。
ＡＢＬＥ−Ａ）は、（００）Ｈ〜（４５）Ｈの７０個の
７ビットデータに対し、ＮＲＺＩ変換した時、ＤＳＶが
０の８ビットデータを対応させ、更に、（４６）Ｈ〜Ｈ
（７Ｄ）Ｈまでの５６個の７ビットデータに対しては、
ＮＲＺＩ変換し、記録信号が“０”で始まった時、ＤＳ
Ｖが＋２になる８ビットデータを対応させ、残る２個の
７ビットデータ（７Ｅ）Ｈ，（７Ｆ）Ｈに対しては、Ｎ
ＲＺＩ変換し、記録信号が“０”で始まった時、ＤＳＶ
が＋４になる８ビットデータを対応させてある。一方、
副変換テーブル（ＴＡＢＬＥ−Ｂ）は、（００）Ｈ〜
（４５）Ｈの７０個の７ビットデータに対し、主変換テ
ーブル（ＴＡＢＬＥ−Ａ）と同じ８ビットデータを対応
させ、更に、（４６）Ｈ〜（７Ｄ）Ｈまでの５６個の７
ビットデータに対しては、ＮＲＺＩ変換し、記録信号が
“０”で始まった時、ＤＳＶが−２になる８ビットデー
タ、即ち主変換テーブル（ＴＡＢＬＥ−Ａ）からＭＳＢ
のみ反転したデータを対応させ、残る２個の７ビットデ
ータ（７Ｅ）Ｈ，（７Ｆ）Ｈに対しては、ＮＲＺＩ変換
し、記録信号が“０”で始まった時、ＤＳＶが−４にな
る８ビットデータ、即ち主変換テーブル（ＴＡＢＬＥ−
Ａ）からＭＳＢのみ反転したデータを対応させてある。
また、変換により得られる８ビットデータは１８６通り
存在するが、データ以外に、ＩＮＶとして、８ビットデ
ータをＮＲＺＩ変換した後、記録信号が反転する“１”
か、反転しない“０”か、１ビットで示したデータを、
更にＤＳＶとして、５種類のＤＳＶ０，±２，±４を、
いずれも２の補数で表示し、全ての４ビットデータに共
通する最下位ビット“０”を除く上位３ビットを、例え
ば、ＤＳＶ−２は１１１とし、ＤＳＶ−４は１１０とし
て、８ビットデータの上位側に結合させて、テーブル内
に格納してある。
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】ここで、誤り訂正処理回路１２から得られ
る７ビットデータは、まず初段のＤフリップフロップ回
路（以下ＤＦＦ）１５を経て変換ＲＯＭ１４に送り込ま
れる。そして変換ＲＯＭ１４内に格納された表１〜表４
に示す主副いずれか一方の変換テーブルに従って８＋４
ビットデータに変換された後、ＭＳＢ１ビットはインバ
ース（以下ＩＮＶ）としてスタートビット演算回路１６
へ、その後３ビットはＤＳＶとしてＤＳＶ積算回路１７
へ、ＬＳＢ８ビットはチャンネルビットとして並／直列
変換回路（以下ＰＳ）１８へ送られる。スタートビット
演算回路１６は、現在の８ビットのチャンネルビットに
対するスタートビットとＩＮＶをＭＯＤ２加算し、次の
８ビットのチャンネルビットに対するスタートビットを
計算し、それが“０”の時は、次の変換ＲＯＭ１４の選
択は、ＤＳＶの積算値が負の時は主変換テーブル、零ま
たは正の時は副変換テーブルとし、それが“１”の時
は、次の変換ＲＯＭの選択は、ＤＳＶの積算値が零また
は正の時は主変換テーブル、負の時は副変換テーブルと
する。また、ＤＳＶ積算回路１７は、２の補数表示され
た３ビットのＤＳＶを積算してゆくが、スタートビット
が“０”の時はＤＳＶをそのまま積算し、ＤＳＶが
“１”の時は、ＤＳＶを負号反転した後、積算すること
により、正確なＤＳＶを計算する。Ｐ／Ｓ１８の出力は
ＮＲＺＩ変換回路１９を経て記録符号として出力する。
このように、スタートビットを計算しながらＤＳＶの計
算をし、表１〜表４の中の主副テーブルのうち適当なテ
ーブルを選択することにより、ＤＳＶ積算値を０に収束
することができる。
る７ビットデータは、まず初段のＤフリップフロップ回
路（以下ＤＦＦ）１５を経て変換ＲＯＭ１４に送り込ま
れる。そして変換ＲＯＭ１４内に格納された表１〜表４
に示す主副いずれか一方の変換テーブルに従って８＋４
ビットデータに変換された後、ＭＳＢ１ビットはインバ
ース（以下ＩＮＶ）としてスタートビット演算回路１６
へ、その後３ビットはＤＳＶとしてＤＳＶ積算回路１７
へ、ＬＳＢ８ビットはチャンネルビットとして並／直列
変換回路（以下ＰＳ）１８へ送られる。スタートビット
演算回路１６は、現在の８ビットのチャンネルビットに
対するスタートビットとＩＮＶをＭＯＤ２加算し、次の
８ビットのチャンネルビットに対するスタートビットを
計算し、それが“０”の時は、次の変換ＲＯＭ１４の選
択は、ＤＳＶの積算値が負の時は主変換テーブル、零ま
たは正の時は副変換テーブルとし、それが“１”の時
は、次の変換ＲＯＭの選択は、ＤＳＶの積算値が零また
は正の時は主変換テーブル、負の時は副変換テーブルと
する。また、ＤＳＶ積算回路１７は、２の補数表示され
た３ビットのＤＳＶを積算してゆくが、スタートビット
が“０”の時はＤＳＶをそのまま積算し、ＤＳＶが
“１”の時は、ＤＳＶを負号反転した後、積算すること
により、正確なＤＳＶを計算する。Ｐ／Ｓ１８の出力は
ＮＲＺＩ変換回路１９を経て記録符号として出力する。
このように、スタートビットを計算しながらＤＳＶの計
算をし、表１〜表４の中の主副テーブルのうち適当なテ
ーブルを選択することにより、ＤＳＶ積算値を０に収束
することができる。
【００２１】こうして、次々と送られてくる７ビットデ
ータは、ＤＳＶ積算値を零に収束される方向で符号変換
されて行くわけであるが、６ビットデータのビット間隔
Ｔに対し、８ビットデータのビット間隔すなわち最小符
号反転間隔Ｔmin は、６／８Ｔ（＝０．７５Ｔ）で表さ
れる。また、短いほどよい最大符号反転間隔Ｔmax は、
８ビットデータが００１０００００，００００１０００
と続く最悪のケースを想定することで、９個の“０”が
持続する期間＋１、即ち、６０／８・Ｔ（７．５Ｔ）と
なる。また、変換データの直流成分は、±４以内に抑え
ることができる。更に、ＤＰＣＭ（差分パルスコード符
号変調）方式と併用すれば、出現頻度の高い６ビット差
分データほどＤＳＶが零の８ビットデータに変換される
ので、常用域での変換データの直流成分を可及的に抑制
することができる。また、ＮＲＺＩ記録方式を使ってい
るため、データの極性は無視することができ、再生信号
の検出において、パーシャルレスポンス（１，１）を使
い、３値検出により、狭帯域化することが可能である。
ータは、ＤＳＶ積算値を零に収束される方向で符号変換
されて行くわけであるが、６ビットデータのビット間隔
Ｔに対し、８ビットデータのビット間隔すなわち最小符
号反転間隔Ｔmin は、６／８Ｔ（＝０．７５Ｔ）で表さ
れる。また、短いほどよい最大符号反転間隔Ｔmax は、
８ビットデータが００１０００００，００００１０００
と続く最悪のケースを想定することで、９個の“０”が
持続する期間＋１、即ち、６０／８・Ｔ（７．５Ｔ）と
なる。また、変換データの直流成分は、±４以内に抑え
ることができる。更に、ＤＰＣＭ（差分パルスコード符
号変調）方式と併用すれば、出現頻度の高い６ビット差
分データほどＤＳＶが零の８ビットデータに変換される
ので、常用域での変換データの直流成分を可及的に抑制
することができる。また、ＮＲＺＩ記録方式を使ってい
るため、データの極性は無視することができ、再生信号
の検出において、パーシャルレスポンス（１，１）を使
い、３値検出により、狭帯域化することが可能である。
【００２２】なお、オーディオデータではなくビデオデ
ータを処理する際に、例えば１フィールドの画像を２５
５０のブロックに分割し、更に各ブロックをマトリクス
状に６４サンプルの画素に区画し、各画素ごとのビデオ
データを、指定モードに応じた２、３、４または５の量
子化ビット数でもって標本化することがある。その場
合、標本化したビデオデータは、適応型の符号圧縮法を
用いてデータ圧縮され、例えば第０サンプルの画素につ
いては８ビットで量子化し、第１ないし第６３サンプル
の画素については５ビットで量子化し、ブロックとブロ
ックの境界に境界を示す結合ビットを１ビット挿入した
時、１ブロック３２４ビットの量子化が可能であり、本
適用例の６／８符号化器１１による符号処理との相性が
よいＤＰＣＭ方式を提供することができる。
ータを処理する際に、例えば１フィールドの画像を２５
５０のブロックに分割し、更に各ブロックをマトリクス
状に６４サンプルの画素に区画し、各画素ごとのビデオ
データを、指定モードに応じた２、３、４または５の量
子化ビット数でもって標本化することがある。その場
合、標本化したビデオデータは、適応型の符号圧縮法を
用いてデータ圧縮され、例えば第０サンプルの画素につ
いては８ビットで量子化し、第１ないし第６３サンプル
の画素については５ビットで量子化し、ブロックとブロ
ックの境界に境界を示す結合ビットを１ビット挿入した
時、１ブロック３２４ビットの量子化が可能であり、本
適用例の６／８符号化器１１による符号処理との相性が
よいＤＰＣＭ方式を提供することができる。
【００２３】第２図において、本第２の適用例の復号器
２１は、８ビットデータを６ビットデータに復号するも
のであり、上述の６／８符号化器１１と対をなすもので
ある。復号器２１では、再生したデータを、ＮＲＺＩ／
ＮＲＺ変換回路２２、直／並列（Ｓ／Ｐ）変換回路２３
を通し、その後、８ビットデータを７ビットに変換する
変換ＲＯＭを内蔵する８／７変換回路２４にて７ビット
データに変換し、続く誤り訂正回路２５におけるデコー
ドを通じて、ビタビ復号法により誤り訂正を行うことが
できる。
２１は、８ビットデータを６ビットデータに復号するも
のであり、上述の６／８符号化器１１と対をなすもので
ある。復号器２１では、再生したデータを、ＮＲＺＩ／
ＮＲＺ変換回路２２、直／並列（Ｓ／Ｐ）変換回路２３
を通し、その後、８ビットデータを７ビットに変換する
変換ＲＯＭを内蔵する８／７変換回路２４にて７ビット
データに変換し、続く誤り訂正回路２５におけるデコー
ドを通じて、ビタビ復号法により誤り訂正を行うことが
できる。
【００２４】
【発明の効果】以上説明したように本発明は、６ビット
データに対して、畳み込み符号または６／７パンクチャ
ド符号により冗長ビットを付加して７ビットデータと
し、次に、この７ビットデータを、データ個々の直流バ
ランスを示すＤＳＶが零の８ビット平衡符号かＤＳＶが
正の８ビット不平衡符号に変換する主変換テーブルか、
または８ビット平衡符号かＤＳＶが負の８ビット不平衡
符号に変換する副変換テーブルのいずれかを、変換のつ
ど更新されるＤＳＶ積算値が零に収束するよう選択しつ
つ、８ビットデータに符号変換することにより、符号変
換処理に誤り訂正処理を織り混ぜ、６ビットデータを誤
り訂正機能とＤＣフリー特性を有するＲＬＬＣ則を満た
す８ビットデータに変換することができ、符号変換処理
に誤り訂正処理を複合させた分だけ、符号変換処理とは
別個に施される誤り訂正処理の訂正能力負担を軽減する
ことができ、また７／８符号変換では、変換データの直
流成分を±４以内に抑えることができ、しかもビット
“０”が９ビット連続する場合に発生する最大符号反転
間隔を、ビット間隔の７．５倍に抑えることができ、こ
れにより記録最高周波数の抑制が可能であり、さらにま
た１２８個のアドレスを持つ変換ＲＯＭ内に主副一対の
変換テーブルを格納し、これにＤＳＶ積算回路を付加す
ることで、ＲＬＬＣ則を満たす８ビットデータが得られ
るので、小規模ＲＯＭの特徴を生かしたＰＬＡ化と回路
全体の構成の簡単化を図ることができ、更に、ＤＰＣＭ
（差分パルスコード符号変調）方式と併用すれば、出現
頻度の高い６ビット差分データほどＤＳＶが零の８ビッ
トデータに変換されるので、常用域での変換データを直
流成分を可及的に抑制することができ、また、ＮＲＺＩ
記録方式を使っているため、データの極性は無視するこ
とができ、再生信号の検出において、パーシャルレスポ
ンス（１，１）を使い、３値検出により、狭帯域化する
ことが可能である等の優れた効果を有する。
データに対して、畳み込み符号または６／７パンクチャ
ド符号により冗長ビットを付加して７ビットデータと
し、次に、この７ビットデータを、データ個々の直流バ
ランスを示すＤＳＶが零の８ビット平衡符号かＤＳＶが
正の８ビット不平衡符号に変換する主変換テーブルか、
または８ビット平衡符号かＤＳＶが負の８ビット不平衡
符号に変換する副変換テーブルのいずれかを、変換のつ
ど更新されるＤＳＶ積算値が零に収束するよう選択しつ
つ、８ビットデータに符号変換することにより、符号変
換処理に誤り訂正処理を織り混ぜ、６ビットデータを誤
り訂正機能とＤＣフリー特性を有するＲＬＬＣ則を満た
す８ビットデータに変換することができ、符号変換処理
に誤り訂正処理を複合させた分だけ、符号変換処理とは
別個に施される誤り訂正処理の訂正能力負担を軽減する
ことができ、また７／８符号変換では、変換データの直
流成分を±４以内に抑えることができ、しかもビット
“０”が９ビット連続する場合に発生する最大符号反転
間隔を、ビット間隔の７．５倍に抑えることができ、こ
れにより記録最高周波数の抑制が可能であり、さらにま
た１２８個のアドレスを持つ変換ＲＯＭ内に主副一対の
変換テーブルを格納し、これにＤＳＶ積算回路を付加す
ることで、ＲＬＬＣ則を満たす８ビットデータが得られ
るので、小規模ＲＯＭの特徴を生かしたＰＬＡ化と回路
全体の構成の簡単化を図ることができ、更に、ＤＰＣＭ
（差分パルスコード符号変調）方式と併用すれば、出現
頻度の高い６ビット差分データほどＤＳＶが零の８ビッ
トデータに変換されるので、常用域での変換データを直
流成分を可及的に抑制することができ、また、ＮＲＺＩ
記録方式を使っているため、データの極性は無視するこ
とができ、再生信号の検出において、パーシャルレスポ
ンス（１，１）を使い、３値検出により、狭帯域化する
ことが可能である等の優れた効果を有する。
【図１】本発明の一実施例を適用した６／８符号器の一
例を示すブロック図である。
例を示すブロック図である。
【図２】本発明の一実施例を適用した復号器の一例を示
すブロック図である。
すブロック図である。
【図３】図１の中の誤り訂正処理回路に使用される畳み
込み符号器の一例を示すブロック図である。
込み符号器の一例を示すブロック図である。
１１ ６／８符号器 １２ 誤り訂正処理回路 １３ ７／８変換回路 １４ 変換ＲＯＭ １５ Ｄフリップフロップ（ＤＦＦ） １６ スタートビット演算回路 １７ ＤＳＶ演算回路 １８ 並／直列変換回路（Ｐ／Ｓ） １９ ＮＲＺＩ変換回路 ２１ 復号器 ２２ ＮＲＺＩ／ＮＲＺ変換回路 ２３ 直／並列（Ｓ／Ｐ）変換回路 ２４ ８／７変換回路 ２５ 誤り訂正処理回路 ３１〜３７ シフトレジスタ（Ｄ）
Claims (1)
- 【特許請求の範囲】 【請求項１】 ６ビットデータに対して畳み込み符号に
よる誤り訂正用冗長度を含んだ７ビットデータを生成
し、次に前記７ビットデータをデータ個々の直流バラン
スを示すデジタルサムバリウが０の８ビット平衡符号か
または前記デジタルサムバリウが正の８ビット不平衡符
号かに変換するＲＯＭに格納された主変換テーブルかま
たは前記８ビット平衡符号が前記デジタルサムバリウが
負の８ビット不平衡符号に変換する前記ＲＯＭに格納さ
れた副変換テーブルのいずれかを変換の都度更新される
前記デジタルサムバリウ積算値が０に収束するよう選択
しつつ、８ビットデータに符号変換し、その後ＮＲＺＩ
変換して記録データとすることを特徴とする符号変換方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60291A JPH0536213A (ja) | 1991-01-08 | 1991-01-08 | 符号変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60291A JPH0536213A (ja) | 1991-01-08 | 1991-01-08 | 符号変換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536213A true JPH0536213A (ja) | 1993-02-12 |
Family
ID=11478284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60291A Pending JPH0536213A (ja) | 1991-01-08 | 1991-01-08 | 符号変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536213A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6324138B1 (en) | 1996-10-11 | 2001-11-27 | Sanyo Electric Co., Ltd. | Digital disk recording and reproduction apparatus |
| KR100617770B1 (ko) * | 2003-12-24 | 2006-08-28 | 삼성전자주식회사 | 채널 부호화 장치 및 방법 |
| US7284185B2 (en) | 2004-10-08 | 2007-10-16 | Telefonaktiebolaget Lm Ericsson (Publ) | Puncturing/depuncturing using compressed differential puncturing pattern |
-
1991
- 1991-01-08 JP JP60291A patent/JPH0536213A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6324138B1 (en) | 1996-10-11 | 2001-11-27 | Sanyo Electric Co., Ltd. | Digital disk recording and reproduction apparatus |
| KR100617770B1 (ko) * | 2003-12-24 | 2006-08-28 | 삼성전자주식회사 | 채널 부호화 장치 및 방법 |
| US7284185B2 (en) | 2004-10-08 | 2007-10-16 | Telefonaktiebolaget Lm Ericsson (Publ) | Puncturing/depuncturing using compressed differential puncturing pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2809306B2 (ja) | チヤネルエンコーダ | |
| JPS6367268B2 (ja) | ||
| JPH0544206B2 (ja) | ||
| EP0718843A1 (en) | Signal modulation method, signal modulator, signal demodulation method and signal demodulator | |
| JP2001266498A (ja) | データ再生装置及びデータ再生方法、並びに、データ記録再生装置及びデータ記録再生方法 | |
| JP2994265B2 (ja) | Ｒｌｌコードデータのための符号化及び復号化装置 | |
| KR100189906B1 (ko) | 비터비 복호화방법 및 그 회로 | |
| JPH0536213A (ja) | 符号変換方式 | |
| JP3127655B2 (ja) | 変調装置及び復調装置 | |
| JPH0664862B2 (ja) | デイジタル画像記録再生装置 | |
| US5969651A (en) | Signal modulating method, signal modulating apparatus, signal demodulating method and signal demodulating apparatus | |
| JP2636902B2 (ja) | ９／１０ｎｒｚｉ符号変換方法 | |
| JP2700333B2 (ja) | ７／８ｎｒｚｉ符号変換方法 | |
| JPH0480576B2 (ja) | ||
| JP4095440B2 (ja) | 情報の符号化のための装置及び方法、その符号化された情報を復号するための装置及び方法、変調信号及び記録媒体の製造方法 | |
| JP2978181B2 (ja) | Ｎｔｍ変調方式 | |
| JPH11154873A (ja) | 符号化回路、符号化方法、ディジタル信号伝送装置およびディジタル磁気記録装置 | |
| US20030227397A1 (en) | Data coding for data storage systems | |
| JPS63126322A (ja) | 符号器 | |
| JP3521487B2 (ja) | 信号処理装置 | |
| JP2573067B2 (ja) | 情報変換装置 | |
| GB2304260A (en) | Apparatus for encoding and decoding for run length limited code data using two stages | |
| JPH07123214B2 (ja) | Ｄ／ａ変換装置 | |
| JPH1131978A (ja) | 復号化装置とその方法、および、データ再生装置 | |
| JPH0813139B2 (ja) | 符号化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001024 |