DE19629743A1 - Apparat zur Codierung und Decodierung für Codedaten mit begrenzter Lauflänge - Google Patents
Apparat zur Codierung und Decodierung für Codedaten mit begrenzter LauflängeInfo
- Publication number
- DE19629743A1 DE19629743A1 DE19629743A DE19629743A DE19629743A1 DE 19629743 A1 DE19629743 A1 DE 19629743A1 DE 19629743 A DE19629743 A DE 19629743A DE 19629743 A DE19629743 A DE 19629743A DE 19629743 A1 DE19629743 A1 DE 19629743A1
- Authority
- DE
- Germany
- Prior art keywords
- code data
- bit
- rll
- bits
- coding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/14—Conversion to or from non-weighted codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Description
Die vorliegende Erfindung bezieht sich auf einen Apparat zum
Codieren und zum Decodieren von Codedaten mit begrenzter Lauf
länge (RLL) und besonders auf einen Codier- und Decodierapparat
für das Modulieren von Eingabedaten durch Codieren der Eingabe
daten auf Codedaten mit einer begrenzten Lauflänge (RLL) und
durch Decodieren der modulierten RLL-Codedaten, durch die die
Übertragungslauflänge entsprechend der Minimumlauflängen
bedingung gekürzt ist, so daß die für die Codierung und Deco
dierung der RLL-Codedaten erforderliche Speichergröße reduziert
werden kann.
In gewöhnlichen Apparaten wird das Senden/Empfangen von
Video- und Audiosignalen durchgeführt durch Umwandeln der Video-
und Audiosignale, Quellcodieren oder Kanalcodieren der umgewan
delten Signale, Übertragen der codierten Signale und Speichern
der codierten Signale auf einem magnetischen Medium oder einem
optischen Medium, und dann Wiedergabe der übertragenen oder
gespeicherten Signale mittels Quelldecodierung oder Kanaldeco
dierung.
Quellcodieren ist ein Verfahren zur Komprimierung der Größe
der Quelldaten durch Entfernen der Redundanz der Quelldaten,
aber Kanalcodieren ist ein Verfahren zur Verbesserung der
Robustheit des Systems bezüglich Fehlerhaftigkeit im Kanal durch
Hinzufügen von Redundanz zu den Daten. Solch eine Kanalcodierung
wird auch als Modulation bezeichnet.
Bei dem Verfahren der Kanalcodierung erfüllen die durch ein
RLL-Codierverfahren codierten Daten (im Folgenden als "RLL-
codierte Daten" bezeichnet) eine (d,k,m,n)-Bedingung. Hier
bedeutet d die minimale Länge der laufenden 0 (im Folgenden als
Minimumlauflänge bezeichnet), k die maximale Länge der laufen
den 0 (im Folgenden als Maximumlauflänge bezeichnet), m die Bit
anzahl der in den Codierer eingegebenen Daten (im Folgenden als
"Bitanzahl der Eingabedaten" bezeichnet) und n die Bitanzahl der
modulierten Übertragungscodedaten (im Folgenden als "Bitanzahl
des Übertragungscodes" bezeichnet).
Solche RLL-codierten Daten werden auch als "(d,k)-begrenzte
RLL-codierte Daten" bezeichnet, weil ihre laufende Nullanzahl
begrenzt ist auf nicht weniger als d und nicht mehr als k.
Ein Codierer zum Modulieren von eingegebenen m Bit Daten in
n-Bit-RLL-Daten, die die Bedingung (d,k,m,n) erfüllen, und ein
Decodierer für das Demodulieren der übertragenen Codedaten
benutzen allgemein ein ROM, das sich als Tabelle darstellt.
Die Codiereffizienz wird gewöhnlich ausgedrückt als m/n, und
wenn die Werte von m und n größer werden, wird die Effizienz bei
derselben Bedingung (d,k) größer. Das beruht darauf, daß die
Arten der möglicherweise vorkommenden Codes mit der Rate einer
Zweierpotenz anwachsen und die Anzahl der Codes, die die (d,k)-
Bedingung erfüllen, relativ anwachsen, wenn m und n anwachsen.
Wenn aber die Werte von m und n der RLL-Codedaten anwachsen,
dann wächst die Tabellengröße des Decodierers mit der Rate einer
Zweierpotenz. D.h., daß die Tabellengröße doppelt so stark
wächst wie die Wortlänge n der Übertragungscodedaten Bit für Bit
anwächst, die in den Decodierer eingegeben werden.
Im Fall eines Codierers ist die Darstellung seines Speichers
gewöhnlich kompliziert, weil die Bitanzahl der von der Tabelle
ausgegebenen Daten linear zu n zu vergrößern ist.
Z.B. verlangt im Fall der Umwandlung von eingegebenen 8-Bit-
Daten in 16-Bit-Kanaldaten die Speichergröße einer für den
Codierer benutzten Tabelle mindestens 2⁸×16 Bit, und die Spei
chergröße einer für den Decodierer benutzten Tabelle mindestens
2¹⁶×8 Bit.
Ein Ziel der vorliegenden Erfindung ist es, einen Decodier
apparat zum Decodieren von RLL-codierten Daten vorzusehen, der
einen Vordecodiercode zum Verkürzen der Wortlänge von Übertra
gungscodedaten entsprechend einer minimalen Lauflängenbedingung
vor der eigentlichen Decodierung des Übertragungscodes benutzt,
so daß die zum Decodieren von RLL-Codedaten erforderliche Spei
chergröße reduziert werden kann.
Ein anderes Ziel der vorliegenden Erfindung ist es, einen
Codierapparat zum Codieren von RLL-Codedaten vor zusehen, der
einen Nachcodiercode zum Verkürzen der Wortlänge von Eingabe
daten im Vergleich zu Übertragungscodedaten entsprechend einer
minimalen Lauflängenbedingung vor der eigentlichen Codierung der
Eingabedaten benutzt, so daß die zum Codieren von RLL-Codedaten
erforderliche Speichergröße reduziert werden kann.
Um die obigen Ziele zu erreichen, enthält ein Decodierapparat
nach der vorliegenden Erfindung für lauflängenbegrenzte
(RLL-)Codedaten, die eine (d,k,m,n)-Bedingung erfüllen, in der d
eine minimale Lauflänge, k eine maximale Lauflänge, m die Bit
zahl der eingegebenen Codedaten und n die Bitzahl der Übertra
gungscodedaten ist:
Vordecodiereinrichtung für das Decodieren eingegebener, paralleler n-Bit-Übertragungscodedaten in r-Bit-Codedaten nach der minimalen Lauflängenbedingung, in der r nicht kleiner als das m und kleiner als das n ist; und Decodiereinrichtung für das Decodieren der r-Bit-codierten Daten in m-Bit-Codedaten.
Vordecodiereinrichtung für das Decodieren eingegebener, paralleler n-Bit-Übertragungscodedaten in r-Bit-Codedaten nach der minimalen Lauflängenbedingung, in der r nicht kleiner als das m und kleiner als das n ist; und Decodiereinrichtung für das Decodieren der r-Bit-codierten Daten in m-Bit-Codedaten.
Um ein anderes Ziel zu erreichen, enthält ein Codierapparat
nach der vorliegenden Erfindung für lauflängenbegrenzte Codeda
ten, die eine (d,k,m,n)-Bedingung erfüllen, in der d die mini
male Lauflänge, k die maximale Lauflänge, m die Bitzahl der ein
gegebenen Codedaten und n die Bitzahl eines Übertragungscode
ist:
Codiereinrichtung für das Codieren eingegebener, paralleler
m-Bit-Codedaten in r-Bit-Codedaten, in der r nicht kleiner als m
und kleiner als n ist; und
Nachcodiereinrichtung für das Codieren der codierten r-Bit- Codedaten in einen n-Bit-Übertragungscode nach der minimalen Lauflängenbedingung.
Nachcodiereinrichtung für das Codieren der codierten r-Bit- Codedaten in einen n-Bit-Übertragungscode nach der minimalen Lauflängenbedingung.
Die obigen Ziele und Vorteile der vorliegenden Erfindung wer
den deutlicher durch die genaue Beschreibung ihrer bevorzugten
Ausführungsformen mit Bezug auf die angefügten Zeichnungen, in
denen:
Fig. 1 ein Blockdiagramm eines Decodierapparats nach der vor
liegenden Erfindung für RLL-Codedaten ist;
Fig. 2 ein Blockdiagramm des Decodierapparats für
(2,12,8,15)-Codedaten ist, als eine Ausführungsform nach der
vorliegenden Erfindung;
Fig. 3 ein detailliertes Schaltkreisdiagramm des in Fig. 2
gezeigten 3-zu-2-Abbildners ist;
Fig. 4 ein Blockdiagramm des Decodierapparats für EEM-Code
daten ist, als eine andere Ausführungsform nach der vorliegenden
Erfindung;
Fig. 5 ein Blockdiagramm des Decodierapparats für
(2,10,8,16)-Codedaten ist, als eine noch, andere Ausführungsform
nach der vorliegenden Erfindung;
Fig. 6 ein detailliertes Schaltkreisdiagramm des in Fig. 4
gezeigten 5-zu-3-Abbildners ist;
Fig. 7 ein Blockdiagramm eines Codierapparast für RLL-Code
daten nach der vorliegenden Erfindung ist;
Fig. 8 ein Blockdiagramm des Codierapparats für (2,12,8,15)-
Codedaten ist, als eine Ausführungsform nach der vorliegenden
Erfindung; und
Fig. 9 ein detailliertes Schaltkreisdiagramm des in Fig. 8
gezeigten 2-zu-3-Abbildners ist.
Zunächst wird unten die Charakteristik eines Vordecodierers
nach der vorliegenden Erfindung zur Reduzierung der Bitzahl von
eingegebenen Übertragungscodedaten nach der minimalen Lauflän
genbedingung beschrieben.
(d,k)-begrenzte RLL-Codedaten sollten keine Anzahl von 0-Bit
von weniger als d und mehr als k zwischen zwei benachbarten
1-Bit haben.
Die minimale Lauflängenbedingung d wird nur in der vorliegen
den Erfindung betrachtet, und die Wortlänge der Eingabedaten
kann in einem solchen Verhältnis durch Benutzung von Abbildnern
reduziert werden, wie in Tabelle 1 gezeigt.
Das ergibt sich daraus, daß mindestens die Anzahl d der 0-Bit
zwischen zwei benachbarten 1-Bit liegen muß und die Anzahl der
Vorkommnisse von Daten, die die (d,k)-Bedingung erfüllen,
begrenzt ist, wenn ein Bit-Intervall ausgewählt wird.
Im Fall von 3-Bit-Datenfolgen bei d = 2 können alle Arten von
Daten nicht erzeugt werden, außer den vier Arten "000", "001",
"010" und "100", weil jene die minimale Lauflängenbedingung d
nicht erfüllen. Wenn d = 2 ist, benutzt der Decodierapparat für
die RLL-Codedaten einen Vordecodierer zur Aufteilung der Einga
bedaten in Einheiten von 3 Bit, indem er die 3-Bit-Daten in
2-Bit-Daten umwandelt, d. h. "000" zu "00", "001" zu "01", "010"
zu "10" und "100" zu "11", und die 2-Bit-Daten decodiert, und
benutzt eine Tabelle zum Decodieren der Ausgabe des Vordecodie
rers in die originalen m-Bit-Daten, so daß die Größe der für den
Decodierapparat benutzten Tabelle reduziert werden kann.
Ein Umwandlungsverhältnis des Vordecodierers wird durch die
minimale Lauflängenbedingung (d) bestimmt. Tabelle 1 zeigt die
effizienteste Abbildungsbedingung, während die d-Bedingung
erfüllt wird. Hier wird die Effizienz des Vordecodierers größer,
wenn der Wert von d größer wird, weil die Arten von Daten, die
auftreten können, reduziert werden, wenn der Wert von d größer
wird.
Darüber hinaus muß der Vordecodierer vereinfacht werden, weil
der Vordecodierer eine Einrichtung zur Reduzierung der Größe der
Tabelle ist. Weil der Komplexität des Vordecodierers unmittelbar
von der eingegebenen Bitzahl des Vordecodierers betroffen ist,
ist es besser, einen Abbildner zu benutzen, der ein großes
Reduktionsverhältnis hat, während die eingegebene Bitzahl so
klein wie möglich ist. Tabelle 1 ist nach diesem Gesichtspunkt
gestaltet.
Tabelle 1 zeigt nämlich die Eingabewortlänge n von Abbild
nern, die die eingegebene Bitzahl wirkungsvoll reduzieren kön
nen, ihre Ausgabewortlänge j und das Verhältnis der Ausgabe
wortlänge j zur Eingabewortlänge i.
Die Wortlänge des Übertragungscode kann durch Auswahl von
Abbildnern mit minimaler Lauflänge von nicht mehr als d unter
den in Tabelle 1 beschriebenen Abbildnern entsprechend einer
vorbestimmten, minimalen Lauflänge d der Übertragungscodedaten
gekürzt werden. Wenn z. B. d = 4 ist, kann ein Abbildner mit
solch einem Verhältnis wie 6-zu-3, 5-zu-3, 3-zu-2 oder 4-zu-3
benutzt werden. Und die Kombination von Abbildnern, die so
einfach wie möglich gestaltet sind, ist effizienter, um die
Wortlänge der Übertragungscodedaten zu reduzieren.
Die bevorzugten Ausführungsformen des Decodier- und des
Codierapparats für die RLL-Codedaten nach der vorliegenden
Erfindung werden unten beschrieben.
Fig. 1 ist ein Blockdiagramm des Decodierapparats für die
RLL-Codedaten nach der vorliegenden Erfindung. Der in Fig. 1
beschriebene Seriell-Parallel-Wandler (im Folgenden als S/P-
Wandler bezeichnet) 10 wandelt serielle n-Bit-RLL-Codedaten in
parallele n-Bit-RLL-Codedaten um. Ein Detektor zum Erkennen
einer Signal folge der von einem Kanal übertragenen oder von
einem Aufzeichnungsmedium wiedergegebenen Daten kann am Eingang
des S/P-Wandlers 10 positioniert werden. Darüber hinaus kann
auch ein NRA-Wandler (NRA = Non Return to Zero) zum Umwandeln
von NRZI-Daten in ihre originalen NRA-Daten am Eingang des S/P-
Wandlers 10 in Systemen positioniert werden, für die Durchfüh
rung einer Aufzeichnungsoperation im Zustand einer Pulsbreiten
modulation durch ein NRZI (= Non Return to Zero inverted)
Der Vordecodierer 20, der durch eine Kombination von solchen
effizientesten Abbildnern nach der minimalen Lauflängenbedin
gung, wie in Tabelle 1 beschrieben, gestaltet ist, wandelt die
parallelen n-Bit-Übertragungscodedaten in parallele r-Bit-Code
daten um, wobei r kleiner als n ist (im Folgenden als r-Bit-
Daten bezeichnet).
Die Tabelle 30 (im Folgenden als LUT (Look-up-table) bezeich
net), deren Bitgröße 2r×m Bit ist, empfängt die parallelen r-Bit-
Daten, decodiert sie zu m-Bit-Daten für die Ausgabe, deren Bit
zahl dieselbe ist wie die ihrer originalen Eingabedaten.
Fig. 2 ist, als eine Ausführungsform des Decodierapparats
nach der vorliegenden Erfindung, ein Blockdiagramm für
(2,12,8,15)-Codedaten. In Fig. 2 wandelt der S/P-Wandler 10
codierte, serielle 15-Bit-Übertragungscodedaten in parallele 15-
Bit-Übertragungscodedaten um.
Der Vordecodierer 20 überträgt die parallelen 15-Bit-Übertra
gungscodedaten in 10-Bit-Codedaten unter Benutzung von fünf
3-zu-2-Abbildnern 21 bis 25. Hier ist der Vordecodierer durch
eine Kombination von Abbildern gestaltet, damit so die Ausgabe
wortlänge j eines jeden Abbildners minimiert wird, und die Summe
der Eingabewortlängen i jedes Abbildners so dicht wie möglich
bei der Bitzahl n der Übertragungscodedaten liegt, d. h. gleich
oder kleiner als n ist.
Falls die Summe der Eingabewortlängen i eines jeden Abbild
ners, die den Vordecodierer bilden, kleiner als n ist, werden
die restlichen, nicht dem Vordecodierer 20 zugeführten Bit
direkt zu der LUT 30 übertragen.
Darüber hinaus ist unter der Bedingung desselben Reduktions
verhältnisses der Abbildner mit der kleineren Eingabewortlänge i
effizienter bei der Reduktion der Hardware-Größe des Vordecodie
rers. D.h., der Wert der Eingabewortlänge i ist ein Parameter,
der die Größe des Schaltkreises bestimmt, welcher den Vordeco
dierer bildet. Mit anderen Worten, wenn das Reduktionsverhältnis
daßelbe ist, dann wird die Schaltkreisgröße des Abbildners um
so kleiner, je kleiner die Eingabewortlänge 1 des Abbildners
wird.
Der als ein anderes Beispiel in Fig. 2 gezeigten Vordecodie
er kann durch zwei 6-zu-4-Abbildner oder vier 3-zu-2-Abbildner
gestaltet werden, aber der Schaltkreis, der durch 6-zu-4-Abbild
ner gestaltet wird, ist komplizierter als der, welcher durch
3-zu-2-Abbildner gestaltet wird.
Die LUT 30 empfängt fünf 2-Bit-Codedaten, die von den fünf
3-zu-2-Abbildnern 21 bis 25 ausgegeben werden, und decodiert die
fünf 2-Bit-Codedaten in 10-Bit-Codedaten für die Ausgabe.
Die Wortlänge des Übertragungscode der (2,12,8,15)-Codedaten
ist fünfzehn. Wenn die 5-Bit-Daten unter Benutzung einer LUT
decodiert werden, ist bei konventioneller Decodierung die für
die Decodierung erforderliche Speichergröße der LUT 2¹⁵×8 Bit.
Weil in der vorliegenden Erfindung die Wortlänge der in die LUT
30 über die fünf, in Tabelle 1 beschriebenen 3-zu-2-Abbildner 21
bis 25 Eingabedaten 10 Bit beträgt, was ein gegenüber dem Stand
der Technik um 5 Bit reduzierter Wert ist, ist die Größe der LUT
auf 1/32 bezüglich des Stands der Technik reduziert.
Fig. 3 ist ein detailliertes Schaltkreisdiagramm eines der in
Fig. 2 beschriebenen 3-zu-2-Abbildner. Der 3-zu-2-Abbildner in
Fig. 3, als Ausführungsform nach der vorliegenden Erfindung, ist
durch einen einfachen Logikschaltkreis unter Benutzung von zwei
ODER-Gattern G1 und G2 gebildet. Wenn aber die Abbildungsbedin
gung verändert wird, kann ihr Schaltkreis verändert sein, und
der 3-zu-2-Abbildner kann ebenso als eine Tabelle gestaltet
werden.
Nach Fig. 3 summiert das ODER-Gatter G1 logisch das höchst
wertige Bit (MSB, most significant bit) und das zweithöchstwer
tige Bit aus dem 3-Bit-Code, der aus dem n-Bit-Übertragungscode
herausgetrennt ist, und gibt sein Ergebnis als das Bit höchster
Wertigkeit aus (MSB).
Das ODER-Gatter G2 summiert logisch das höchstwertige Bit
(MSB) und das niedrigstwertige Bit (LSB, least significant bit)
aus dem 3-Bit-Code, der aus dem n-Bit-Übertragungscode herausge
trennt ist, und gibt sein Ergebnis als das Bit niedrigster
Wertigkeit aus (LSB).
Tabelle 2 zeigt die Code-Abbildung des in Fig. 3 beschrie
benen 3-zu-2-Abbildners.
Fig. 4 ist ein Blockdiagramm des Decodierapparats für einen
EFM-Code als eine andere Ausführungsform nach der vorliegenden
Erfindung, in der dieselben Bezugszeichen, wie in Fig. 2
gezeigt, jeder Einheit gegeben werden, welche dieselbe Gestal
tung wie die jeder in Fig. 2 gezeigten Einheit hat.
EFM-(acht-zu-vierzehn-Modulations)-Code, der in einer CD
(compact disc) benutzt wird, hat die Bedingungen d=2, k=10, m=8
und n=14, was auch als der (2,10)-Code bezeichnet wird.
Der S/P-Wandler 10 wandelt den codierten, seriellen 14-Bit-
Übertragungscode in einen parallelen 14-Bit-Übertragungscode um.
Der Vordecodierer 20 wandelt nur 12 Bit von 14 Bit des vom
S/P-Wandler 10 ausgegebenen, parallelen Übertragungscode durch
die vier 3-zu-2-Abbildner 21 bis 24 in 8-Bit-Code um, und über
trägt den restlichen 2-Bit-Übertragungscode direkt zur LUT 30
ohne Durchlaufen eines Abbildners.
Die LUT 30 empfängt die von dem Vordecodierer 20 ausgegebenen
8-Bit-Codedaten und die von dem S/P-Wandler 10 direkt und ohne
Durchlaufen des Vordecodierers 20 ausgegebenen 2-Bit-Daten, und
gibt dann die decodierten, originalen 8-Bit-Daten aus.
Hier ist die Wortlänge des Übertragungscode für EFM 14 Bit.
Wenn 14-Bit-Daten unter Benutzung der LUT ohne einen Vordeco
dierer, sondern nach dem Stand der Technik decodiert werden, ist
eine Speichergröße von 2¹⁴×8 Bit erforderlich. Aber nach der vor
liegenden Erfindung kann die Größe der LUT auf 1/16 reduziert
werden, weil die Eingabewortlänge der LUT 30 unter Benutzung der
mehrfachen 3-zu-2-Abbildner 21 bis 24 um 4 Bit bezüglich des
Stand der Technik auf 10 Bit reduziert wird.
Als eine andere Ausführungsform des Decodierapparats nach der
vorliegenden Erfindung ist Fig. 5 ein Blockdiagramm des Deco
dierapparats für (2,10,8,16)-Codedaten, in der dieselben Bezugs
zeichen, wie in Fig. 2 gezeigt, jeder Einheit gegeben werden,
welche dieselbe Gestaltung wie die jeder in Fig. 2 gezeigten
Einheit hat.
Nach Fig. 5 wandelt der S/P-Wandler 10 die codierten, seriel
len 16-Bit-Übertragungscodedaten in parallele 16-Bit-Übertra
gungscodedaten um.
Der Vordecodierer 20 wandelt nur 14 Bit von 16 Bit der von
dem S/P-Wandler ausgegebenen, parallelen Übertragungscodedaten
in 9-Bit-Codedaten unter Benutzung der drei 3-zu-2-Abbildner 21
bis 23 und des einen 5-zu-3-Abbildners 27 um, und überträgt die
restlichen 2-Bit-Übertragungscodedaten zur LUT 30 direkt und
ohne einen Abbildner zu durchlaufen.
Die LUT 30 empfängt die von dem Vordecodierer 20 ausgegebenen
9-Bit-Codedaten und die von dem S/P-Wandler 10 ausgegebenen 2-
Bit-Übertragungscodedaten direkt und ohne Durchlaufen des Vorde
codierers 20, und gibt dann die decodierten Daten von original 8
Bit aus.
Hier ist die Wortlänge des Übertragungscode für einen
(2,12,8,16)-Code 16 Bit. Wenn 16-Bit-Daten unter Benutzung der
LUT ohne einen Vordecodierer, sondern nach dem Stand der Technik
decodiert werden, ist eine Speichergröße von 2¹⁶×8 Bit erforder
lich. Aber nach der vorliegenden Erfindung kann die Größe der
LUT auf 1/32 reduziert werden, weil die Eingabewortlänge der LUT
30 unter Benutzung der mehrfachen Abbildner 21 bis 23 und 27 um
5 Bit bezüglich des Stands der Technik auf 11 Bit reduziert
wird.
Fig. 6 ist ein detailliertes Schaltkreisdiagramm des in Fig.
5 gezeigten 5-zu-3-Abbildners, der mit mehrfachen ODER-Gattern
G11 bis G13 gestaltet ist.
Nach Fig. 6 summiert das ODER-Gatter logisch das höchstwer
tige Bit und das zweithöchstwertige Bit der 5-Bit-Übertragungs
codedaten, die von den 16-Bit-Übertragungscodedaten abgetrennt
sind, und gibt dann sein Ergebnis als ein zweithöchstwertiges
Bit der 3-Bit-Codedaten als Ausgabe aus. Das ODER-Gatter G12
summiert logisch das höchstwertige Bit und das zweithöchstwer
tige Bit der 5-Bit-Übertragungscodedaten. Das ODER-Gatter G13
summiert logisch das dritthöchstwertige Bit der 5-Bit-Übertra
gungscodedaten und die Ausgabe des ODER-Gatters G12, und gibt
sein Ergebnis als das höchstwertige Bit der 3-Bit-Codedaten als
Ausgabe aus. Das niedrigstwertige Bit der 5-Bit-Übertragungs
codedaten wird direkt als das niedrigstwertige Bit der 3-Bit-
Codedaten als Ausgabe ausgegeben.
Die Code-Abbildung des in Fig. 6 gezeigten 5-zu-3-Abbildners
wird in der folgenden Tabelle 3 beschrieben.
Das heißt, die Tabellen 2 und 3 zeigen die Code-Abbildungen des
3-zu-2-Abbildners, der bei d=2 benutzt werden kann, bzw. des
5-zu-3-Abbildners, der bei d=3 benutzt werden kann. Hier können
die Abbildner durch einen logischen Schaltkreis gestaltet
werden, wie in Fig. 3 bzw. 6 gezeigt, oder können als eine
derartige Speichertabelle gestaltet werden.
Weil die Anzahl der 0-Bit, die zwischen zwei benachbarten
1-Bit des RLL-Code positioniert sind, begrenzt ist, wie oben
beschrieben, kann nur ein Teil der Code mit der Eingabewortlänge
i des Abbildners benutzt werden, wie in den Tabellen 2 und 3
gezeigt.
Darüber hinaus können die in den Tabellen 1 bis 3 gezeigten
Abbildner in dem Codierer unter umgekehrten Bedingungen benutzt
werden.
Fig. 7 ist ein Blockdiagramm des Codierapparats für die Daten
nach der vorliegenden Erfindung.
Nach Fig. wandelt der S/P-Wandler 110 die eingegebenen,
seriellen m-Bit-Daten in parallele m-Bit-Daten um. Die LUT 120,
deren Bitgröße 2m×r Bit ist, empfängt die parallelen m-Bit-Einga
becodedaten und gibt r-Bit-codierte Daten aus, wobei r größer
als m und kleiner als n ist.
Der Nachcodierer 130 wandelt die codierten r-Bit-Daten in
n-Bit-Kanalcodedaten um, um so die RLL-Bedingung zu erfüllen.
Der P/S-Wandler 140 wandelt die parallelen n-Bit-Kanalcodedaten
in serielle n-Bit-Übertragungscodedaten um und überträgt dann
die seriellen n-Bit-Übertragungsdaten über einen Kanal oder
zeichnet sie auf einem Aufzeichnungsmedium auf.
Obwohl nicht in Fig. 7 beschrieben, kann ein NRZI-Wandler,
ein Entzerrer oder ein Aufzeichnungsverstärker, usw., eben
falls am Ausgang des P/S-Wandlers 140 angeschlossen werden.
Fig. 8 zeigt als eine Ausführungsform des Codierapparats nach
der vorliegenden Erfindung ein Blockdiagramm eines Codierappa
rats für (2,12,8,15)-Codedaten, der unten mit Bezug auf Fig. 9
beschrieben wird.
Nach Fig. 8 wandelt der S/P-Wandler 110 serielle 8-Bit-Code
daten in parallele 8-Bit-Codedaten um und überträgt die paralle
len 8-Bit-Codedaten zur LUT 120.
Die LUT 120 empfängt die parallelen 8-Bit-Daten und gibt 10-
Bit-codierte Daten aus. Unter der Annahme, daß die codierten
RLL-Übertragungsdaten für die Ausgabe "000100010001001" sein
sollen, wenn die in die LUT 120 eingegebenen, parallelen 8-Bit-
Daten, die die Bedingung von (d,k,m,n)= (2,12,8,15) erfüllen,
xxxxxxxx sind, wird die LUT 120 so gestaltet, daß die Ausgabe
der LUT 120 zu "0011100101" von 10 Bit wird, für die Übertragung
in die fünf 2-zu-3-Abbildner 131 bis 135 im Nachcodierer 130 in
Portionen von je 2 Bit, an Stelle von "000100010001001" von 15
Bit für direkte Ausgabe.
Hier ist die Abbildungstabelle der 2-zu-3-Abbildner gestaltet
als die umgekehrte Formation von Tabelle 2, in der jede Eingabe
mit jeder Ausgabe in der Tabelle jeweils vertauscht ist, und der
2-zu-3-Abbildner wird auch durch solch einen einfachen Logik
schaltkreis gebildet, wie in Fig. 9 gezeigt.
Nach Fig. 9 bildet das UND-Gatter G31 das logische Produkt
der beiden Bit der von der LUT 120 ausgegebenen 2-Bit-Daten,
d. h. des höherwertigen und des niederwertigen Bit, und gibt dann
sein Ergebnis als das höchstwertige Bit der 3-Bit-Codedaten als
Ausgabe aus. Das UND-Gatter G33 bildet das logische Produkt der
Ausgabe des Inverters G32 zum Invertieren der Ausgabe des UND-
Gatters G31 und des höherwertigen Bit der von der LUT 120 ausge
gebenen 2-Bit-Daten und gibt dann sein Ergebnis als das zweit
höchstwertige Bit der 3-Bit-Codedaten als Ausgabe aus. Das UND-
Gatter G34 bildet das logische Produkt der Ausgabe des Inverters
G32 und des niederwertigen Bit der von der LUT 120 ausgegebenen
2-Bit-Daten und gibt dann sein Ergebnis als das niedrigstwertige
Bit der 3-Bit-Codedaten als Ausgabe aus.
Ähnlich wie beim Decodierapparat ist der Schaltkreis des
Abbildners im Codierapparat zu verändern, falls das Abbildungs
verfahren des Code verändert wird. Darüber hinaus ist es für
eine in der Technik bewanderte Person offensichtlich, daß die
Abbildner auch durch eine Tabelle statt eines Logikschaltkreises
gestaltet werden können.
Der Nachcodierer 130 codiert die von der LUT 120 übertragenen
10-Bit-Codedaten in solche 15-Bit-Übertragungscodedaten wie
"000100010001001", und überträgt dann die 15-Bit-Codedaten an
den P/S-Wandler 140 für endgültige Ausgabe.
D.h. im obigen Fall, während der Codierapparat nach dem Stand
der Technik eine Tabelle hat, deren Eingabe acht Bit und deren
Ausgabe 15 Bit ist, benutzt der Codierapparat nach der vorlie
genden Erfindung einen aus mehrfachen 2-zu-3-Abbildnern gestal
teten Nachcodierer, die Umkehrungen der 3- zu-2-Abbildner sind,
die eine (d,k,m,n)-Bedingung erfüllen, so daß die Tabelle bei
einer 8-Bit-Eingabe eine 10-Bit-Ausgabe hat, wodurch die Größe
der Tabelle um zwei Drittel verglichen mit der nach dem Stand
der Technik reduziert werden kann.
Die vorliegende Erfindung kann verbreitet für digitale Über
tragungsapparate benutzt werden, besonders für magnetische Auf
zeichnungsapparate und einen optischen Aufzeichnungs-Wiedergabe-
Apparat.
Wie oben beschrieben, kann die vorliegende Erfindung die für
das Codieren und das Decodieren der RLL-Codedaten erforderliche
Speichergröße durch Verkürzen der Codelänge entsprechend der
minimalen Lauflänge reduzieren.
Claims (27)
1. Decodierapparat für lauflängenbegrenzte (RLL-)Codedaten, die
eine (d,k,m,n)-Bedingung erfüllen, in der d eine minimale Lauf
länge, k eine maximale Lauflänge, m die Bitzahl der eingegebenen
Codedaten und n die Bitzahl der Übertragungscodedaten ist, und
der Decodierapparat enthält:
Vordecodiereinrichtung für das Decodieren eingegebener, paralleler n-Bit-Übertragungscodedaten in r-Bit-Codedaten nach der minimalen Lauflängenbedingung, in der das r nicht kleiner als das m und kleiner als das n ist; und
Decodiereinrichtung für das Decodieren der r-Bit-Codedaten in m-Bit-Codedaten.
Vordecodiereinrichtung für das Decodieren eingegebener, paralleler n-Bit-Übertragungscodedaten in r-Bit-Codedaten nach der minimalen Lauflängenbedingung, in der das r nicht kleiner als das m und kleiner als das n ist; und
Decodiereinrichtung für das Decodieren der r-Bit-Codedaten in m-Bit-Codedaten.
2. Decodierapparat für RLL-Codedaten nach Anspruch 1, wobei die
Vordecodiereinrichtung mindestens einen Abbildner enthält, der
eine eingegebene Wortlänge auf eine aus gegebene Wortlänge nach
der minimalen Lauflängenbedingung reduzieren kann, wie in der
folgenden Tabelle 1 gezeigt.
Tabelle 1
3. Decodierapparat für RLL-Codedaten nach Anspruch 2, wobei die
Abbildner durch einen logischen Schaltkreis dargestellt werden.
4. Decodierapparat für RLL-Codedaten nach Anspruch 2, wobei die
Abbildner durch eine Tabelle dargestellt werden.
5. Decodierapparat für RLL-Codedaten nach Anspruch 2, wobei die
Vordecodiereinrichtung durch solch eine Kombination von Abbild
nern dargestellt wird, daß die Summe der ausgegebenen Wortlänge
jedes Abbildners minimiert werden kann.
6. Decodierapparat für RLL-Codedaten nach Anspruch 2, wobei die
Vordecodiereinrichtung durch eine Kombination von Abbildnern
dargestellt wird, die mehr kürzere Eingabewortlängen bei glei
chem Reduktionsverhältnis haben.
7. Decodierapparat für RLL-Codedaten nach Anspruch 1, der ferner
eine Umwandlungseinrichtung um Umwandeln der eingegebenen,
n-Bit-seriellen Übertragungscodedaten in n-Bit-parallele Über
tragungscodedaten enthält, und die umgewandelten Daten an die
Vordecodiereinrichtung überträgt.
8. Decodierapparat für RLL-Codedaten nach Anspruch 1, wobei die
Decodiereinrichtung eine Tabelle mit der Größe 2r×m Bit enthält.
9. Decodierapparat für RLL-Codedaten nach Anspruch 1, wobei der
die (d,k,m,n)-Bedingung erfüllende RLL-Code ein (2,12,8,15)-Code
ist.
10. Decodierapparat für RLL-Codedaten nach Anspruch 9, wobei die
Vordecodiereinrichtung vielfache 3-zu-2-Abbildner enthält.
11. Decodierapparat für RLL-Codedaten nach Anspruch 10, wobei
die Vordecodiereinrichtung die Wortlänge der Übertragungscode
daten von 15 Bit auf 10 Bit reduziert.
12. Decodierapparat für RLL-Codedaten nach Anspruch 1, wobei der
die (d,k,m,n)-Bedingung erfüllende RLL-Code solch ein acht-zu
vierzehn-Modulationscode wie ein (2,10,8,14)-Code ist.
13. Decodierapparat für RLL-Codedaten nach Anspruch 12, wobei
die Vordecodiereinrichtung vielfache 3-zu-2-Abbildner enthält.
14. Decodierapparat für RLL-Codedaten nach Anspruch 13, wobei
die Vordecodiereinrichtung die Wortlänge der Übertragungscode
daten von 14 Bit auf 9 Bit reduziert.
15. Decodierapparat für RLL-Codedaten nach Anspruch 1, wobei der
die (d,k,m,n)-Bedingung erfüllende RLL-Code solch ein acht-zu
vierzehn-Modulationscode wie ein (2,10,8,16)-Code ist.
16. Decodierapparat für RLL-Codedaten nach Anspruch 15, wobei
die Vordecodiereinrichtung durch eine Kombination von vielfachen
3-zu-2-Abbildnern und einem 5-zu-3-Abbildner dargestellt wird.
17. Decodierapparat für RLL-Codedaten nach Anspruch 16, wobei
die Vordecodiereinrichtung die Wortlänge der Übertragungscode
daten von 16 Bit auf 11 Bit reduziert.
18. Codierapparat für lauflängenbegrenzte (RLL-)Codedaten, die
eine (d,k,m,n)-Bedingung erfüllen, in der d eine minimale Lauf
länge, k eine maximale Lauflänge, m die Bitzahl der eingegebenen
Codedaten und n die Bitzahl eines Übertragungscode ist, wobei
der Codierapparat enthält:
Codiereinrichtung für das Codieren eingegebener, paralleler m-Bit-Codedaten in r-Bit-Codedaten, in der r nicht kleiner als das m und kleiner als das n ist; und
Nachcodiereinrichtung für das Codieren der codierten r-Bit- Codedaten in einen n-Bit-Übertragungscode nach der minimalen Lauflängenbedingung.
Codiereinrichtung für das Codieren eingegebener, paralleler m-Bit-Codedaten in r-Bit-Codedaten, in der r nicht kleiner als das m und kleiner als das n ist; und
Nachcodiereinrichtung für das Codieren der codierten r-Bit- Codedaten in einen n-Bit-Übertragungscode nach der minimalen Lauflängenbedingung.
19. Codierapparat für RLL-Codedaten nach Anspruch 18, wobei die
Codiereinrichtung durch eine Tabelle mit der Größe 2m×r Bit
dargestellt wird.
20. Codierapparat für RLL-Codedaten nach Anspruch 18, wobei die
Nachcodiereinrichtung durch mindestens einen Abbildner nach der
minimalen Lauflängenbedingung dargestellt wird, dessen Eingabe
wortlänge bzw. dessen Ausgabewortlänge sich aus den Werten der
Tabelle 1 ergeben, wenn Eingabe und Ausgabe vertauscht werden.
Tabelle 1
21. Codierapparat für RLL-Codedaten nach Anspruch 20, wobei der
Abbildner durch einen logischen Schaltkreis dargestellt wird.
22. Codierapparat für RLL-Codedaten nach Anspruch 20, wobei der
Abbildner durch eine Tabelle dargestellt wird.
23. Codierapparat für RLL-Codedaten nach Anspruch 18, wobei der
die (d,k,m,n)-Bedingung erfüllende RLL-Code ein (2,12,8,15)-Code
ist.
24. Codierapparat für RLL-Codedaten nach Anspruch 18, wobei der
die (d,k,m,n)-Bedingung erfüllende RLL-Code ein (2,10,8,14)-Code
ist.
25. Codierapparat für RLL-Codedaten nach Anspruch 1, wobei der
die (d,k,m,n)-Bedingung erfüllende RLL-Code ein (2,10,8,16)-Code
ist.
26. Codierapparat für RLL-Codedaten nach Anspruch 18, der ferner
enthält:
eine erste Umwandlungseinrichtung zum Umwandeln der eingege benen, m-Bit-seriellen Codedaten in m-Bit-parallele Codedaten und zum anschließenden Übertragen der umgewandelten, parallelen m-Bit-Daten an die Codiereinrichtung; und
eine zweite Umwandlungseinrichtung zum Umwandeln der von der Nachcodiereinrichtung übertragenen, parallelen n-Bit-Übertra gungscodedaten in n-Bit-serielle Übertragungscodedaten.
eine erste Umwandlungseinrichtung zum Umwandeln der eingege benen, m-Bit-seriellen Codedaten in m-Bit-parallele Codedaten und zum anschließenden Übertragen der umgewandelten, parallelen m-Bit-Daten an die Codiereinrichtung; und
eine zweite Umwandlungseinrichtung zum Umwandeln der von der Nachcodiereinrichtung übertragenen, parallelen n-Bit-Übertra gungscodedaten in n-Bit-serielle Übertragungscodedaten.
27. Codier- und Decodierapparat für RLL-Codedaten, die eine
(d,k,m,n)-Bedingung erfüllen, in der d eine minimale Lauflänge,
k eine maximale Lauflänge, m die Bitzahl der eingegebenen Code
daten und n die Bitzahl eines Übertragungscode ist, wobei der
Apparat enthält:
Codiereinrichtung für das Codieren eingegebener, paralleler m-Bit-Codedaten in r-Bit-Codedaten, in der r nicht kleiner als das m und kleiner als das n ist;
Nachcodiereinrichtung für das Codieren der codierten r-Bit- Codedaten in n-Bit-Übertragungscodedaten nach der minimalen Lauflängenbedingung;
Vordecodiereinrichtung für das Decodieren der n-Bit-Übertra gungscodedaten in die r-Bit-Codedaten nach der minimalen Lauf längenbedingung; und
Decodiereinrichtung für das Decodieren der decodierten r-Bit- Codedaten in die originalen m-Bit-Codedaten.
Codiereinrichtung für das Codieren eingegebener, paralleler m-Bit-Codedaten in r-Bit-Codedaten, in der r nicht kleiner als das m und kleiner als das n ist;
Nachcodiereinrichtung für das Codieren der codierten r-Bit- Codedaten in n-Bit-Übertragungscodedaten nach der minimalen Lauflängenbedingung;
Vordecodiereinrichtung für das Decodieren der n-Bit-Übertra gungscodedaten in die r-Bit-Codedaten nach der minimalen Lauf längenbedingung; und
Decodiereinrichtung für das Decodieren der decodierten r-Bit- Codedaten in die originalen m-Bit-Codedaten.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950024534A KR0170681B1 (ko) | 1995-08-09 | 1995-08-09 | Rll코드 데이터를 위한 부호화 및 복호화장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19629743A1 true DE19629743A1 (de) | 1997-02-13 |
Family
ID=19423146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19629743A Withdrawn DE19629743A1 (de) | 1995-08-09 | 1996-07-23 | Apparat zur Codierung und Decodierung für Codedaten mit begrenzter Lauflänge |
Country Status (5)
Country | Link |
---|---|
US (1) | US5703580A (de) |
JP (1) | JP2994265B2 (de) |
KR (1) | KR0170681B1 (de) |
CN (1) | CN1067819C (de) |
DE (1) | DE19629743A1 (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7180955B2 (en) * | 2000-08-22 | 2007-02-20 | Texas Instruments Incorporated | Parallel concatenated trellis-coded modulation with asymmetric signal mapping |
US6195764B1 (en) * | 1997-01-30 | 2001-02-27 | Fujitsu Network Communications, Inc. | Data encoder/decoder for a high speed serial link |
KR20010096009A (ko) * | 2000-04-15 | 2001-11-07 | 박순배 | 통신 및 멀티미디어를 위한 변조코드 |
US6392570B1 (en) * | 2000-05-08 | 2002-05-21 | Crossroads Systems, Inc. | Method and system for decoding 8-bit/10-bit data using limited width decoders |
KR100716956B1 (ko) * | 2000-10-11 | 2007-05-10 | 삼성전자주식회사 | 데이터 변조 방법 및 그 검출 방법 |
TW541791B (en) * | 2001-07-23 | 2003-07-11 | Via Tech Inc | Signal transmission device and method to reduce power bounce |
US7558326B1 (en) * | 2001-09-12 | 2009-07-07 | Silicon Image, Inc. | Method and apparatus for sending auxiliary data on a TMDS-like link |
JP3769753B2 (ja) * | 2003-03-24 | 2006-04-26 | ソニー株式会社 | 符号化装置および符号化方法、記録媒体、並びにプログラム |
US8427348B2 (en) * | 2010-05-14 | 2013-04-23 | Arun Kumar Sagar | Parallel processing of sequentially dependent digital data |
TWI420830B (zh) * | 2010-12-31 | 2013-12-21 | Ind Tech Res Inst | 動態解碼查詢表之產生方法與應用其之電子裝置 |
CN102682810B (zh) * | 2011-03-17 | 2014-11-26 | 清华大学 | 游程长度比率调制数据记录方法及其系统 |
US8493246B2 (en) * | 2011-12-20 | 2013-07-23 | General Electric Company | Methods and systems for decoding data |
CN103581666B (zh) * | 2013-09-30 | 2016-08-17 | 西安空间无线电技术研究所 | 一种逐次更新屏蔽字的图像压缩游长编码方法 |
US10277921B2 (en) * | 2015-11-20 | 2019-04-30 | Nvidia Corporation | Hybrid parallel decoder techniques |
TWI780696B (zh) * | 2021-05-10 | 2022-10-11 | 創鑫智慧股份有限公司 | 查找表壓縮方法與查找表讀取方法及其計算設備、主機與裝置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4818900A (en) * | 1980-02-04 | 1989-04-04 | Texas Instruments Incorporated | Predecode and multiplex in addressing electrically programmable memory |
US4724422A (en) * | 1985-09-13 | 1988-02-09 | Motorola, Inc. | Redundant decoder |
US4864303A (en) * | 1987-02-13 | 1989-09-05 | Board Of Trustees Of The University Of Illinois | Encoder/decoder system and methodology utilizing conservative coding with block delimiters, for serial communication |
JPS64821A (en) * | 1987-06-23 | 1989-01-05 | Matsushita Electric Ind Co Ltd | Priority encoder |
US5144304A (en) * | 1989-07-17 | 1992-09-01 | Digital Equipment Corporation | Data and forward error control coding techniques for digital signals |
US4971407A (en) * | 1989-08-09 | 1990-11-20 | Unisys Corp. | Two stage run and string data compressor providing doubly compressed output |
DE69031701T2 (de) * | 1989-09-08 | 1998-03-12 | Fujitsu Ltd | Kodier- und Dekodierschaltung für lauflängenbegrenzte Kodierung |
US5046182A (en) * | 1989-12-01 | 1991-09-03 | National Semiconductor Corporation | Code points for transferring data from a network transmission medium to a station on the network |
US5349350A (en) * | 1991-10-31 | 1994-09-20 | Integral Peripherals, Inc. | Run length limited encoding/decoding system for low power disk drives |
US5517533A (en) * | 1992-03-04 | 1996-05-14 | Digital Equipment Corporation | Parallel implementation of run length coding apparatus and method |
EP0644544B1 (de) * | 1993-09-21 | 1999-11-17 | STMicroelectronics S.r.l. | Hochfrequenz Dekodierer mit Pipeline-Struktur für lauflängenbegrenzte Daten |
US5471208A (en) * | 1994-05-20 | 1995-11-28 | David Sarnoff Research Center, Inc. | Reference ladder auto-calibration circuit for an analog to digital converter |
-
1995
- 1995-08-09 KR KR1019950024534A patent/KR0170681B1/ko not_active IP Right Cessation
-
1996
- 1996-07-15 US US08/678,601 patent/US5703580A/en not_active Expired - Fee Related
- 1996-07-16 JP JP18634196A patent/JP2994265B2/ja not_active Expired - Fee Related
- 1996-07-23 DE DE19629743A patent/DE19629743A1/de not_active Withdrawn
- 1996-07-25 CN CN96110277A patent/CN1067819C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5703580A (en) | 1997-12-30 |
KR970014342A (ko) | 1997-03-29 |
CN1143284A (zh) | 1997-02-19 |
KR0170681B1 (ko) | 1999-03-20 |
CN1067819C (zh) | 2001-06-27 |
JPH09167969A (ja) | 1997-06-24 |
JP2994265B2 (ja) | 1999-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19629743A1 (de) | Apparat zur Codierung und Decodierung für Codedaten mit begrenzter Lauflänge | |
DE69738056T2 (de) | Übertragung eines Bitstromsignals | |
KR970002968B1 (ko) | 비트율감축장치 | |
DE69626350T2 (de) | Aufzeichnungsmedium, digitale modulations/demodulationsvorrichtung und digitale modulations/demodulationsverfahren | |
DE69612955T4 (de) | Verfahren zur umwandlung von m-bit-informationsworten in ein moduliertes signal, verfahren zur herstellung eines aufzeichnungsträgers, codiervorrichtung, vorrichtung, aufzeichnungsvorrichtung, signal sowie aufzeichnungsträger | |
DE3940682C2 (de) | Codiervorrichtung und System, bestehend aus einer Codiervorrichtung und einer Decodiervorrichtung für digitale Bilddaten | |
DE2225652C3 (de) | Verfahren und Einrichtung zur Codierung und Decodierung von Videosignalen | |
DE69932959T2 (de) | Verlustfreies Kodierungs- und Dekodierungsverfahren | |
KR960004577B1 (ko) | 개량된 블록 부호화에 의한 디지탈 신호의 부호화 장치 | |
DE3225058C2 (de) | ||
DE4025756A1 (de) | Verfahren und schaltungsanordnung zur uebertragung eines komprimierten bildsignals | |
DE3239607C2 (de) | ||
US4467346A (en) | Adaptive quantizer | |
DE2605724C2 (de) | Digital-Analog-Umsetzer für PCM-codierte Digitalsignale | |
DE19634600A1 (de) | Bildsignalkodiervorrichtung und zugehöriges Verfahren | |
DD202084A5 (de) | Verfahren zum umkodieren einer folge von datenbits in eine folge von kanalbits, anordnung zum dekodieren der nach diesemverfahren kodierten kanalbits und aufzeichnungstraeger miteiner informationsstruktur | |
DE3426939C2 (de) | Vorrichtung für eine geschlossene prädiktive Quantisierung eines digitalen Vektorsignals | |
DE3015849A1 (de) | Verfahren und vorrichtung zur modulation und demodulation von daten | |
DE3113397C2 (de) | ||
DE69724208T2 (de) | Verfahren und Vorrichtung zur Leistungsverbesserung einer Vektorquantisierung | |
DE3240219A1 (de) | Verfahren zum umsetzen einer binaeren datenfolge | |
DE69628172T2 (de) | Verfahren zum Kodieren eines Eingabewertes für die Übertragung auf Partial-Response Kanälen | |
DE3407832C2 (de) | Verfahren zum Kodieren und Dekodieren binärer Daten | |
DE69431223T2 (de) | Gerät und Verfahren zur Tonsignalübertragung | |
DE3049293C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8125 | Change of the main classification |
Ipc: H03M 7/14 |
|
8110 | Request for examination paragraph 44 | ||
8139 | Disposal/non-payment of the annual fee |