JPH0831100A - 信号変調方法、信号変調装置及び信号復調装置 - Google Patents

信号変調方法、信号変調装置及び信号復調装置

Info

Publication number
JPH0831100A
JPH0831100A JP6157175A JP15717594A JPH0831100A JP H0831100 A JPH0831100 A JP H0831100A JP 6157175 A JP6157175 A JP 6157175A JP 15717594 A JP15717594 A JP 15717594A JP H0831100 A JPH0831100 A JP H0831100A
Authority
JP
Japan
Prior art keywords
bit
signal
code
variation
bit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6157175A
Other languages
English (en)
Other versions
JP3541439B2 (ja
Inventor
Toru Okazaki
透 岡崎
Shunji Yoshimura
俊司 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15643835&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0831100(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP15717594A priority Critical patent/JP3541439B2/ja
Priority to AT06004498T priority patent/ATE523966T1/de
Priority to AT01103087T priority patent/ATE308824T1/de
Priority to KR1019960701288A priority patent/KR100352353B1/ko
Priority to EP06004498A priority patent/EP1701448B1/en
Priority to CA002362133A priority patent/CA2362133C/en
Priority to EP95924525A priority patent/EP0718843B1/en
Priority to RU96107886/28A priority patent/RU2171505C2/ru
Priority to EP99113783A priority patent/EP0971355B1/en
Priority to US08/612,952 priority patent/US5818367A/en
Priority to PCT/JP1995/001364 priority patent/WO1996002054A1/ja
Priority to ES06004498T priority patent/ES2373371T3/es
Priority to DE69522650T priority patent/DE69522650T2/de
Priority to AT95924525T priority patent/ATE205629T1/de
Priority to EP01120568A priority patent/EP1168331B1/en
Priority to ES01120568T priority patent/ES2389937T3/es
Priority to CN95190776A priority patent/CN1103104C/zh
Priority to ES99113783T priority patent/ES2332617T3/es
Priority to EP01103087A priority patent/EP1126619B1/en
Priority to CN2006101016708A priority patent/CN1917069B/zh
Priority to DE69534573T priority patent/DE69534573T2/de
Priority to CNB2004100324399A priority patent/CN1310248C/zh
Priority to CA002171113A priority patent/CA2171113C/en
Priority to AT99113783T priority patent/ATE441250T1/de
Priority to DE69535995T priority patent/DE69535995D1/de
Priority to ES01103087T priority patent/ES2246943T3/es
Priority to ES95924525T priority patent/ES2160169T3/es
Priority to AU28991/95A priority patent/AU701638B2/en
Priority to PL95313410A priority patent/PL177830B1/pl
Priority to TW084107701A priority patent/TW271024B/zh
Publication of JPH0831100A publication Critical patent/JPH0831100A/ja
Priority to US08/687,969 priority patent/US5870037A/en
Priority to AU10084/99A priority patent/AU718089B2/en
Priority to JP2000217864A priority patent/JP3954778B2/ja
Priority to CNB001217194A priority patent/CN1201323C/zh
Priority to HK05102626A priority patent/HK1071630A1/xx
Priority to HK07107769.7A priority patent/HK1100236A1/xx
Priority to HK02101790.8A priority patent/HK1042764B/zh
Publication of JP3541439B2 publication Critical patent/JP3541439B2/ja
Application granted granted Critical
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1461—8 to 14 modulation, e.g. the EFM code used on CDs or mini-discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1465—8 to 16 modulation, e.g. the EFM+ code used on DVDs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1473—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof modulation code without any merging bits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Dc Digital Transmission (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Packaging For Recording Disks (AREA)
  • Burglar Alarm Systems (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Error Detection And Correction (AREA)
  • Amplitude Modulation (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Holo Graphy (AREA)

Abstract

(57)【要約】 【目的】 変調信号の低周波成分を充分に抑圧しなが
ら、変換効率を高め、記録密度を高める。 【構成】 入力される８ビットの符号系列を、マージン
ビットを用いずに直接１６ビット符号に変換するための
変換テーブルとして、一部が２重化されたものを用い
る。テーブルＴ1aの入力信号値が０〜８７に対応する符
号と、テーブルＴ1bの符号とが２重化されており、この
２重化部分は、対応する符号の組が互いにデジタルサム
バリエーションの変化量が正負逆でかつ絶対値が近い値
となる構成とし、また２重化部分に、上記デジタルサム
バリエーションの変化量の絶対値が大きい符号を配する
構成としている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、デジタル音声信号、デ
ジタルビデオ信号、デジタルデータ信号等を記録する際
に用いられる信号変調方法及び信号変調回路回路に関
し、再生専用の光ディスクのマスタリング装置、又は追
記型や書き換え型の光ディスクの記録再生装置等に適用
可能な信号変調方法及び信号変調回路に関するものであ
る。
【０００２】
【従来の技術】デジタル音声、ビデオ、データなどのデ
ジタル信号を記録媒体に記録する場合において、デジタ
ル信号は、誤り検出訂正符号が付加された後、変調回路
に供給され記録再生系の特性に適した符号に変換（チャ
ネルコーディング）される。例えばいわゆるコンパクト
ディスク（ＣＤ）等の光ディスクは、コンピュータの記
憶装置、画像情報のパッケージメディアとして、非常に
汎用性の高い記録媒体である。光ディスクシステムは、
１．２mm程度の厚みを有する透明基板を介して、反射面
に記録されている信号を再生する。光ディスクには、デ
ィジタル化されたオーディオ信号、ビデオ信号、ディジ
タルデータなどの情報が記録されるが、この際、ディジ
タル信号は、誤り検出訂正符号が付加された後、変調回
路に供給され、記録再生系の特性に適した符号に変換、
いわゆるチャネルコーディングされる。
【０００３】ここで、上記いわゆるコンパクトディスク
（ＣＤ）方式の信号フォーマットの概要は、次のように
なっている。すなわち、 サンプリング周波数 ４４．１ｋHz 量子化数 １６ビット（直線） 変調方式 ＥＦＭ チャネルビットレート ４．３２１８Ｍｂ／ｓ 誤り訂正方式 ＣＩＲＣ データ伝送レート ２．０３４Ｍｂ／ｓ であり、変調方式としては８−１４変換あるいはＥＦＭ
が用いられる。
【０００４】ＥＦＭは、入力される８ビット符号（以
下、シンボルという）を１４チャネルビットの符号に変
換し、２４チャネルビットの同期信号と１４チャネルビ
ットのサブコードを付加した後、これらの符号間を３チ
ャネルビットのマージンビットで連結し、ＮＲＺＩ記録
する変調方式である。図１２は上記ＣＤ方式のフレーム
構成を示す図である。
【０００５】この図１２に示すように、１シンクフレー
ム（６標本値区間、ＬおよびＲチャネル各６サンプル、
１サンプルは１６ビットデータ）期間にＣＩＲＣ（クロ
スインターリーブリードソロモンコード）エンコーダか
ら変調回路に入力する２４シンボルのデータ（音楽信
号）と８シンボルのパリティは、それぞれ１４チャネル
ビットに変換され、３チャネルビットのマージンビット
で連結されて図示のように、フレームあたり５８８チャ
ネルビットとされ、４．３２１８Ｍｂｐｓのチャネルビ
ットレートでディスク上にＮＲＺＩ記録される。
【０００６】変調回路に入力する各シンボルは、たとえ
ば、ルックアップテーブルＲＯＭを参照して、“１”と
“１”間の“０”の個数が２個以上かつ１０個以下のチ
ャネルビットパターンにそれぞれ変換される。フレーム
同期信号Ｓｆのチャネルビットパターンは“１００００
００００００１００００００００００１０”であり、マ
ージンビットパターンは“０００”、“００１”、“０
１０”および“１００”のうちの一つが選択される。１
サブコーディングフレームは９８フレームで構成され、
第０および第１フレームのサブコードとしてサブコード
シンク信号Ｓ０（＝“００１００００００００００
１”）、Ｓ１（＝“０００００００００１００１０”）
が付加される（図１３参照）。
【０００７】図１４は、入力データのサンプル値の１例
について、ＥＦＭ後のチャネルビットパターンとＤＳＶ
（デジタルサムバリエーション）を示す図である。１６
ビットの１サンプルは、上位８ビットと下位８ビットに
分割され、ＣＩＲＣエンコーダを介して変調回路に入力
され、８−１４変換されてそれぞれ１４チャネルビット
のインフォメーションビットとされる。インフォメーシ
ョンビットの“１”と“１”の間には前述のように２個
以上かつ１０個以下の“０”が介在する。マージンビッ
トとして“０００”、“００１”、“０１０”および
“１００”のうちの１種が選ばれ、インフォメーション
ビット同士の連結箇所についてもこの規則が常に成立す
るようにされ、１７チャネルビット（ただし、フレーム
同期信号Ｓｆの場合は２７チャネルビット）を単位とす
るＥＦＭ信号が変調回路から４．３２１８Ｍｂｐｓで出
力される。
【０００８】このように任意のチャネルビット“１”と
次のチャネルビット“１”の間には２個以上１０個以下
のチャネルビット“０”が介在するので、ＮＲＺＩ記録
波形のハイレベルまたはローレベルの継続期間（記録波
長）は必ず３Ｔ以上１１Ｔ以下となる（図１４参照）。
この場合、最短記録波長は３Ｔ、最長記録波長は１１Ｔ
である。Ｔはチャネルクロック４．３２１８ＭＨｚの１
周期であり、以下、これをＥＦＭの変調規則の３Ｔ〜１
１Ｔルールという。
【０００９】ＮＲＺＩ記録波形のＤＣバランスの指標と
してＤＳＶを考える。ＤＳＶは記録波形の時間積分とし
て与えられる。すなわち、記録波形のハイレベルが単位
時間Ｔだけ継続したときのＤＳＶの変化分を＋１とし、
ローレベルが単位時間Ｔだけ継続したときのＤＳＶの変
化分を−１とする。時刻ｔ0 におけるＤＳＶの初期値を
零と仮定した場合のＤＳＶの時間に関する変化を図１４
の最下段に示す。ここで、期間ｔ1 〜ｔ2 における変調
信号は、１７チャネルビットパターン“０１０００００
１０００００１００１”によって一義的に決まるもので
はなく、時刻ｔ1 における変調信号レベル、すなわち、
期間ｔ0 〜ｔ1 における変調信号波形の最終レベル（以
下、ＣＷＬＬという）に依存する。
【００１０】従って、図示の変調信号波形は、時刻ｔ0
においてＣＷＬＬがローレベル（ＣＷＬＬ＝“０”）の
場合であり、時刻ｔ0 においてＣＷＬＬ＝“１”（ハイ
レベル）の場合の変調信号波形はハイレベルとローレベ
ルを置き換えた逆パターンになる。同様に、ＤＳＶの増
減も上記ＣＷＬＬに依存し、時刻ｔ0 においてＣＷＬＬ
＝“０”の場合、インフォメーションビットパターン
“０１０００１００１０００１０”によるＤＳＶの変化
分（以下、１４ＮＷＤという）、すなわち期間ｔ0 〜ｔ
0 ＋１４におけるＤＳＶの変化分は、図１４に示すよう
に＋２である。図とは逆に、時刻ｔ0 においてＣＷＬＬ
＝“１”なら１４ＮＷＤ＝−２となる。また、期間ｔ0
＋１４〜ｔ1 ＋１４におけるＤＳＶの変化分を１７ＮＷ
Ｄという。
【００１１】次に、期間ｔ0 ＋１４〜ｔ1 に挿入される
マージンビットについて説明する。４種類のマージンビ
ット“０００”、“００１”、“０１０”および“１０
０”のうち、上記変調規則の３Ｔ〜１１Ｔルールにより
“００１”と“１００”は挿入できず、“０１０”また
は“０００”が挿入可能である。すなわち、マージンビ
ットの前に出力される前回のインフォメーションビット
パターンの終端の“０”の個数をＢとし、後に出力され
る今回のインフォメーションビットパターンの先端の
“０”の個数をＡとすれば、Ｂ＝１かつＡ＝１であるた
めマージンビットの先端は“０”かつ終端は“０”でな
ければならず、挿入可能なマージンビットパターンは
“０Ｘ０”となる。ここで、Ｘは任意（Don't care）を
表す。
【００１２】図１４の最下段には、マージンビットとし
て“０１０”を挿入したときのＤＳＶを実線で、また
“０００”を挿入したときのＤＳＶを破線で示してい
る。一般に、ある連結点でマージンビットを挿入する際
には、上記変調規則の３Ｔ〜１１Ｔルールを満たすよう
なものを選択しなければならない。また、マージンビッ
トの挿入によって、フレーム同期パターンと同じ１１Ｔ
の２回繰り返しパターンが生じるのも禁止しなければな
らない。
【００１３】これらの規則を満たすマージンビットにつ
いて、それぞれを挿入した場合、それまでの累積ＤＳＶ
に加えてマージンビットおよび次のインフォメーション
ビットパターンの終端までの累積ＤＳＶを求め、その絶
対値が最も小さくなるようなものを最適マージンビット
として選択する。図１４の例では、マージンビットとし
て“０１０”を挿入した場合の時刻ｔ1＋１４における
ＤＳＶが＋３、“０００”を挿入したときの同時刻での
ＤＳＶが−１であるから、この場合は“０００”が選択
されることになる。
【００１４】このようなアルゴリズムにより求められた
マージンビットは、２つの１４ビットデータの連結箇所
においても上記変調規則の３Ｔ〜１１Ｔルールが成立
し、かつフレームシンク信号の誤発生を防止すると共
に、ＥＦＭ信号の累積ＤＳＶを極力零に近づけるような
ものとなっている。
【００１５】
【発明が解決しようとする課題】ところで、従来のＥＦ
Ｍの方式は、最短ランレングスが２に制限されているた
め、ランレングス等の制限だけを満たすためならマージ
ンビットは２ビットあれば十分である。マージンビット
を２ビットに減らすことができれば、記録波長等の物理
的な大きさを変えることなく、データの記録密度を（１
７／１６）倍に向上することができる。
【００１６】しかし、２ビットのマージンビットは３種
類しか存在せず、またランレングス等の制限から挿入可
能なマージンビットが１種類のみに限られることもしば
しば起こる。従って、従来のＤＳＶ制御方式ではＤＳＶ
制御不可能な区間が多く存在し、結果として変調信号の
低周波成分が十分に抑圧されず、サーボの安定性やデー
タ復調時の誤り率などに悪影響を及ぼしてしまうことに
なる。
【００１７】本発明は、このような実情に鑑みてなされ
たものであり、信号変調時の上記マージンビットを用い
ずに、入力されたＭビット、例えば８ビットの符号系列
を、直接にＮチャネルビット、例えば１６チャネルビッ
トに変換し、ＤＳＶ制御への悪影響を低減することがで
き、充分な低周波成分の抑圧が行い得るような信号変調
方法及び信号変調回路の提供を目的とするものである。
【００１８】
【課題を解決するための手段】上記課題を解決するた
め、この発明に係る信号変調方法は、入力されるＭビッ
ト符号系列をそれぞれＮ（ただし、Ｍ、Ｎは整数、Ｍ＜
Ｎ）チャネルビットパターンに変換し、このＮチャネル
ビットパターンを、次のＮチャネルビットパターンと直
接結合する信号変調方法であって、上記Ｍビット符号系
列から上記Ｎチャネルビットパターンに変換する変換テ
ーブルとして、一部が２重化され、この２重化部分は、
対応する符号の組が互いにデジタルサムバリエーション
の変化量が正負逆でかつ絶対値が近い値となる構成と
し、また上記２重化部分に、上記デジタルサムバリエー
ションの変化量の絶対値が大きい符号を配する構成とす
る変換テーブルを用いることを特徴としている。
【００１９】ここで、上記変換テーブルについては、Ｎ
チャネルビットの全パターンから変調規則を満足するビ
ットパターンを選択する工程と、これらの選択されたビ
ットパターンを、直前のビットパターンに応じて切換選
択される複数のユニットテーブルに分類する工程と、１
つの上記ユニットテーブルの各ビットパターンについて
のデジタルサムバリエーションの変化量をそれぞれ計算
する工程と、これらの計算されたデジタルサムバリエー
ションの変化量の大きい順に上記各ビットパターンを配
列する工程と、２重化される部分に上記デジタルサムバ
リエーションの変化量の絶対値の大きいものを割り当
て、２重化されない部分に上記デジタルサムバリエーシ
ョンの変化量の絶対値の小さいものを割り当てる工程と
により構成することが好ましい。
【００２０】このような信号変調方法を実現するための
信号変調装置としては、上述したような構成の変換テー
ブルと、上記入力されるＭビット符号系列が上記変換テ
ーブルの２重化部分のとき、２重化された各Ｎチャネル
ビットパターンの各累積デジタルサムバリエーションを
比較し小さい方のビットパターンを選択する手段とを有
して構成すればよい。
【００２１】また、このような信号変調方法あるいは信
号変調装置により変調されて得られた信号を復調する信
号復調装置としては、上記変換テーブルの逆変換を行う
逆変換テーブルを用いて上記供給された変調出力信号を
上記Ｎチャネルビット毎に復調し、上記Ｍビット符号系
列の信号を得ることを特徴とする。この信号復調装置に
より信号を復調する際に、現在のＮチャネルビットパタ
ーンの先のＮチャネルビットパターンを先読みする手段
を設け、この先読みされたＮチャネルビット符号も用い
て復調を行うことが好ましい。
【００２２】これらの信号変調方法、信号変調装置、又
は信号復調装置において、上記変換テーブルは、所定の
変調規則を満足するために、入力されるＭビット符号系
列をＮチャネルビットパターンに変換するための複数の
ユニットテーブルから成り、これら複数のユニットテー
ブルを適宜切替えながら変換を行うことが挙げられる。
また、上記入力符号系列を８ビットとし、入力される８
ビット符号系列を１６チャネルビットパターンに変換す
る際に、１チャネルクロックの周期をＴとするとき、最
短波長が３Ｔで最長波長が１１Ｔとなる変調規則を満足
するチャネルビットパターンとすることが挙げられる。
さらに、上記変換テーブルは、上記デジタルサムバリエ
ーションの変化量の大きい符号から順に配置し、上記２
重化部分を、上記デジタルサムバリエーションの変化量
が正に大きい部分と、負に大きい部分とにより構成する
ことが挙げられる。
【００２３】すなわち具体的には、マージンビットとい
う考え方そのものを排し、入力する例えば８ビットの信
号を１６チャネルビットの符号に変換するテーブルを設
けている。このテーブルにより、１６チャネルビットの
符号に変換された各シンボルは、マージンビットなしで
結合される。この場合、ランレングス等の制限（例えば
３Ｔ〜１１Ｔルール）から、前後の符号によっては、結
合が不可能となってしまうことがある。この問題に対処
するため、本発明における変調回路においては、変換テ
ーブルを複数設け、直前に変調された符号のタイプに応
じて、変換に使用するテーブルを切替える手段を設けて
いる。
【００２４】本発明に係る信号変調装置においては、直
前に変調された符号のタイプに応じて使用するテーブル
を切替える手段として、各符号について、その直後に変
調されるシンボルが変換される際に使用するべきテーブ
ルの種類を規定するための、別の参照用テーブル、及
び、そのテーブルを参照しながら使用するテーブルを切
替えるテーブル切替え手段を設けている。
【００２５】これらの複数のテーブルを作成する際に
は、変調信号の低周波成分が十分に抑圧されるように、
各テーブルについて、ＤＳＶをなるべく正方向に増加さ
せる特性を持ったテーブル（いわゆる表テーブル）と、
ＤＳＶをなるべく負方向に増加させる特性を持ったテー
ブル（いわゆる裏テーブル）を作り出す手段を設けてい
る。
【００２６】また、変調信号の低周波成分が十分に抑圧
されるように、上記表テーブルを用いて変換を行った際
の累積ＤＳＶを計算する手段と、上記裏テーブルを用い
て変換を行った際の累積ＤＳＶを計算する手段と、その
絶対値のどちらがより小さいかを判断して、表テーブル
と裏テーブルのどちらを使用するかを決定する手段を設
けている。
【００２７】この変調方式で変調された符号は、複数種
類の８ビットのシンボルが、同じ１６チャネルビットの
符号に変換される場合がある。そのため、本発明におけ
る復調回路においては、これらの符号を誤りなく復号す
るために、もう１シンボル分、すなわち１６チャネルビ
ット分の符号をあらかじめ先に得て蓄えておく手段と、
復号しようとしている１６チャネルビットの符号と、先
読みした１６チャネルビットの符号の中の一部または全
部の情報とを、あわせて用いて１つの８ビットのシンボ
ルを得る手段を設けている。
【００２８】
【作用】本発明の構成によれば、変換テーブルの２重化
部分は、対応する符号の組が互いにデジタルサムバリエ
ーション（ＤＳＶ）の変化量が正負逆でかつ絶対値が近
い値となっているため、いずれか一方を選ぶことでＤＳ
Ｖの制御が行え、また上記２重化部分に、上記デジタル
サムバリエーションの変化量の絶対値が大きい符号を配
する構成とする変換テーブルを用いているため、変調信
号の低周波成分を十分に抑圧することができる。
【００２９】また、変換テーブルを複数種類持ち、直前
の符号によって次の変換で使用されるテーブルを切替え
ることで、マージンビットを用いることなく、各シンボ
ルを結合することが可能となる。各テーブルにおいて、
累積ＤＳＶに正と負の逆の作用を与える２種類のテーブ
ルを作成し、その２種類のテーブルを適切に切替えなが
ら変調することにより、変調信号の低周波成分の抑圧が
行える。
【００３０】さらに、変調信号を復調する際に、あらか
じめＮチャネルビットパターン分余分に信号を読んでお
き、その情報とあわせて復号を行うことで、この方式で
変調された信号を復号することが可能となる。具体的に
は、従来の方法ではインフォメーションビット１４ビッ
トとマージンビット３ビットの合計１７ビットに変換さ
れていた８ビットの入力信号を、１６チャネルビットの
符号に変換することが可能となる。
【００３１】
【実施例】本発明に係る信号変調方法は、入力されるＭ
ビット符号系列をそれぞれＮ（ただし、Ｍ、Ｎは整数、
Ｍ＜Ｎ）チャネルビットパターンに変換し、このＮチャ
ネルビットパターンを、次のＮチャネルビットパターン
と直接結合することを前提とするものである。上記Ｍビ
ット符号系列から上記Ｎチャネルビットパターンに変換
する変換テーブルは、一部が２重化されており、この２
重化部分は、対応する符号の組が互いにデジタルサムバ
リエーションの変化量が正負逆でかつ絶対値が近い値と
なる構成としている。
【００３２】このような変換テーブルの一例を図１に示
す。この図１に示すように、変換テーブルは、複数種
類、例えば４種類のユニットテーブルＴ1 、Ｔ2 、
Ｔ3 、Ｔ4 から成っており、各ユニットテーブルは、そ
れぞれ２重化部分を有している。すなわち、１つのユニ
ットテーブルにおける全ての入力信号値に対する１組の
符号（チャネルビットパターン）のテーブルをＴａとす
るとき、その一部分が２重化されてテーブルＴｂとなっ
ており、図１の具体例では、入力信号値が０〜８７の８
８個の符号が２重化されている。ここで、本明細書にお
いては、テーブルＴａを表テーブル、テーブルＴｂを裏
テーブルともいう。
【００３３】従って、図１の具体例では、８ビットの入
力信号値０〜２５５に対応する２５６個の１６ビット符
号、あるいは１６チャネルビットパターンの４種類のテ
ーブル（表テーブル）Ｔ1a、Ｔ2a、Ｔ3a、Ｔ4aと、それ
ぞれのテーブルＴ1a、Ｔ2a、Ｔ3a、Ｔ4aの入力信号値が
０〜８７の各８８個の１６チャネルビットパターンに対
するそれぞれ２重化された１６チャネルビットパターン
のテーブル（裏テーブル）Ｔ1b、Ｔ2b、Ｔ3b、Ｔ4bとに
より、変換テーブルが構成されている。そして本発明の
実施例においては、この変換テーブルの２重化部分、す
なわちテーブルＴ1a、Ｔ2a、Ｔ3a、Ｔ4aの入力信号値が
０〜８７の部分の１６ビット符号と、テーブルＴ1b、Ｔ
2b、Ｔ3b、Ｔ4bの１６ビット符号とについては、対応す
る符号の組が互いにデジタルサムバリエーションの変化
量が正負逆でかつ絶対値が近い値となる構成としてい
る。
【００３４】以下、図１の変換テーブルを用いる信号変
調方法の実施例について説明する。この図１に示す実施
例では、入力される８ビット信号を１６ビット符号に変
換している。これは、従来のいわゆるＥＦＭ方式におい
ては、入力される８ビット信号が１４ビットのインフォ
メーションビットに変換され、３ビットのマージンビッ
トを介して結合されるのに対し、この実施例の方式は、
マージンビットを排除して、入力８ビット信号を直接１
６ビット符号に変換している。以下、この変調方式を８
−１６変調方式と呼ぶ。この８−１６変調も、“１”と
“１”の間の“０”の個数が２個以上かつ１０個以下で
あるという、ＥＦＭの条件（３Ｔ〜１１Ｔルール）を満
足する。
【００３５】ＥＦＭにおいては、入力される８ビット信
号を１４ビット符号に変換するテーブルは１種類である
が、８−１６変調方式においては、入力される８ビット
信号を１６ビット符号に変換するテーブルを数種類設け
る。上記図１の実施例では、４種類のユニットテーブル
Ｔ1 、Ｔ2 、Ｔ3 、Ｔ4 を用いている。ここで、ユニッ
トテーブルの種類分けに用いられる「状態値」について
説明する。
【００３６】この状態値は、入力される８ビット信号を
１６ビット符号に変換する際、どの変換テーブルを用い
ればよいのかを決定するためのインデクスとしての役割
を持つ。従って、状態値の数は変換テーブルの上記ユニ
ットテーブルの種類数と等しい数だけ存在する。すなわ
ち、本実施例においては、４種類のユニットテーブルＴ
1 、Ｔ2 、Ｔ3 、Ｔ4 にそれぞれ対応して、４つの状態
値（「１」〜「４」）が存在することになる。
【００３７】状態値は、１つの８ビットのシンボルを１
６ビットの符号に変換するごとに変化する。１６ビット
の符号が“１”で終るか“１０”で終った場合は、状態
値は「１」へ変化する。１６ビットの符号が２個以上５
個以下の連続する“０”で終った場合は、状態値は
「２」または「３」へ変化する。１６ビットの符号が６
個以上９個以下の連続する“０”で終った場合は、状態
値は「４」へ変化する。
【００３８】入力される８ビット信号を１６ビットの符
号に変換するためのテーブルは、以下の特徴を持つ。状
態値が「１」である際に使用されるユニットテーブルＴ
1 は、“１”と“１”の間の“０”の個数が２個以上か
つ１０個以下であるという条件（３Ｔ〜１１Ｔルール）
を満足するため、最低２個の“０”で始まる１６ビット
の符号ばかりで構成される。なぜなら、状態値が「１」
に変化する前に変調された１６ビットの符号は、“１”
か“１０”で終わるものだからである。
【００３９】状態値が「２」または「３」である際に使
用されるユニットテーブルＴ2 またはＴ3 は、同様な理
由から、０個から５個の連続する“０”で始まる１６ビ
ットの符号ばかりで構成されるが、状態値が「２」であ
る際に使用されるユニットテーブルＴ2 は、ＭＳＢを１
ビット目とした場合の、１ビット目と１３ビット目の両
方が“０”である符号で構成され、状態値が「３」であ
る際に使用されるユニットテーブルＴ3 は、１ビット目
と１３ビット目のどちらかあるいは両方が“１”である
符号で構成される。
【００４０】状態値が「４」である際に使用されるユニ
ットテーブルＴ4 は、“１”か“０１”で始まる１６ビ
ットの符号ばかりで構成される。ここで、異なる２つの
状態値に共通に使用できる１６ビットの符号というもの
が存在する。例えば、連続する３個の“０”で始まり、
１ビット目と１３ビット目が“０”である１６ビットの
符号などは、状態値が「１」である際にも使用できる
し、状態値が「２」である際にも使用できる。このよう
な符号は、復号を行う場合のことを考え、必ず、入力８
ビット信号の値が同じになるようにテーブルを構成する
必要がある。
【００４１】また、状態値が次に「２」または「３」に
変化するタイプの１６ビットの符号は、入力される８ビ
ット信号の全く異なる２種類の値に対して割り当てるこ
とが可能である。このような場合は、その符号からだけ
では、一意に復号が行えないことになるが、次に変化す
る状態値の値を、必ず、一方を「２」に、もう一方を
「３」にしておくことにより、これを正しく復号するこ
とが可能になる。この方法に関しては後述する。
【００４２】さらに、全てのユニットテーブルのそれぞ
れの符号に対し、入力された８ビット信号がその符号に
変換された場合、次の状態値が「１」から「４」までの
どれに変化するかを示す、もう一つのテーブルを設け
る。１６ビットの符号が２個以上５個以下の連続する
“０”で終った場合は、状態値が次に「２」に変化する
か「３」に変化するかを符号の特徴だけから決めること
はできないが、このテーブルを参照することで、次の状
態値を一意に決定することができるようになる。なお、
同期シンクパターンの後は、状態値は必ず「１」となる
ものとする。
【００４３】図１の例では、次の状態値をＳで示してお
り、これらの変化方向の状態値Ｓから成るテーブルがそ
れぞれ構成されるわけである。これらのテーブルを用い
て、変調器は、入力される８ビットのシンボルを１６ビ
ットの符号へ変調する。内部のメモリに現在の状態値を
記憶しておき、その状態から参照すべきテーブルを得、
入力される８ビットの信号をそのテーブルで１６ビット
の符号へ変換し、変調を行う。また、それと同時に、次
の変換を行う際に参照すべきテーブルを得ることができ
るように、次の状態値をテーブルから求め、記憶してお
く。実際のハードウエアの構成例については、後述す
る。
【００４４】次に、ＤＳＶ（デジタルサムバリエーショ
ン又はデジタルサムバリュー）の制御について述べる。
上記各状態値ごとに、ランレングスの制限（３Ｔ〜１１
Ｔルール）を満たし、問題なく使用できる１６ビットの
符号が何通り存在するかを考える。この際、フレーム同
期パターンと同じ１１Ｔの２回繰り返しパターンが生じ
ることを禁止するため、１０個の“０”が並んでおり、
その後の“１”の後に５個の“０”が並んで終わるよう
な１６ビットの符号はあらかじめ除いておく。この符号
の次に、５個の“０”が連続して始まるような１６ビッ
トの符号が結合された際、１１Ｔの２回繰り返しパター
ンが生じてしまうからである。また、１６ビットの符号
に変換後、状態値が「２」または「３」に変化する場
合、その符号は２通りに使用できることになるので、こ
れらの符号は２倍にカウントする。
【００４５】これを計算すると、状態値が「１」である
際に使用できる１６ビットの符号は３４４通り、状態値
が「２」である際に使用できる１６ビットの符号は３４
５通り、状態値が「３」である際に使用できる１６ビッ
トの符号は３４４通り、状態値が「４」である際に使用
できる１６ビットの符号は４１１通り、となる。入力さ
れる信号は８ビットであるから、２５６通りの符号があ
ればよいことになり、各状態値について、少なくとも８
８通りの符号が余ることになる。そこで、この８８の余
った符号を、ＤＳＶの制御用に用いる。すなわち、余っ
た符号を用いて、エントリ数８８のテーブル、いわゆる
裏テーブルを別に設ける。本実施例では、入力される８
ビットの信号が、“０”から“８７”であるものについ
て、この裏テーブルを構成するものとする。
【００４６】ここで、このＤＳＶ制御方式において、最
も効率良くＤＳＶ制御を行うために、表、裏それぞれの
テーブルの構成方針を以下のようにする。なお、前述し
たように、異なる２つの状態値に共通に使用できる１６
ビットの符号というものが存在する。これらの符号は、
必ず、入力８ビット信号の値が同じになるようにテーブ
ルを構成する必要があるため、その制限を考慮に入れる
と、テーブルの構成方法は、実際にはかなり複雑にな
る。ここでは、効率良くＤＳＶを制御するためのテーブ
ルの構成方法を示すのが目的であるから、簡単のため、
各状態値を独立に考え、各状態値において使用できる１
６ビットの符号は、入力８ビット信号の各値に自由に割
り当てることができるものとして説明する。
【００４７】図２は、上述したような変換テーブルの構
成方法、より具体的には変換テーブルの４種類のユニッ
トテーブルのうちの任意の１つについての構成方法を説
明するためのフローチャートである。この図２におい
て、ステップＳ１０１では、１６ビット符号の全パター
ンを求め、次のステップＳ１０２で、上記ランレングス
の制限（３Ｔ〜１１Ｔ）の条件を満足するビットパター
ンあるいは符号を選択する。次のステップＳ１０３にお
いては、上述した状態値毎の条件に従う符号に分類す
る。この状態値毎に使用できる１６ビットの符号は、上
述したように３４４通り〜４１１通りある。例えば状態
値が「１」である際に使用できる１６ビットの符号は、
３４４通りある。
【００４８】次に、ステップＳ１０４においては、上記
各状態値毎の全ての符号について、その直前のレベル
（＝ＣＷＬＬ）がローレベルである場合のＤＳＶの変化
量を計算する。符号の長さは１６ビットであり、ランレ
ングスの制限（３Ｔ〜１１Ｔ）があることを考えると、
１符号あたりのＤＳＶの変化量は、最小で−１０、最大
で＋１０となる。上記状態値が例えば「１」の場合に
は、最小−１０〜最大＋６となる。
【００４９】次のステップＳ１０５では、例えば上記状
態値が「１」の場合の３４４通りの１６ビットの符号
を、ＤＳＶの変化量が正方向に大きいものから、負方向
に大きいものへと、順に並べる。いわゆるソートする。
次に、ステップＳ１０６においては、ＤＳＶの変化量が
正方向へ大きいものから順に、８８個の１６ビット符号
を選びだし、例えば上記状態値が「１」の場合の図３に
示す表テーブルＴ1aにおける、入力８ビット信号の
“０”から“８７”に順次割り当てる。この際、選び出
された８８個の１６ビット符号の中でも、ＤＳＶの変化
量の絶対値の大きなものほど、入力８ビット信号の小さ
い値に割り当てられるようにする。また、ＤＳＶの変化
量が負方向へ大きいものから順に、８８個の１６ビット
符号を選びだし、例えば図３の裏のテーブルＴ1bにおけ
る、入力８ビット信号の“０”から“８７”に割り当て
る。この際、選び出された８８個の１６ビット符号の中
でも、ＤＳＶの変化量の絶対値の大きなものほど、入力
８ビット信号の小さい値に割り当てられるようにする。
最後に、ＤＳＶの変化量の絶対値が小さいものから順
に、１６８個の１６ビット符号を選びだし、例えば図３
の表のテーブルＴ1aにおける、入力８ビット信号の“８
８”から“２５５”に割り当てる。
【００５０】実際には、状態値が「１」である場合は、
図３に示すように、使用できる１６ビットの符号は３４
４通りであるので、この段階で使用できる全ての符号が
選ばれることになる。また、状態値が「２」、「３」及
び「４」である際に用いられる変換テーブルの各ユニッ
トテーブルにおける入力信号値の割り当ての例を、それ
ぞれ図４、図５及び図６に示す。
【００５１】なお、これらの図３〜図６においては、上
記ソーティングをかける際にＤＳＶの変化量が同じ１６
ビット符号の順序を、上記図１の例と異ならせている
が、いずれのテーブルを用いても何等問題はない。この
ような構成方針で表のテーブルＴａと裏のテーブルＴｂ
とを構成することにより、入力された８ビット信号が
“０”から“８７”の間の値であった場合は、ＤＳＶの
変化量の絶対値が比較的大きく、かつ極性が逆である２
つの１６ビットの符号のどちらかを選択することができ
るため、効率良くＤＳＶ制御を行うことができるように
なる。また、入力された８ビット信号が“８８”から
“２５５”の間の値であった場合は、１６ビットの符号
は一意に決定し、ＤＳＶ制御を行うことはできないが、
これらの１６ビットの符号は、ＤＳＶの変化量の絶対値
が比較的小さいものばかりが選ばれているから、累積Ｄ
ＳＶの絶対値を常に小さく保つことが可能となる。
【００５２】ここで定義したエントリ数８８の裏テーブ
ルＴｂは、エントリ数が少ないことを除いて、エントリ
数が２５６の表テーブルＴａと全く同じ特徴を持つ。こ
の裏テーブルＴｂを表テーブルＴａとともに用いて、Ｄ
ＳＶの制御を行う。入力された８ビット信号が“０”か
ら“８７”の間であった場合には、入力された８ビット
の信号を１６ビットの符号に変換する際、表テーブルＴ
ａと裏テーブルＴｂのどちらを使用するかを適当に選択
することができる。従って、本発明の実施例において
は、従来のＥＦＭにおけるＤＳＶ制御の場合のように、
累積ＤＳＶを常に計算し、表テーブルＴａを用いて変換
を行った場合の累積ＤＳＶと、裏テーブルＴｂを用いて
変換を行った場合の累積ＤＳＶをそれぞれ求め、累積Ｄ
ＳＶの絶対値がより零に近くなる方を選択しながら変換
を行う。
【００５３】次に、このような構成の変換テーブルを用
いた本実施例の信号変調方式のアルゴリズムを、図７を
参照しながら説明する。ステップＳ１において、８ビッ
ト信号が入力されると、ステップＳ２で現在の状態値を
獲得した後、ステップＳ３で、８ビット入力信号の値が
８７以下か否かを判別する。
【００５４】このステップＳ３でＹＥＳ、すなわち入力
信号値が８７以下と判別されたときには、ステップＳ４
に進んで、現在の状態値に応じた上記表のテーブルＴａ
を参照して入力信号値に対応する１６ビット符号を獲得
し、累積ＤＳＶ値ｘa を計算する。また、ステップＳ５
では、現在の状態値に応じた上記裏のテーブルＴｂを参
照して入力信号値に対応する１６ビット符号を獲得し、
累積ＤＳＶ値ｘb を計算する。次のステップＳ６では、
これらの累積ＤＳＶ値ｘa 、ｘb の各絶対値の大小関
係、すなわち｜ｘa｜≦｜ｘb｜か否か、を判別してい
る。
【００５５】上記ステップＳ３でＮＯ、すなわち入力信
号値が８７よりも大とされた場合には、ステップＳ７に
進み、現在の状態値に応じた上記表テーブルＴａを参照
して入力信号値に対応する１６ビット符号を獲得し、ス
テップＳ１０に進む。上記ステップＳ６でＹＥＳ、すな
わち｜ｘa｜≦｜ｘb｜と判別されたときには、上記表テ
ーブルＴａを参照して１６ビット符号を獲得し、ステッ
プＳ１０に進む。上記ステップＳ６でＮＯ、すなわち裏
テーブルＴｂの符号の累積ＤＳＶ値ｘb の絶対値の方が
小さいと判別されたときには、上記裏テーブルＴｂを参
照して１６ビット符号を獲得し、ステップＳ１０に進
む。
【００５６】ステップＳ１０において、累積ＤＳＶの計
算及び更新を行った後、ステップＳ１１では、次回の状
態値用テーブル、すなわち上記図１の次回状態値Ｓをま
とめたテーブルを参照し、状態値を更新する。次のステ
ップＳ１２では、獲得された１６ビット符号を出力す
る。次に図８は、本発明による信号変調方式の一実施例
を実現する信号変調装置の構成例を示すブロック図であ
る。
【００５７】この図８において、８ビットの入力信号
は、比較回路１０、及びアドレス発生回路２１に入力さ
れる。比較回路１０は、入力された８ビットの信号の値
を“８８”なる値と比較する。入力された８ビットの信
号の値が、“８８”未満であった場合は、前述したよう
なＤＳＶ制御を行うことができるようになるので、比較
回路１０は、セレクタ１１、及びセレクタ１２へ、ＤＳ
Ｖ制御を行うモードに入ることを指示する。
【００５８】セレクタ１１は、比較回路１０から、ＤＳ
Ｖ制御を行うモードに入れという指令を受けた場合は、
アドレス発生回路１４、及びアドレス発生回路１７へ、
入力された８ビットの信号を供給する。入力された８ビ
ットの信号の値が“８８”以上であった場合は、ＤＳＶ
制御が行えず、比較回路１０からＤＳＶ制御は行わない
という指令が送られるので、入力された８ビットの信号
の供給は行わない。
【００５９】状態値記憶用メモリ１３は、現在の状態値
が「１」から「４」までの間のどの値であるかを記憶し
ておくためのメモリである。累積ＤＳＶ記憶用メモリ２
５は、現在の累積ＤＳＶの値を記憶しておくためのメモ
リである。１６ビット符号用の変換テーブルＲＯＭ２３
は、８ビットの入力信号値が変換されるべき１６ビット
の符号を格納しておくテーブルＲＯＭである。前述した
ように各状態値ごとに４つのユニットテーブルＴ1 、Ｔ
2 、Ｔ3 、Ｔ4 があり、さらに入力信号値“０”〜“８
７”については１６ビット符号が２重化され、前記表テ
ーブルＴａに含まれる符号と裏テーブルＴｂの符号とが
存在する。従って、計８種類のテーブルＴ1a〜Ｔ4bが存
在する。これらのテーブルＴ1a〜Ｔ4bを用いることによ
り、８ビットの入力信号値と、状態値と、表テーブルと
裏テーブルのどちらを使用するかを示す値との、３つの
パラメータから決定されるアドレスを受けとり、それに
対応する１６ビットの符号を返すことができる。
【００６０】次回状態値決定用テーブルＲＯＭ２７は、
８ビットの入力信号値が１６ビットの符号に変換された
後、状態値がいくつに変化するかを格納しておくテーブ
ルＲＯＭである。各状態値ごとに４つのテーブルがあ
り、さらに入力信号値“０”〜“８７”については２重
化されて、表テーブルの他に裏テーブルが存在する。す
なわち、上記符号用テーブルＴ1a、Ｔ1b、Ｔ2a、Ｔ2b、
Ｔ3a、Ｔ3b、Ｔ4a、Ｔ4bにそれぞれ対応して、次回状態
値決定用テーブルＴ1a-S、Ｔ1b-S、Ｔ2a-S、Ｔ2b -S、Ｔ
3a-S、Ｔ3b-S、Ｔ4a-S、Ｔ4b-Sが設けられている。これ
らのテーブルＴ1a -S〜Ｔ4b-Sは、８ビットの入力信号値
と、現在の状態値と、表テーブルと裏テーブルのどちら
を使用するかを示す値との、３つのパラメータから決定
されるアドレスを受けとり、それに対応する次回の状態
値を返す。
【００６１】アドレス発生回路１４は、８ビットの入力
信号と、状態値記憶用メモリ１３から供給された現在の
状態値を得、１６ビット符号用テーブルＲＯＭ２３か
ら、第１テーブルを使った場合の１６ビットの符号を得
るためのアドレスを発生し、読み出し回路１５へ供給す
る。読み出し回路１５は、アドレス発生回路１４からの
アドレス信号を受け取り、このアドレス信号を用いて、
１６ビット符号用テーブルＲＯＭ２３から１６ビットの
符号を得る。この符号は、累積ＤＳＶ計算回路１６へ供
給される。
【００６２】累積ＤＳＶ計算回路１６は、読み出し回路
１５から受けとった１６ビットの符号と、累積ＤＳＶ記
憶用メモリ２５から受けとった現在の累積ＤＳＶの値と
から、この符号を用いた時に、累積ＤＳＶがいくつにな
るかを計算し、比較回路２０へ供給する。アドレス発生
回路１７は、８ビットの入力信号と、状態値記憶用メモ
リ１３から供給された現在の状態値を得、１６ビット符
号用テーブルＲＯＭ２３から、第２テーブルを使った場
合の１６ビットの符号を得るためのアドレスを発生し、
読み出し回路１８へ供給する。
【００６３】読み出し回路１８は、アドレス発生回路１
７からのアドレス信号を受け取り、このアドレス信号を
用いて、１６ビット符号用テーブルＲＯＭ２３から１６
ビットの符号を得る。この符号は、累積ＤＳＶ計算回路
１９へ供給される。累積ＤＳＶ計算回路１９は、読み出
し回路１８から受けとった１６ビットの符号と、累積Ｄ
ＳＶ記憶用メモリ２５から受けとった現在の累積ＤＳＶ
の値とから、この符号を用いた時に、累積ＤＳＶがいく
つになるかを計算し、比較回路２０へ供給する。
【００６４】比較回路２０は、累積ＤＳＶ計算回路１６
と、累積ＤＳＶ計算回路１９とから、それぞれ第１テー
ブルを用いて変換を行った場合の累積ＤＳＶの値と、第
２テーブルを用いて変換を行った場合の累積ＤＳＶの値
を得、これの絶対値を比較する。より絶対値の小さい累
積ＤＳＶを与えるテーブルはどちらかを判断し、どちら
のテーブルを使用すべきかの信号を、セレクタ１２へ供
給する。
【００６５】セレクタ１２は、比較回路１０から、ＤＳ
Ｖ制御を行うモードに入れという指令を受けた場合は、
比較回路２０から送られた第１テーブルと第２テーブル
のどちらを使用するかを示す信号を、アドレス発生回路
２１へ供給する。比較回路１０からＤＳＶ制御は行わな
いという指令を受けた場合は、セレクタ１２は、アドレ
ス発生回路２１へ、必ず第１テーブルを使用するように
指示する信号を供給する。
【００６６】アドレス発生回路２１は、８ビットの入力
信号の値と、状態値記憶用メモリ１３から受けとった現
在の状態値と、セレクタ１２から受けとった、第１テー
ブルと第２テーブルのどちらを使用するかの信号とを用
いて、１６ビット符号用テーブルＲＯＭ２３から１６ビ
ットの符号を得るためのアドレス、及び次回状態値決定
用テーブルＲＯＭから次回の状態値を得るためのアドレ
スを発生し、読み出し回路２２、及び読み出し回路２６
へ供給する。
【００６７】読み出し回路２２は、アドレス発生回路２
１からのアドレス信号を受け取り、このアドレス信号を
用いて、１６ビット符号用テーブルＲＯＭ２３から１６
ビットの符号を得る。この符号は、１６ビットの符号出
力となり、この変調器から出力される。また、読み出し
回路２２は、この１６ビットの符号を、累積ＤＳＶ計算
回路２４へ供給する。
【００６８】累積ＤＳＶ計算回路２４は、読み出し回路
２２から受け取った１６ビットの符号と、累積ＤＳＶ記
憶用メモリ２５から受けとった累積ＤＳＶとから、この
１６ビットの符号を使用後、累積ＤＳＶがいくつに変化
するかを計算し、累積ＤＳＶ記憶用メモリ２５の内容を
その計算値で更新する。読み出し回路２６は、アドレス
発生回路２１からのアドレス信号を受け取り、このアド
レス信号を用いて、次回状態値決定用テーブルＲＯＭ２
７から、次回の状態値を得る。さらに、読み出し回路２
６は、この次回の状態値を、状態値記憶用メモリ１３に
対して出力し、状態値記憶用メモリ１３の内容を更新す
る。
【００６９】次に、図９の曲線Ａは、上述した本発明の
実施例の信号変調方法や装置を用いて、入力された８ビ
ットのサンプル信号を変調し、生成された記録波形の低
周波成分をフーリエ変換によって求めたものを示してい
る。図９の曲線Ｂは、従来のＥＦＭ方式を用いて同じサ
ンプル信号を変調し、生成された記録波形の低周波成分
を、フーリエ変換によって求めたものである。図９の曲
線Ｃは、従来のＥＦＭ方式において、マージンビットを
２ビットとした方式を用いて同じサンプル信号を変調
し、生成された記録波形の低周波成分を、フーリエ変換
によって求めたものである。
【００７０】この図９の各曲線Ａ、Ｂ、Ｃから明らかな
ように、本発明の実施例によれば、変調効率は、従来の
ＥＦＭ方式においてマージンビットを２ビットとした方
式と同じ（すなわち、従来のＥＦＭ方式の（１７／１
６）倍）でありながら、低周波成分のレベルを、従来の
ＥＦＭ方式を用いた場合とほとんど同等のレベルまで低
減することが可能であることがわかる。
【００７１】次に、本発明の変調方式によって変調され
た信号を受信して、元通り８ビットの信号に復調する方
法について説明する。従来のＥＦＭの変調方式において
は、１４ビットのインフォメーションビットと、８ビッ
トの入力信号とは、完全に１対１に対応しているため、
１４ビットのインフォメーションビットから８ビットの
信号への逆変換は、特に問題なく行うことができる。
【００７２】本発明の実施例においては、異なる８ビッ
ト入力信号に対して、同じ１６ビットの符号が割り当て
られている場合があるので、復調器は、１６ビットの符
号を受けとっただけでは逆変換を行うことができない。
そこで、本発明の実施例における復調器は、１６ビット
の符号を受けとった段階で逆変換が行えない場合は、も
う１シンボル分、１６ビットの符号を受けとり、その符
号と合わせて逆変換を行う。本実施例の復調方式のアル
ゴリズムを、図１０に示す。
【００７３】この図１０に示す復調アルゴリズムの要点
を説明する。前述したように、入力される８ビット信号
の全く異なる２種類の値に対して、共通に割り当てるこ
とが可能である１６ビットの符号は、状態値が次に
「２」または「３」に変化するタイプのものに限られ
る。また、このような１６ビットの符号は、次に変化す
る状態値は、必ず、一方が「２」、もう一方が「３」と
なっている。状態値が「２」の時に使用されるテーブル
は、ＭＳＢを１ビット目とした場合の、１ビット目と１
３ビット目の両方が“０”である符号で構成され、状態
値が「３」である際に使用されるテーブルは、１ビット
目と１３ビット目のどちらかあるいは両方が“１”であ
る符号で構成される。
【００７４】これらの条件から、逆変換を行おうとして
いる１６ビットの符号により、状態値が「２」に変化す
るなら、次に来る１６ビットの符号は、１ビット目と１
３ビット目の両方が“０”であることになり、逆変換を
行おうとしている１６ビットの符号により、状態値が
「３」に変化するなら、次に来る１６ビットの符号は、
１ビット目と１３ビット目のどちらかあるいは両方が
“１”であることになる。従って、復調器は、１６ビッ
トの符号を受けとった段階で、逆変換が行えない場合、
もう１シンボル分、１６ビットの符号を受けとり（図１
０のステップＳ２５参照）、その符号の１ビット目と１
３ビット目を調べる（ステップＳ２６）。ステップＳ２
７で両方とも“０”か否かを判別し、両方“０”であっ
た場合は、逆変換しようとしている１６ビットの符号
は、次に状態値を「２」に変化させる方の符号であり、
どちらかあるいは両方とも“１”であった場合は、逆変
換しようとしている１６ビットの符号は、次に状態値を
「３」に変化させる方の符号であるということがわかる
ので、一意に逆変換ができることになる（ステップＳ２
８、Ｓ２９）。
【００７５】この操作について、前記図１の変換テーブ
ルを参照しながら例をあげて説明する。前記図１の変換
テーブルにおける状態値が１のユニットテーブルＴ1 の
表テーブルＴ1aの場合において、８ビットの入力信号”
５”と”６”に対する１６ビットの符号は、どちらも
“００１０００００００１００１００”である。従っ
て、復調器は、“００１０００００００１００１００”
という符号を受けとっても、逆変換を行うことができな
い。そこで、この場合は、復調器は、もう１シンボル分
符号を読む。そうして読まれた１６ビットの符号が、例
えば“００１０００００００００１００１”であったと
すれば、これは１３ビット目が“１”であるから、状態
値が「３」である場合に変換された符号である。同じ
“００１０００００００１００１００”という符号であ
っても、入力信号値が”５”である場合は状態値は次に
「２」へ変化し、入力信号値が”６”である場合は状態
値は次に「３」へ変化するので、復調器は、入力信号の
値は、状態値を次に「３」に変化させる方、すなわち”
６”、と判断することができ、誤りなく復号を行うこと
ができる。
【００７６】なお、図１０のフローチャートにおいて、
ステップＳ２１で１６ビット符号を入力し、ステップＳ
２２でテーブルを参照して、ステップＳ２３で一意に復
号可能と判別されれば、ステップＳ２４に進んで、復号
した８ビット信号を出力すればよいことは勿論である。
次に図１１は、本発明の実施例としての信号復調装置の
構成例を示したブロック図である。
【００７７】この図１１において、１６ビットの入力符
号は、１シンボル遅延回路３１、及びＡＮＤ回路３４へ
入力される。１シンボル遅延回路３１は、入力された１
６ビットの符号を、１シンボル分遅延させる。１シンボ
ル分遅延された１６ビットの符号は、復号用の第１のテ
ーブルＩＴａが書き込まれた復号用テーブルＲＯＭ３
２、及び復号用の第２のテーブルＩＴｂが書き込まれた
復号用テーブルＲＯＭ３３に供給される。
【００７８】復号用第１テーブルＩＴａが書き込まれた
復号用テーブルＲＯＭ３２は、１６ビットの符号を受け
とって、逆変換を行い、８ビットの信号を出力する。１
６ビットの符号を受けとっても、それだけでは一意に逆
変換が行えないタイプの１６ビットの符号に対しては、
変調器側で、この符号を出力した後、状態値が「２」に
変化する方の８ビットの信号値を出力するようにする。
出力される８ビットの信号値は、判定回路３５へ供給さ
れる。
【００７９】復号用第２テーブルＩＴｂが書き込まれた
復号用テーブルＲＯＭ３３は、復号用テーブルＲＯＭ３
２同様、１６ビットの符号を受けとって、逆変換を行
い、８ビットの信号を出力するが、全ての場合において
逆変換を行うわけではない。復号用テーブルＲＯＭ３３
は、１６ビットの符号から一意に逆変換が行えるものに
ついては、何も出力しないか、特別なデータを出力する
ようにする。１６ビットの符号を受けとっても、それだ
けでは一意に逆変換が行えないタイプの１６ビットの符
号に対しては、変調器側で、この符号を出力した後、状
態値が「３」に変化する方の８ビットの信号値を出力す
るようにする。出力される８ビットの信号値は、判定回
路３５へ供給される。
【００８０】ＡＮＤ回路３４は、入力された１６ビット
の符号と、比較値発生回路３６からの１６進数で“８０
０８”である１６ビットの符号“1000 0000 0000 100
0” とのＡＮＤを取ることによって、入力１６ビット符
号の１ビット目と１３ビット目の符号を検査し、得られ
た１６ビットのＡＮＤ出力の数値の全ビットが“０”の
時は“０”を、そうでない時は“１”を、それぞれ出力
する。“８００８”は、ＭＳＢを１ビット目とした場合
に、１ビット目と１３ビット目のみが“１”であり、そ
れ以外は“０”である符号であるから、ＡＮＤ回路３４
からの出力は、入力された１６ビットの符号が、１ビッ
ト目と１３ビット目の両方が“０”である場合は
“０”、１ビット目と１３ビット目のどちらかあるいは
両方が“１”である場合は“１”となる。
【００８１】判定回路３５は、復号用第１テーブルＲＯ
Ｍ３２、及び復号用第２テーブルＲＯＭ３３から供給さ
れる８ビットの信号値と、ＡＮＤ回路３４から供給され
る信号を受けとる。まず、復号用第２テーブルＲＯＭ３
３から８ビットの信号値が送られて来ない時、あるいは
特別なデータが送られてきた時は、入力された１６ビッ
トの符号が一意に８ビットの信号値へ復号されたという
ことであるから、判定回路３５は、復号用第１テーブル
３２から送られた８ビットの信号値を、そのまま出力信
号として出力する。次に、復号用第２テーブルＲＯＭ３
３から８ビットの信号値が送られて来た時は、入力され
た１６ビットの符号が一意に８ビットの信号値へ復号で
きなかったということである。復号用第１テーブルＲＯ
Ｍ３２、及び復号用第２テーブル３３から送られてくる
データは、１シンボル遅延回路３１を通ってきているか
ら、ＡＮＤ回路３４に入力された１６ビットの符号は、
１シンボル分先読みした符号ということになる。従っ
て、ＡＮＤ回路３４に入力された１６ビットの符号が、
状態値「２」である時に変換される符号である場合、す
なわちＡＮＤ回路３４の出力信号が“０”である場合
は、判定回路３５は、復号用第１テーブルＲＯＭ３２か
ら受けとった８ビットの信号を、出力信号として出力す
る。ＡＮＤ回路３４に入力された１６ビットの符号が、
状態値「３」である時に変換される符号である場合、す
なわちＡＮＤ回路３４の出力信号が“１”である場合
は、判定回路３５は、復号用第２テーブルＲＯＭ３３か
ら受けとった８ビットの信号を、出力信号として出力す
る。
【００８２】以上説明したような本発明の実施例は、特
に、高密度光ディスクに、ディジタル音声、ビデオ、デ
ータなどの信号を記録する際の変調や復調に適用して好
ましいものである。この高密度光ディスクにおける信号
フォーマットの概要としては、例えば次のようにすれば
よい。すなわち、 変調方式 ８−１６変換の一種 チャネルビットレート ２４．４３１４Ｍｂｐｓ 誤り訂正方式 ＣＩＲＣ データ伝送レート １２．２１６Ｍｂｐｓ である。
【００８３】なお、本発明は、上述したような実施例の
みに限定されるものではなく、例えば、入力信号のＮビ
ットや変換出力信号のＭチャネルビットは、Ｎ＝８、Ｍ
＝１６の各値に限定されず、任意の数値に設定すること
ができる。
【００８４】
【発明の効果】以上説明したように、本発明によれば、
変換テーブルの２重化部分は、対応する符号の組が互い
にデジタルサムバリエーションの変化量が正負逆でかつ
絶対値が近い値となる構成とし、また上記デジタルサム
バリエーションの変化量の絶対値が大きい符号を配する
構成としているため、変調信号の低周波成分の抑圧が適
切に行われるようになる。
【００８５】また、変換テーブルを複数種類持ち、直前
の符号によって次の変換で使用されるテーブルを切替え
ることで、マージンビットを用いることなく、各Ｎチャ
ネルビットパターンを結合することが可能となる。各テ
ーブルにおいて、累積ＤＳＶに正と負の逆の作用を与え
る２種類のテーブルを作成し、その２種類のテーブルを
適切に切替えながら変調することにより、変調信号の低
周波成分を十分に抑圧することが可能となる。
【００８６】ここで、従来よりいわゆるＣＤにおいて採
用されている８−１４変換、いわゆるＥＦＭと比較する
と、マージンビットを用いることなく、８ビットの入力
信号を１６チャネルビットの符号に変換することが可能
となるため、８ビットをインフォメーションビット１４
ビットに変換し、３ビットのマージンビットと合わせて
合計１７ビットに変換していた従来の方法と比較して、
低周波成分の抑圧を実現しながらデータ記録密度を（１
７／１６）倍に高めることができ、変換効率が６％程向
上する。
【００８７】また、記録密度を向上させるためには、８
ビットのシンボルをインフォメーションビット１４ビッ
トに変換し、マージンビットを２ビットとして合計１６
ビットに変換する方法が考えられるが、この方法に比べ
ると、累積ＤＳＶに正と負の逆の作用を与える２種類の
テーブルを作成し、その２種類のテーブルを適切に切替
えながら変調を行うことができるため、変調信号の低周
波成分を十分に抑圧することができる。
【００８８】さらに、変調信号を復調する際に、あらか
じめ１シンボル分余分に信号を読んでおき、その情報と
あわせて復号を行うことで、この方式で変調された信号
を復号することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例に用いられる変換テーブルの
一例を示す図である。
【図２】変換テーブルを構成するアルゴリズムの一例を
示すフローチャートである。
【図３】状態値が１のときのユニットテーブルの一例を
示す図である。
【図４】状態値が２のときのユニットテーブルの一例を
示す図である。
【図５】状態値が３のときのユニットテーブルの一例を
示す図である。
【図６】状態値が４のときのユニットテーブルの一例を
示す図である。
【図７】本発明の実施例となる信号変調方法のアルゴリ
ズムの一例を示すフローチャートである。
【図８】本発明の実施例となる信号変調装置の構成例を
示すフローチャートである。
【図９】本発明の実施例における変調信号の低域成分が
どの程度低減されるかを従来例との比較で示したグラフ
である。
【図１０】信号復調方法のアルゴリズムの一例を示すフ
ローチャートである。
【図１１】本発明の実施例となる信号復調装置の構成例
を示すブロック図である。
【図１２】従来の変調出力信号のフレーム構成を示す図
である。
【図１３】従来の変調出力信号のサブコーディングフレ
ーム構造を示す図である。
【図１４】従来のサンプル値とＥＦＭ変調波形を示す図
である。
【符号の説明】
１０、２０ 比較回路 １１、１２ セレクタ １３ 状態値記憶用メモリ １４、１７、２１ アドレス発生回路 １５、１８、２２、２６ 読み出し回路 １６、１９、２４ 累積ＤＳＶ計算回路 ２３ 符号用テーブルＲＯＭ ２５ 累積ＤＳＶ用メモリ ２７ 次回状態値決定用ＲＯＭ

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】入力されるＭビット符号系列をそれぞれＮ
    （ただし、Ｍ、Ｎは整数、Ｍ＜Ｎ）チャネルビットパタ
    ーンに変換し、このＮチャネルビットパターンを、次の
    Ｎチャネルビットパターンと直接結合する信号変調方法
    であって、 上記Ｍビット符号系列から上記Ｎチャネルビットパター
    ンに変換する変換テーブルとして、一部が２重化され、
    この２重化部分は、対応する符号の組が互いにデジタル
    サムバリエーションの変化量が正負逆でかつ絶対値が近
    い値となる構成とし、また上記２重化部分に、上記デジ
    タルサムバリエーションの変化量の絶対値が大きい符号
    を配する構成とする変換テーブルを用いることを特徴と
    する信号変調方法。
  2. 【請求項２】上記変換テーブルは、所定の変調規則を満
    足するために、入力されるＭビット符号系列をＮチャネ
    ルビットパターンに変換するための複数のユニットテー
    ブルから成り、これら複数のユニットテーブルを適宜切
    替えながら変換を行うことを特徴とする請求項１記載の
    信号変調方法。
  3. 【請求項３】上記入力符号系列を８ビットとし、入力さ
    れる８ビット符号系列を１６チャネルビットパターンに
    変換する際に、１チャネルクロックの周期をＴとすると
    き、最短波長が３Ｔで最長波長が１１Ｔとなる変調規則
    を満足するチャネルビットパターンとすることを特徴と
    する請求項１記載の信号変調方法。
  4. 【請求項４】上記変換テーブルは、上記デジタルサムバ
    リエーションの変化量の大きい符号から順に配置し、上
    記２重化部分を、上記デジタルサムバリエーションの変
    化量が正に大きい部分と、負に大きい部分とにより構成
    することを特徴とする請求項１記載の信号変調方法。
  5. 【請求項５】入力されるＭビット符号系列をそれぞれＮ
    （ただし、Ｍ、Ｎは整数、Ｍ＜Ｎ）チャネルビットパタ
    ーンに変換し、このＮチャネルビットパターンを、次の
    Ｎチャネルビットパターンと直接結合する信号変調方法
    であって、 上記Ｍビット符号系列から上記Ｎチャネルビットパター
    ンに変換する変換テーブルを、 Ｎチャネルビットの全パターンから変調規則を満足する
    ビットパターンを選択する工程と、 これらの選択されたビットパターンを、直前のビットパ
    ターンに応じて切換選択される複数のユニットテーブル
    に分類する工程と、 １つの上記ユニットテーブルの各ビットパターンについ
    てのデジタルサムバリエーションの変化量をそれぞれ計
    算する工程と、 これらの計算されたデジタルサムバリエーションの変化
    量の大きい順に上記各ビットパターンを配列する工程
    と、 ２重化される部分に上記デジタルサムバリエーションの
    変化量の絶対値の大きいものを割り当て、２重化されな
    い部分に上記デジタルサムバリエーションの変化量の絶
    対値の小さいものを割り当てる工程とにより作成するこ
    とを特徴とする信号変調方法。
  6. 【請求項６】入力されるＭビット符号系列をそれぞれＮ
    （ただし、Ｍ、Ｎは整数、Ｍ＜Ｎ）チャネルビットパタ
    ーンに変換し、このＮチャネルビットパターンを、次の
    Ｎチャネルビットパターンと直接結合して出力する信号
    変調装置であって、 一部が２重化され、この２重化部分は、対応する符号の
    組が互いにデジタルサムバリエーションの変化量が正負
    逆でかつ絶対値が近い値となり、また上記２重化部分
    に、上記デジタルサムバリエーションの変化量の絶対値
    が大きい符号を配する構成の上記Ｍビット符号系列から
    上記Ｎチャネルビットパターンに変換する変換テーブル
    と、 上記入力されるＭビット符号系列が上記変換テーブルの
    ２重化部分のとき、２重化された各Ｎチャネルビットパ
    ターンの各累積デジタルサムバリエーションを比較し小
    さい方のビットパターンを選択する手段とを有すること
    を特徴とする信号変調装置。
  7. 【請求項７】上記変換テーブルは、所定の変調規則を満
    足するために、入力されるＭビット符号系列をＮチャネ
    ルビットパターンに変換するための複数のユニットテー
    ブルから成り、これら複数のユニットテーブルを適宜切
    替えながら変換を行うことを特徴とする請求項６記載の
    信号変調装置。
  8. 【請求項８】上記入力符号系列を８ビットとし、入力さ
    れる８ビット符号系列を１６チャネルビットパターンに
    変換する際に、１チャネルクロックの周期をＴとすると
    き、最短波長が３Ｔで最長波長が１１Ｔとなる変調規則
    を満足するチャネルビットパターンとすることを特徴と
    する請求項６記載の信号変調方法。
  9. 【請求項９】上記変換テーブルは、上記デジタルサムバ
    リエーションの変化量の大きい符号から順に配置し、上
    記２重化部分を、上記デジタルサムバリエーションの変
    化量が正に大きい部分と、負に大きい部分とにより構成
    することを特徴とする請求項６記載の信号変調方法。
  10. 【請求項１０】変換テーブルによりＭビット符号系列が
    それぞれＮ（ただし、Ｍ、Ｎは整数、Ｍ＜Ｎ）チャネル
    ビットパターンに変換され、この変換されたＮチャネル
    ビットパターンが、次のＮチャネルビットパターンと直
    接結合されて得られた変調出力信号が供給される信号復
    調装置であって、 上記変換テーブルとして、一部が２重化され、この２重
    化部分は、対応する符号の組が互いにデジタルサムバリ
    エーションの変化量が正負逆でかつ絶対値が近い値とな
    る構成の変換テーブルが用いられ、この変換テーブルの
    逆変換を行う逆変換テーブルを用いて上記供給された変
    調出力信号を上記Ｎチャネルビット毎に復調し、上記Ｍ
    ビット符号系列の信号を得ることを特徴とする信号復調
    装置。
  11. 【請求項１１】上記供給された変調出力信号のＮチャネ
    ルビットの符号を復調する際に、現在符号の先のＮチャ
    ネルビットの符号を先読みする手段を設け、この先読み
    されたＮチャネルビット符号も用いて復調を行うことを
    特徴とする請求項１０記載の信号復調装置。
  12. 【請求項１２】上記変換テーブルは、所定の変調規則を
    満足するために、入力されるＭビット符号系列をＮチャ
    ネルビットパターンに変換するための複数のユニットテ
    ーブルから成り、これら複数のユニットテーブルを適宜
    切替えながら変換を行うことを特徴とする請求項１０記
    載の信号復調装置。
  13. 【請求項１３】上記入力符号系列を８ビットとし、入力
    される８ビット符号系列を１６チャネルビットパターン
    に変換する際に、１チャネルクロックの周期をＴとする
    とき、最短波長が３Ｔで最長波長が１１Ｔとなる変調規
    則を満足するチャネルビットパターンとすることを特徴
    とする請求項１０記載の信号変調方法。
  14. 【請求項１４】上記変換テーブルは、上記デジタルサム
    バリエーションの変化量の大きい符号から順に配置し、
    上記２重化部分を、上記デジタルサムバリエーションの
    変化量が正に大きい部分と、負に大きい部分とにより構
    成することを特徴とする請求項１０記載の信号変調方
    法。
JP15717594A 1994-07-08 1994-07-08 信号変調方法及び装置、並びに信号復調装置及び方法 Expired - Lifetime JP3541439B2 (ja)

Priority Applications (37)

Application Number Priority Date Filing Date Title
JP15717594A JP3541439B2 (ja) 1994-07-08 1994-07-08 信号変調方法及び装置、並びに信号復調装置及び方法
DE69534573T DE69534573T2 (de) 1994-07-08 1995-07-07 Signalmodulationsverfahren und Signaldemodulationsverfahren
CA002171113A CA2171113C (en) 1994-07-08 1995-07-07 Signal modulating method, signal modulating apparatus, signal demodulating method and signal demodulating apparatus
KR1019960701288A KR100352353B1 (ko) 1994-07-08 1995-07-07 신호변조방법,신호변조장치,신호복조방법및신호복조장치
CNB2004100324399A CN1310248C (zh) 1994-07-08 1995-07-07 信号调制方法、信号调制装置、信号解调方法和信号解调装置
CA002362133A CA2362133C (en) 1994-07-08 1995-07-07 Signal modulating method, signal modulating apparatus, signal demodulating method and signal demodulating apparatus
AT99113783T ATE441250T1 (de) 1994-07-08 1995-07-07 Aufzeichnungsmedium zur signalspeicherung
RU96107886/28A RU2171505C2 (ru) 1994-07-08 1995-07-07 Способы и устройства модулирования и демодулирования сигналов
AT01103087T ATE308824T1 (de) 1994-07-08 1995-07-07 Signalmodulationsverfahren und signaldemodulationsverfahren
US08/612,952 US5818367A (en) 1994-07-08 1995-07-07 Signal modulating method, signal modulating apparatus, signal demodulating method and signal demodulating apparatus
PCT/JP1995/001364 WO1996002054A1 (fr) 1994-07-08 1995-07-07 Procede de modulation de signaux, modulateur de signaux, procede de demodulation de signaux et demodulateur de signaux
ES06004498T ES2373371T3 (es) 1994-07-08 1995-07-07 Medio de registro de disco óptico que almacena una señal convertida de 8-bites a 16-bites y sistema de registro de disco óptico correspondiente.
DE69522650T DE69522650T2 (de) 1994-07-08 1995-07-07 Signalmodulations- und -demodulationsverfahren und -vorrichtung
AT95924525T ATE205629T1 (de) 1994-07-08 1995-07-07 Signalmodulations- und -demodulationsverfahren und -vorrichtung
EP01120568A EP1168331B1 (en) 1994-07-08 1995-07-07 Signal demodulating method and signal demodulating apparatus
ES01120568T ES2389937T3 (es) 1994-07-08 1995-07-07 Método de desmodulación de señal y aparato de desmodulación de señal.
CN95190776A CN1103104C (zh) 1994-07-08 1995-07-07 信号调制方法、信号调制装置、信号解调方法和信号解调装置
ES99113783T ES2332617T3 (es) 1994-07-08 1995-07-07 Medio de registro que almacena una señal.
EP01103087A EP1126619B1 (en) 1994-07-08 1995-07-07 Signal modulating method and signal demodulating method
CN2006101016708A CN1917069B (zh) 1994-07-08 1995-07-07 信号调制方法、信号调制装置、信号解调方法和信号解调装置
AT06004498T ATE523966T1 (de) 1994-07-08 1995-07-07 Optisches aufzeichnungsmedium und entsprechendes aufzeichnungssystem zur speicherung eines 8-zu-16 bit gewandelten signals
EP06004498A EP1701448B1 (en) 1994-07-08 1995-07-07 Optical disk record medium storing a 8 to 16 bits converted signal and corresponding optical disc recording system
EP99113783A EP0971355B1 (en) 1994-07-08 1995-07-07 Record medium storing a signal
EP95924525A EP0718843B1 (en) 1994-07-08 1995-07-07 Signal modulation method, signal modulator, signal demodulation method and signal demodulator
DE69535995T DE69535995D1 (de) 1994-07-08 1995-07-07 Aufzeichnungsmedium zur Signalspeicherung
ES01103087T ES2246943T3 (es) 1994-07-08 1995-07-07 Metodo de modulacion de señal y metodo de desmodulacion de señal.
ES95924525T ES2160169T3 (es) 1994-07-08 1995-07-07 Metodo de modulacion de señales, modulador de señales, metodo de desmodulacion de señales y desmodulador de señales.
AU28991/95A AU701638B2 (en) 1994-07-08 1995-07-07 Signal modulation method, signal modulator, signal demodulation method and signal demodulator
PL95313410A PL177830B1 (pl) 1994-07-08 1995-07-07 Sposób i urządzenie do modulacji sygnału oraz sposób i urządzenie do demodulacji sygnału
TW084107701A TW271024B (ja) 1994-07-08 1995-07-25
US08/687,969 US5870037A (en) 1994-07-08 1996-07-26 Method and apparatus, demodulating method and signal demodulating apparatus
AU10084/99A AU718089B2 (en) 1994-07-08 1999-01-08 Signal modulating method, signal modulating apparatus, signal demodulating method and signal demodulating apparatus
JP2000217864A JP3954778B2 (ja) 1994-07-08 2000-07-18 記録媒体、並びに記録媒体の製造方法及び装置
CNB001217194A CN1201323C (zh) 1994-07-08 2000-07-21 盘型记录媒体
HK05102626A HK1071630A1 (en) 1994-07-08 2002-03-08 Signal modulation method, signal modulator, signaldemodulation method and signal demodulator
HK07107769.7A HK1100236A1 (en) 1994-07-08 2002-03-08 Signal modulation method, signal modulator, signal demodulation method and signal demodulator
HK02101790.8A HK1042764B (zh) 1994-07-08 2002-03-08 盤型記錄媒體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15717594A JP3541439B2 (ja) 1994-07-08 1994-07-08 信号変調方法及び装置、並びに信号復調装置及び方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000217864A Division JP3954778B2 (ja) 1994-07-08 2000-07-18 記録媒体、並びに記録媒体の製造方法及び装置

Publications (2)

Publication Number Publication Date
JPH0831100A true JPH0831100A (ja) 1996-02-02
JP3541439B2 JP3541439B2 (ja) 2004-07-14

Family

ID=15643835

Family Applications (2)

Application Number Title Priority Date Filing Date
JP15717594A Expired - Lifetime JP3541439B2 (ja) 1994-07-08 1994-07-08 信号変調方法及び装置、並びに信号復調装置及び方法
JP2000217864A Expired - Lifetime JP3954778B2 (ja) 1994-07-08 2000-07-18 記録媒体、並びに記録媒体の製造方法及び装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2000217864A Expired - Lifetime JP3954778B2 (ja) 1994-07-08 2000-07-18 記録媒体、並びに記録媒体の製造方法及び装置

Country Status (15)

Country Link
US (1) US5818367A (ja)
EP (5) EP0971355B1 (ja)
JP (2) JP3541439B2 (ja)
KR (1) KR100352353B1 (ja)
CN (4) CN1103104C (ja)
AT (4) ATE523966T1 (ja)
AU (2) AU701638B2 (ja)
CA (2) CA2362133C (ja)
DE (3) DE69522650T2 (ja)
ES (5) ES2160169T3 (ja)
HK (2) HK1100236A1 (ja)
PL (1) PL177830B1 (ja)
RU (1) RU2171505C2 (ja)
TW (1) TW271024B (ja)
WO (1) WO1996002054A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297753B1 (en) 1999-01-29 2001-10-02 Victor Company Of Japan, Ltd. Eight-to-fifteen modulation using no merging bit and optical disc recording or reading systems based thereon
KR100817936B1 (ko) * 2001-05-14 2008-03-31 엘지전자 주식회사 일련의 데이터 워드를 변조신호로 변환하는 방법 및 장치
EP2075793A1 (en) 2000-12-26 2009-07-01 Panasonic Corporation Recording of additional data with linking frames and various synchronization signals
JP2013137860A (ja) * 2013-03-07 2013-07-11 Hitachi Ltd 情報処理装置
TWI416132B (zh) * 2007-02-02 2013-11-21 Teradyne Inc 於測試板間分配資料以決定測試參數

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644599B1 (ko) * 2000-09-06 2006-11-13 삼성전자주식회사 개선된 ｄｃ 억압 능력을 갖는 ｒｌｌ 코드 변복조 방법
US5870037A (en) * 1994-07-08 1999-02-09 Sony Corporation Method and apparatus, demodulating method and signal demodulating apparatus
EP0766406A4 (en) * 1995-04-12 2001-03-14 Toshiba Kk DEVICE AND METHOD FOR CONVERTING-DECODING CODES AND RECORDING MEDIUM
US5969651A (en) * 1996-03-08 1999-10-19 Sony Corporation Signal modulating method, signal modulating apparatus, signal demodulating method and signal demodulating apparatus
JP4032399B2 (ja) * 1996-09-09 2008-01-16 ソニー株式会社 情報伝送装置、情報伝送方法及び光ディスク装置
EP0854482B1 (en) * 1997-01-16 2004-03-31 SGS-THOMSON MICROELECTRONICS S.r.l. System for decoding the EFM and EFM-PLUS format in optical disc (CD and DVD) read units and corresponding method of decoding
KR100294893B1 (ko) * 1999-03-09 2001-07-12 윤종용 개선된 ｄｃ 억압 능력을 갖는 ｒｌｌ 코드 생성 방법 과 생성된 ｒｌｌ 코드 변복조 방법
KR100565046B1 (ko) * 1999-04-21 2006-03-30 삼성전자주식회사 개선된 ｄｃ 억압 능력을 갖는 ｒｌｌ 코드 배치 방법, 변복조 방법 및 복조 장치
JP3551359B2 (ja) * 1999-05-25 2004-08-04 日本ビクター株式会社 変調装置、復調装置
TW538372B (en) * 1999-10-02 2003-06-21 Mediatek Inc Zero digital sum value control device and method
JP3709818B2 (ja) 2000-10-31 2005-10-26 日本ビクター株式会社 符号化テーブル及びそれを用いた変調装置、伝送装置並びに記録媒体
MXPA02009474A (es) * 2001-02-02 2003-09-22 Koninkl Philips Electronics Nv METODO PARA CONVERTIR UNA SERIE DE PALABRAS DE INFORMACION M-BIT EN UNA SEnAL MODULADA.
JP2002319242A (ja) * 2001-02-13 2002-10-31 Victor Co Of Japan Ltd 記録方法、記録装置、伝送装置、再生方法、再生装置、受信装置、記録媒体及び伝送媒体
KR100669623B1 (ko) * 2001-03-12 2007-01-15 엘지전자 주식회사 디지털 데이터 변환방법
CN100428633C (zh) * 2001-06-29 2008-10-22 日本胜利株式会社 数字信号的调制方法及调制装置
DE10163556A1 (de) 2001-12-21 2003-08-07 Thomson Brandt Gmbh Verfahren zum Kodieren eines Datenstroms
JP2005522809A (ja) * 2002-04-11 2005-07-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 確率ｄｃ制御
US6876315B1 (en) * 2004-03-12 2005-04-05 International Business Machines Corporation DC-balanced 6B/8B transmission code with local parity
EP2112764A1 (en) * 2008-04-25 2009-10-28 Thomson Licensing Method for encoding a sequence of integers, storage device and signal carrying an encoded integer sequence and method for decoding a sequence of integers

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57176866A (en) * 1981-04-24 1982-10-30 Sony Corp Encoder of binary signal
US4825403A (en) * 1983-05-16 1989-04-25 Data General Corporation Apparatus guaranteeing that a controller in a disk drive system receives at least some data from an invalid track sector
US4487751A (en) * 1983-06-15 1984-12-11 Olin Corporation Process for calcium hypochlorite
NL8402445A (nl) * 1984-01-20 1985-08-16 Philips Nv Werkwijze voor het coderen van n-bits informatiewoorden naar m-bits codewoorden, inrichting voor het uitvoeren van die werkwijze, werkwijze voor het decoderen van m-bits codewoorden naar n-bits informatiewoorden en inrichting voor het uitvoeren van die werkwijze.
NL8400212A (nl) * 1984-01-24 1985-08-16 Philips Nv Werkwijze voor het coderen van een stroom van databits, inrichting voor het uitvoeren van de werkwijze en inrichting voor het decoderen van de volgens de werkwijze verkregen stroom kanaalbits.
EP0162558B1 (en) * 1984-05-21 1991-08-21 Matsushita Electric Industrial Co., Ltd. Method and apparatus for generating a run length limited code
GB8423165D0 (en) * 1984-09-13 1984-10-17 Indep Broadcasting Authority Digital recording/reproducing apparatus
EP0178813B1 (en) * 1984-10-01 1993-08-18 Matsushita Electric Industrial Co., Ltd. Method and apparatus for encoding binary data
EP0193153B1 (en) * 1985-02-25 1991-11-13 Matsushita Electric Industrial Co., Ltd. Digital data recording and reproducing method
US4988999A (en) * 1989-04-12 1991-01-29 Nippon Hoso Kyokai Digital modulation method
JP2809832B2 (ja) * 1990-07-13 1998-10-15 株式会社東芝 符号変調方法
SG96155A1 (en) * 1990-08-18 2003-05-23 Mitsubishi Electric Corp Data conversion method, pilot signal formation method using the same and rotary magnetic head device using the same
JPH04225625A (ja) * 1990-12-27 1992-08-14 Sony Corp ディジタル変調方式
JP2741112B2 (ja) * 1991-03-29 1998-04-15 シャープ株式会社 ディジタル変調方式およびディジタル変調装置
JPH0589477A (ja) * 1991-09-27 1993-04-09 Pioneer Electron Corp 光デイスク
JP3334810B2 (ja) * 1992-02-14 2002-10-15 ソニー株式会社 符号化方法、再生方法、および、再生装置
JP3318873B2 (ja) * 1992-03-10 2002-08-26 ソニー株式会社 符号化装置および復号化装置
JPH05284035A (ja) * 1992-03-31 1993-10-29 Sony Corp 情報変換方法
JP3427392B2 (ja) * 1992-05-25 2003-07-14 ソニー株式会社 符号化方法
KR0141126B1 (ko) * 1992-08-31 1998-07-15 윤종용 디지탈 기록재생시스템에 있어서 코드변환제어장치 및 방법
JPH06197024A (ja) * 1992-11-09 1994-07-15 Sony Corp 変調方法、変調装置及び復調装置
US5341134A (en) * 1992-12-30 1994-08-23 Datatape Incorporated Simple coding scheme for DC free channel codes of form M/N, where M=N-1 and M and N are positive integers
JPH06284015A (ja) * 1993-03-26 1994-10-07 Toshiba Corp ディジタル変調装置
JP3013651B2 (ja) * 1993-04-27 2000-02-28 日本ビクター株式会社 デジタル変調装置
CN101577133B (zh) * 1994-02-15 2011-09-07 皇家菲利浦电子有限公司 译码设备以及读出设备

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297753B1 (en) 1999-01-29 2001-10-02 Victor Company Of Japan, Ltd. Eight-to-fifteen modulation using no merging bit and optical disc recording or reading systems based thereon
EP2075793A1 (en) 2000-12-26 2009-07-01 Panasonic Corporation Recording of additional data with linking frames and various synchronization signals
EP2226804A1 (en) 2000-12-26 2010-09-08 Panasonic Corporation Recording medium, recording method, reproduction method, recording apparatus and reproduction apparatus
KR100817936B1 (ko) * 2001-05-14 2008-03-31 엘지전자 주식회사 일련의 데이터 워드를 변조신호로 변환하는 방법 및 장치
TWI416132B (zh) * 2007-02-02 2013-11-21 Teradyne Inc 於測試板間分配資料以決定測試參數
JP2013137860A (ja) * 2013-03-07 2013-07-11 Hitachi Ltd 情報処理装置

Also Published As

Publication number Publication date
ES2373371T3 (es) 2012-02-02
ES2160169T3 (es) 2001-11-01
ATE441250T1 (de) 2009-09-15
HK1100236A1 (en) 2007-09-14
CN1917069B (zh) 2012-11-07
CN1201323C (zh) 2005-05-11
HK1042764A1 (en) 2002-08-23
EP1701448B1 (en) 2011-09-07
EP1168331A2 (en) 2002-01-02
ES2389937T3 (es) 2012-11-05
AU718089B2 (en) 2000-04-06
PL313410A1 (en) 1996-06-24
HK1042764B (zh) 2005-12-16
CA2362133C (en) 2005-03-22
DE69534573D1 (de) 2005-12-08
ES2246943T3 (es) 2006-03-01
CN1917069A (zh) 2007-02-21
EP1126619A3 (en) 2003-06-25
KR100352353B1 (ko) 2002-12-31
EP1126619B1 (en) 2005-11-02
DE69535995D1 (de) 2009-10-08
KR960705316A (ko) 1996-10-09
EP1701448A1 (en) 2006-09-13
JP2001060369A (ja) 2001-03-06
CA2362133A1 (en) 1996-01-25
AU1008499A (en) 1999-03-04
WO1996002054A1 (fr) 1996-01-25
CN1103104C (zh) 2003-03-12
PL177830B1 (pl) 2000-01-31
EP1168331B1 (en) 2012-06-13
CN1134195A (zh) 1996-10-23
CN1534671A (zh) 2004-10-06
EP0718843A1 (en) 1996-06-26
ES2332617T3 (es) 2010-02-09
ATE205629T1 (de) 2001-09-15
DE69534573T2 (de) 2006-07-27
JP3541439B2 (ja) 2004-07-14
EP0971355A2 (en) 2000-01-12
JP3954778B2 (ja) 2007-08-08
CA2171113A1 (en) 1996-01-25
EP1168331A3 (en) 2003-06-25
US5818367A (en) 1998-10-06
TW271024B (ja) 1996-02-21
DE69522650T2 (de) 2002-04-18
AU701638B2 (en) 1999-02-04
ATE308824T1 (de) 2005-11-15
AU2899195A (en) 1996-02-09
EP0718843A4 (ja) 1996-08-07
EP0971355A3 (en) 2001-03-21
DE69522650D1 (de) 2001-10-18
CN1312555A (zh) 2001-09-12
CA2171113C (en) 2004-04-06
CN1310248C (zh) 2007-04-11
EP0971355B1 (en) 2009-08-26
EP0718843B1 (en) 2001-09-12
EP1126619A2 (en) 2001-08-22
ATE523966T1 (de) 2011-09-15
RU2171505C2 (ru) 2001-07-27

Similar Documents

Publication Publication Date Title
JPH0831100A (ja) 信号変調方法、信号変調装置及び信号復調装置
JP2005339792A (ja) 記録担体
JPH10508456A (ja) ｍビットの情報語の系列を変調信号に変換する方法、記録キャリアを製造する方法、コード装置、装置、記録装置、信号及び記録キャリア
JP2000286709A (ja) 変調方法、変調装置、復調方法、復調装置及び記録媒体
US5870037A (en) Method and apparatus, demodulating method and signal demodulating apparatus
JP3306271B2 (ja) 符号化方法、符号化回路、及び復号回路
JP2002204167A (ja) 変調方法、変調装置、伝送装置及び記録媒体
JP3664091B2 (ja) 変調方法、変調装置、復調方法、復調装置、情報記録媒体に記録する方法、情報伝送方法および情報伝送装置
JP3355666B2 (ja) 変調回路
US5969651A (en) Signal modulating method, signal modulating apparatus, signal demodulating method and signal demodulating apparatus
US5764170A (en) Code conversion method
JP4124263B2 (ja) 信号変調方法及び装置、信号復調装置及び方法、記録媒体及び記録媒体の製造方法並びに製造装置
JP4059211B2 (ja) 復調方法、および復調装置
JP4059253B2 (ja) 変調方法、変調装置および情報記録媒体
JPH06311042A (ja) デジタル変調装置
JP4059212B2 (ja) 変調方法、および変調装置
JP4059210B2 (ja) 情報記録媒体
JP2005203093A (ja) 変調方法、変調装置および情報記録媒体
IL127149A (en) Digital signal modulation method and apparatus
JP2002261620A (ja) 変調方法、変調装置、復調装置、復調方法及び記録媒体
JP2003018013A (ja) 符号化方法、符号化装置、記録媒体及びプログラム
JP2002237137A (ja) 光ディスク装置および光ディスク装置用ラン長制限符号
JP2003032119A (ja) ディジタル信号変調方法、ディジタル信号変調装置、記録媒体及び伝送装置並びにプログラム

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031007

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040322

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080409

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120409

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term