JP2003018013A - 符号化方法、符号化装置、記録媒体及びプログラム - Google Patents

Abstract

(57)【要約】 【課題】 従来の符号化方法では、ＤＳＶがより０に近
い結果をもたらす冗長ビット、もしくは符号語を選択す
るように制御を行う一般的な制御しか行われていないの
で、十分にＤＣ成分を抑圧するＤＳＶ制御が行われてい
るとはいえない。 【解決手段】 選択判定部１２８は、選択可能な変換時
点のＤＳＶの絶対値から起算し、選択可能な符号語毎に
符号化を行ってＤＳＶの絶対値を積算し、特定の関係に
ある条件を満足するときの複数の符号語の各々につい
て、そのＣＤＳ値とＤＳＶの絶対値の積算値との和を大
小比較し、符号語メモリ１２４及び１２５の出力符号語
のうち、最も積算値が小さな符号語が得られる符号化テ
ーブルを使用した符号語を選択して、所定のランレング
ス制限規則よりも０ラン長の長いランレングス制限規則
を満足する符号語をメモリ制御／符号出力部１２９から
出力させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は符号化方法、符号化
装置、記録媒体及びプログラムに係り、特に記録媒体等
にデータの記録再生を行う際の符号化方法、符号化装
置、記録媒体及び符号化方法を実現させるプログラムに
関する。

【０００２】

【従来の技術】従来、光ディスクあるいは磁気ディスク
などの記録媒体に、一連のディジタル情報信号を記録す
るための記録変調方式としては、（１，７）ＲＬＬがよ
く使われている。この（１，７）ＲＬＬは、連続する０
の数が１以上で７以下に、ゼロラン制限（ＲＬＬ）した
可変長符号（ビット列）を得る変調方式である。しか
し、従来から使われている（１，７）ＲＬＬでは、直流
（ＤＣ）付近の信号成分抑圧が困難であり、ビットパタ
ーンによっては大きなＤＣ成分を生じ、例えば、サーボ
信号帯域に情報信号成分のスペクトルが混入し、サーボ
性能に悪影響が及ぶ問題が生ずることが予想される。

【０００３】また、（１，７）ＲＬＬ等による符号化器
の出力はＮＲＺＩ変換され、これを記録信号とすること
が一般的であるが、記録信号中のＤＣ成分を評価するパ
ラメータとして通常ＤＳＶ（Digital Sum Value）が用
いられる。すなわち、ＮＲＺＩ変換後の２値信号をビッ
ト列としてとらえ、ビット１に対し＋１、ビット０に対
し−１を対応させ、これを累積することによって特定時
点でのＤＳＶを算出する。時間方向でＤＳＶを観測した
際に０近辺で変動していれば、記録信号のＤＣ成分が低
減されているといえる。従って、ＤＣ成分を積極的に抑
圧するためには、ＤＳＶが０に近付くように符号化を行
うことが必要になる。

【０００４】特開平１０−３４０５４３号公報には、
（１，７）ＲＬＬ規則を乱さないように冗長ビットを挿
入することで、記録信号のＤＣ成分の抑圧を図るための
符号化方法及び符号化装置が開示されている。また、特
開平１１−１７７４３１号公報には、入力データ列内に
ＤＳＶ制御ビットを挿入し、より少ない冗長度でＤＣ成
分の抑圧を図る符号化方法及び符号化装置が開示されて
いる。

【０００５】上記の特開平１０−３４０５４３号公報や
特開平１１−１７７４３１号公報記載の従来の符号化方
法及び符号化装置では、ＤＳＶ制御の目的で冗長ビッ
ト、あるいはＤＳＶ制御ビットを追加しており、記録再
生を行うビット列中に、より頻繁にこれら冗長ビットや
ＤＳＶ制御ビットを挿入しＤＳＶの制御を行うことによ
り、ＤＣ成分の抑圧能力が高まることが容易に予想され
る。

【０００６】

【発明が解決しようとする課題】しかしながら、追加さ
れる上記の冗長ビットやＤＳＶ制御ビットは、本来記録
再生の目的情報ではないため、冗長度が増加して媒体に
おける実質的な記録密度が低下してしまうという問題が
ある。従って、上記の冗長ビットやＤＳＶ制御ビットの
ビット数はできるだけ小さくすると共に、冗長度一定の
もとでより高い抑圧能力を実現するためには、より良い
ＤＳＶ制御を行うことが必要になる。

【０００７】しかるに、上記の従来の符号化方法及び符
号化装置におけるＤＳＶ制御では、符号化中のＤＳＶ制
御が可能となった時点で、２種類程度の異なるビットパ
ターンをもつ冗長ビット、あるいは符号語を用意し、そ
れぞれを選択して符号化を一定量継続した場合のＤＳＶ
の値をそれぞれ計算し、ＤＳＶがより０に近い結果をも
たらす冗長ビット、もしくは符号語を選択するように制
御を行う一般的な制御しか行われていないので、十分に
ＤＣ成分を抑圧するＤＳＶ制御が行われているとはいえ
ない。

【０００８】本発明は以上の点に鑑みなされたもので、
新たなＤＳＶ制御方法で、同一の冗長度において従来と
比較した場合、より高いＤＣ抑圧能力を発揮し得る符号
化方法、符号化装置、記録媒体及びプログラムを提供す
ることを目的とする。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の符号化方法は、ｐビットの入力データ語を
ｑビット（ただし、ｑ＞ｐ）の符号語に符号化して、所
定のランレングス制限規則を適用したビット列として出
力するに際し、入力データ語に対して複数種類の符号語
を対応させ、これら複数種類の符号語のから特定の符号
語を選択して出力することによりＤＳＶ制御を行う符号
化方法において、符号語の選択に際し、選択可能な変換
時点のＤＳＶの絶対値から起算し、選択可能な符号語毎
に符号化を行ってＤＳＶの絶対値を積算し、選択実行時
に、複数の符号化の各々について、ＤＳＶの絶対値の積
算結果を大小比較することにより符号語を選択して、符
号語を出力することを特徴とする。

【００１０】この発明では、選択可能な変換時点のＤＳ
Ｖの絶対値から起算し、選択可能な符号語毎に符号化を
行い、符号化中のＤＳＶの絶対値を積算し、積算結果の
比較を基に符号語の選択を決定するようにしたものであ
る。

【００１１】また、本発明の符号化方法は、上記の目的
を達成するため、上記のｐビットの入力データ語をｑビ
ット（ただし、ｑ＞ｐ）の符号語に符号化して、所定の
ランレングス制限規則を適用したビット列として出力す
るに際し、出力される符号語列に対し、所定数の符号語
毎に複数種類のパターンから選択された一のパターンの
冗長ビットを付加することによりＤＳＶ制御を行う符号
化方法において、上記の冗長ビットの選択に際し、選択
可能な時点のＤＳＶの絶対値から起算し、選択可能な冗
長ビット毎に符号化を行ってＤＳＶの絶対値を積算し、
選択実行時に、複数の冗長ビットを付加した符号化の各
々について、ＤＳＶの絶対値の積算結果を大小比較する
ことにより、冗長ビットを選択して、符号語及び冗長ビ
ットを出力することを特徴とする。

【００１２】また、上記の目的を達成するため、本発明
の符号化装置は、ｐビットの入力データ語をｑビット
（ただし、ｑ＞ｐ）の符号語に符号化して、所定のラン
レングス制限規則を適用したビット列として出力するに
際し、入力データ語に対して複数種類の符号語を対応さ
せ、これら複数種類の符号語から特定の符号語を選択し
て出力することによりＤＳＶ制御を行う符号化装置にお
いて、入力データ語に対し符号語の選択肢があるかどう
かを検出する検出回路と、検出回路から供給される選択
肢検出結果が選択肢有りを示しているときには、入力デ
ータ語に対応する複数種類の符号語を出力し、検出回路
からの検出結果が選択肢無しのときは、入力データ語に
対応する一種類の符号語を出力する演算部と、演算部か
ら複数の経路を経て出力される複数種類又は一種類の符
号語のそれぞれに対して、出力符号語を出力した時点以
降の出力符号語と直前に演算部から入力された符号語と
を蓄積すると共に、過去に選択された出力符号語と直前
に演算部から入力された符号語とから得られるＤＳＶ値
を記憶する複数の記憶手段と、複数の記憶手段から供給
される直前の符号語までの各ＤＳＶ値の絶対値の積算値
同士を比較し、最も小さな積算値に対応する記憶手段の
符号語を選択出力させると共に、複数の記憶手段のうち
選択されていない記憶手段の内容を選択された記憶手段
の内容に入れ替える出力手段とを有する構成としたもの
である。この発明では、出力手段は、選択可能な変換時
点のＤＳＶの絶対値から起算し、選択可能な符号語毎に
符号化を行ってＤＳＶの絶対値を積算することを特徴と
する。

【００１３】また、上記の目的を達成するため、本発明
の符号化装置は、ｐビットの入力データ語をｑビット
（ただし、ｑ＞ｐ）の符号語に符号化して、所定のラン
レングス制限規則を適用したビット列として出力するに
際し、出力される符号語列に対し、所定数の符号語毎に
複数種類のパターンから選択された一のパターンの冗長
ビットを付加することによりＤＳＶ制御を行う符号化装
置において、所定数の符号語毎に複数種類のパターンの
冗長ビットを付加する演算部と、演算部から冗長ビット
のパターン毎に複数の経路を経て出力される符号語及び
冗長ビットのそれぞれに対して、出力符号語を出力した
時点以降の出力符号語及び冗長ビットと直前に演算部か
ら入力された符号語及び冗長ビットとを蓄積すると共
に、過去に選択された出力符号語及び冗長ビットと直前
に演算部から入力された符号語及び冗長ビットとから得
られるＤＳＶ値を記憶する複数の記憶手段と、複数の記
憶手段から供給される直前の符号語及び冗長ビットまで
の各ＤＳＶ値の絶対値の積算値同士を比較し、最も小さ
な積算値に対応する記憶手段の符号語及び冗長ビットを
選択出力させると共に、複数の記憶手段のうち選択され
ていない記憶手段の内容を選択された記憶手段の内容に
入れ替える出力手段とを有する構成としたものである。
この発明では、出力手段が、選択可能な変換時点のＤＳ
Ｖの絶対値から起算し、選択可能な冗長ビット毎に符号
化を行ってＤＳＶの絶対値を積算することを特徴とす
る。

【００１４】また、本発明の記録媒体は、前記本発明の
符号化方法により符号化された符号語がＮＲＺＩ変換さ
れて記録されているか、符号語及び冗長ビットからなる
信号がＮＲＺＩ変換されて記録されていることを特徴と
する。

【００１５】また、本発明のコンピュータプログラム
は、本発明の符号化装置の検出回路と、演算部と、複数
の記憶手段と、出力手段としてコンピュータを機能させ
ることを特徴とする。

【００１６】

【発明の実施の形態】次に、本発明の一実施の形態につ
いて、図面と共に説明する。図１は本発明になる符号化
装置の一実施の形態のブロック図、図２は本発明になる
符号化装置の要部の一実施の形態のブロック図を示す。
まず、図１を用いて、本発明の一実施の形態の符号化装
置１について説明をする。符号化がなされるべき画像、
音声等を図示せぬ離散化手段によってバイナリ系列に変
換することにより得られたディジタル情報信号は、フォ
ーマット部１１で記録媒体２の記録フォーマットに合わ
せて、誤り訂正符号の付加やセクタ構造化等のいわゆる
フォーマット化がなされて４ビット毎のソースコード系
列とされた後、４−６変調部１２に加えられる。

【００１７】４−６変調部１２は、後述するように、入
力されるソースコードを符号化するために、一例として
図４に示した複数の符号化テーブル１３を用いてソース
コードの４ビット毎に６ビットに変換する符号化処理を
行うと共に、所定の同期語を付加して符号語として出力
される。この出力符号語は、ＮＲＺＩ変換回路１４によ
りＮＲＺＩ変換されて記録信号とされた後、記録駆動回
路１５により光ディスク等の記録媒体２に記録され、あ
るいは伝送符号化手段３１により伝送符号化がなされ伝
送媒体３に送出される。

【００１８】図２は図１の４−６変調部１２について、
より詳細に動作を説明するための構成例を示したブロッ
ク図である。この４−６変調部１２は、４ビット単位の
入力データ語（ソースコード）Ｄ（ｋ）を、６ビット単
位の出力符号語に変調（符号化）する回路である。ここ
で、上記の６ビット単位の出力符号語を、（１，７）Ｒ
ＬＬ制限を満足する６ビット単位の出力符号語とする場
合、その種類は図３に示すように２１種類である。

【００１９】この（１，７）ＲＬＬ制限を満足する６ビ
ット単位の出力符号語を得るための演算をするときに用
いる符号化テーブルの一例としては、図４に示すような
４つの符号化テーブル（符号化テーブル番号Ｓ（ｋ）
＝”０”〜”３”）がある。図４中、Ｓ（ｋ）＝”０”
〜Ｓ（ｋ）＝”３”は、４つの符号化テーブルにそれぞ
れ割り当てられた符号化テーブル選択番号を表す。ま
た、図４中のＳ（ｋ＋１）は、次の符号化を行うために
用いる符号化テーブルを選択する符号化テーブル選択番
号を表す。

【００２０】上記の符号化テーブルは、入力データ語Ｄ
（ｋ）と、変換後の出力符号語Ｃ（ｋ）と、この出力符
号語Ｃ（ｋ）に直接結合しても上記の（１，７）ＲＬＬ
制限を満たす次の符号語を得るために次の入力データ語
を符号化するのに使用する符号化テーブルの符号化テー
ブル選択番号Ｓ（ｋ＋１）とが対応付けて記憶されてい
るテーブルである。

【００２１】上記の４つの符号化テーブルにおいて、入
力データ語Ｄ（ｋ）は１０進数で示され、変換後の出力
符号語Ｃ（ｋ）は１０進数及び２進数で示され、また符
号化テーブル選択番号Ｓ（ｋ＋１）は、４種類の符号化
テーブルのうち、符号語の間を直接結合しても、上記の
（１，７）ＲＬＬ制限を満たすために次の入力データ語
を符号化するのに使用する符号化テーブルの番号が１０
進数で示されている。

【００２２】この符号化テーブルを用いて、４ビット単
位の入力データ語Ｄ（ｋ）を（１，７）ＲＬＬ制限によ
る符号化する場合について、具体的に図６と共に、入力
データ語Ｄ（ｋ）、Ｄ（ｋ＋１）、・・・として「４，
５，６，７，８（デシマル）」が入力する場合について
説明すると、符号化の初期状態では、説明を省略する同
期語の挿入などの操作によって、符号化テーブルの初期
選択番号を決定し、例えば、符号化テーブルＳ（ｋ）＝
“０”が選択される。この符号化テーブルＳ（ｋ）＝
“０”に、入力データ語Ｄ（ｋ）＝４を入力すると、出
力符号語Ｃ（ｋ）＝１８（デシマル）が出力され、ま
た、次の符号化テーブル選択番号Ｓ（ｋ＋１）＝“１”
が選択される。

【００２３】次に、選択された符号化テーブルＳ（ｋ）
＝“１”に、入力データ語Ｄ（ｋ）＝５を入力すると、
出力符号語Ｃ（ｋ）＝９（デシマル）が出力され、ま
た、次の符号化テーブル選択番号Ｓ（ｋ＋１）＝“１”
が選択されることになる。以下同様に、符号化テーブル
Ｓ（ｋ）＝“１”に入力データ語Ｄ（ｋ）＝６を入力す
ると、出力符号語Ｃ（ｋ）＝２が出力され、符号化テー
ブル選択番号Ｓ（ｋ＋１）＝“３”が選択され、次に符
号化テーブルＳ（ｋ）＝“３”に入力データ語Ｄ（ｋ）
＝７を入力すると、出力符号語Ｃ（ｋ）＝２０が出力さ
れ、符号化テーブル選択番号Ｓ（ｋ＋１）＝“１”が選
択され、そして、符号化テーブルＳ（ｋ）＝“１”に入
力データ語Ｄ（ｋ）＝８を入力すると、出力符号語Ｃ
（ｋ）＝４が出力され、符号化テーブル選択番号Ｓ（ｋ
＋１）＝“２”が選択されることになる。

【００２４】この結果、入力データ語Ｄ（ｋ）として
「４，５，６，７，８（デシマル）」は出力符号語Ｃ
（ｋ）として「０１００１０，００１００１，００００
１０，０１０１００，０００１００（バイナリ）」に符
号化されて順次出力される。従って、前記した５つの出
力符号語Ｃ（ｋ）を順次直接結合した一連の出力符号語
列は、０１００１０００１００１００００１００１０１
０００００１００となり、（１，７）ＲＬＬの制限を満
足する出力符号語列を得ることができる。

【００２５】この例では選択肢が存在するソースコード
が出現をしていないが、このように、図１から図１１に
示した符号化装置によって、図４になる符号化テーブル
を用いることで４ビット毎のソースコードＤ（ｋ）と一
つ前の符号語を出力した際に出力されたＳ（ｋ＋１）を
１ワード（ソースコードでの４ビット長）遅延させたＳ
（ｋ）とによって、（１，７）ＲＬＬ制限を満足する符
号語列を順次直接結合することによって得ることができ
る。

【００２６】ただし、本実施の形態では、４−６変調部
１２は、上記のようにして（１，７）ＲＬＬ制限を満足
する６ビット単位の出力符号語を得るための演算をする
ときに用いる上記の４種類の符号化テーブルを用いて、
後述するように、（１，９）ＲＬＬ制限を満足する６ビ
ット単位の出力符号語を出力するものである。

【００２７】なお、データ語Ｄ（ｋ）と符号語Ｃ（ｋ）
との割り当ては符号化規則を乱さず、かつ、復号に支障
をきたさないよう配置を変えることは可能であり、本発
明の実施は図４の符号化テーブルの構成以外でも有効で
ある。

【００２８】次に、図２に示す４−６変調部１２の構成
について説明する。４−６変調部１２は、入力データ語
（ソースコード）Ｄ（ｋ）と、出力符号語Ｃ（ｋ−１）
と、状態情報Ｓ（ｋ）とが各々入力される符号語選択肢
有無検出回路１２１と、前記４種類の符号化テーブル１
３を用いて符号化を行う符号化テーブルアドレス演算部
／同期語生成部／冗長ビット挿入部（以下、演算部と略
す）１２３と、符号語メモリ１２４及び１２５と、これ
ら符号語メモリ１２４及び１２５に対応して設けられた
ＤＳＶ演算メモリ１２６及び１２７と、選択判定部１２
８と、メモリ制御／符号出力部１２９とから構成されて
いる。

【００２９】符号語選択肢有無検出回路１２１は、入力
データ語Ｄ（ｋ）と演算部１２３からの状態情報Ｓ
（ｋ）と出力符号語Ｃ（ｋ−１）のＬＳＢ側のセロラン
長とに基づいて、後述する図５に示すＤＳＶ極性の異な
る７つの条件のいずれかを満足するかどうか検出し、条
件を満足するとき選択肢有り、満足しないとき選択肢無
しを示す選択肢検出結果を演算部１２３へ出力する。

【００３０】演算部１２３は、上記の選択肢検出結果と
入力データ語とを入力として受け、選択肢検出結果に基
づいて４種類の符号化テーブル１３のアドレスを算出
し、算出した一つ又は二つのアドレスに対応する一つ又
は二つの符号化テーブル１３を用いて入力データ語Ｄ
（ｋ）から演算生成した符号語Ｃ（ｋ）０及びＣ（ｋ）
１を、符号語メモリ１２４及び１２５へ供給する。ま
た、演算部１２３は、１同期フレーム周期で固定パター
ンの同期語を発生して符号語メモリ１２４及び１２５へ
出力し、また、後述するアルゴリズムに従ってＮデータ
シンボル周期単位毎に冗長ビットを生成して符号語メモ
リ１２４及び１２５へ出力する。

【００３１】符号語メモリ１２４は、演算部１２３から
の符号語Ｃ（ｋ）０を蓄積し、符号語メモリ１２５は、
演算部１２３からの符号語Ｃ（ｋ）１を蓄積する。ＤＳ
Ｖ演算メモリ１２６及びＤＳＶ演算メモリ１２７は、符
号語Ｃ（ｋ）０、Ｃ（ｋ）１が符号語メモリ１２４、符
号語メモリ１２５から入力される毎に、ＣＤＳ（Codewo
rd Digital Sum）の計算を行い、このＣＤＳ値と現在の
ＤＳＶ値とからＤＳＶ値を更新する。なお、ＣＤＳ値
は、符号語をＮＲＺＩ変換した後に１を＋１、０を−１
として符号化単位、すなわち６ビット単位で加算した結
果である。

【００３２】選択判定部１２８は、ＤＳＶ演算メモリ１
２６及び１２７からそれぞれ出力されるＤＳＶ値の絶対
値を用いて大小比較を行い、その比較結果に応じてメモ
リ制御／符号出力部１２９を制御して、符号語メモリ１
２４及び１２５の各々から出力される符号語の一方を選
択出力させる回路で、例えば図７に示す如き構成とされ
ている。

【００３３】図７において、選択判定部１２８はＤＳＶ
演算メモリ１２６及び１２７からそれぞれ出力されるＤ
ＳＶ値に対し、絶対値を算出する絶対値演算部１２８１
及び１２８２と、加算器１２８３及び１２８４と、レジ
スタ１２８５及び１２８６と、比較部１２８７とから構
成されている。加算器１２８３はレジスタ１２８５の出
力と絶対値演算部１２８１からの第１のＤＳＶ絶対値と
を加算して第１の加算値を得てレジスタ１２８５に供給
してここで保持させる。同様に、加算器１２８４はレジ
スタ１２８６の出力と絶対値演算部１２８２からの第２
のＤＳＶ絶対値とを加算して第２の加算値を得てレジス
タ１２８６に供給してここで保持させる。

【００３４】ＤＳＶ演算メモリ１２６及び１２７内のＤ
ＳＶ値は、入力データ語から符号語への変換毎に更新さ
れる。更新されたＤＳＶ値は絶対値演算部１２８１及び
１２８２により絶対値とされた後、加算器１２８３及び
１２８４において、対応して設けられたレジスタ１２８
５及び１２８６からの今までのＤＳＶの絶対値と加算さ
れて第１及び第２の加算値としてレジスタ１２８５及び
１２８６に供給されて格納される。従って、レジスタ１
２８５及び１２８６内には、今までの変換毎のＤＳＶ絶
対値が積算されている。

【００３５】比較部１２８７は、選択判定部１２８から
選択肢検出信号を受けると、上記のレジスタ１２８５及
び１２８６からの第１及び第２の加算値を大小比較し、
レジスタ１２８５の第１の加算値（ＤＳＶ絶対値の積算
値）がレジスタ１２８６の第２の加算値（ＤＳＶ絶対値
の積算値）より小であれば、図２に示した符号語メモリ
１２４から出力される符号語を出力符号語としてメモリ
制御／符号出力部１２９から選択出力させ、逆に、レジ
スタ１２８５の第１の加算値（ＤＳＶ絶対値の積算値）
がレジスタ１２８６の第２の加算値（ＤＳＶ絶対値の積
算値）以上であれば、図２に示した符号語メモリ１２５
から出力される符号語を出力符号語としてメモリ制御／
符号出力部１２９から選択出力させるように、メモリ制
御／符号出力部１２９に対して判定信号を出力して制御
する。

【００３６】これと同時に、比較部１２８７は、レジス
タ１２８５及び１２８６の第１及び第２の加算値（ＤＳ
Ｖ絶対値の積算値）を値０へクリアする。従って、レジ
スタ１２８５及び１２８６は、変換に際し、選択肢が発
生する各区間におけるＤＳＶ絶対値の積算結果を各々保
持していることになる。

【００３７】なお、本実施の形態では符号語メモリを１
２４及び１２５の２つ用意し、符号語選択肢有無検出回
路１２１で選択肢をもつＤ（ｋ）が検出された場合、す
ぐに出力符号語を出力させる構成であるが、符号語メモ
リは２つに限られたものではなく、選択肢をもつＤ
（ｋ）が検出された場合、すぐに出力符号語を出力する
必要はなく、さらに何個かのメモリをもち、選択可能な
ソースコードをいくつか見て一番ＤＳＶの小さな符号語
列を選択出力する方法でも有効である。

【００３８】再び図２に戻って説明するに、符号語選択
肢有無検出回路１２１によって選択肢があるソースコー
ドＤ（ｋ）が検出された場合、選択判定部１２８によっ
て、ＤＳＶ演算メモリ１２６とＤＳＶ演算メモリ１２７
に蓄えられているＤＳＶを用いて、今までのＤＳＶ絶対
値とから符号語メモリ１２４及び１２５のどちらの符号
語メモリから出力される符号語を外部へ出力するかの選
択が判定されるが、メモリ制御／符号出力部１２９で選
択判定部１２８からの判定信号入力により、一方の符号
語メモリに蓄えられた符号語を選択し出力符号語として
外部出力すると同時に、選択されなかった方の符号語メ
モリとＤＳＶ演算メモリの内容を、選択した方の符号語
メモリとＤＳＶ演算メモリの内容に入れ替える。

【００３９】次に、図５を用いて符号語選択肢有無検出
回路１２１の動作について詳細に説明をする。図５は
（１，９）ＲＬＬの場合の選択肢有無演算回路１２１が
なす動作について条件をまとめた図である。同図中、冗
長ビットにかかわる部分は後で詳しく説明をする。ここ
での条件は、（１，７）ＲＬＬ制限で使用する４種類の
符号化テーブルを使用した（１，９）ＲＬＬ制限のＤＳ
Ｖ制御のための条件である。

【００４０】図５において、Ｓ（ｋ）はｋシンボル目の
状態（４種類の符号化テーブルの符号化テーブル番号で
０〜３のいずれかの値）、Ｌ（ｋ−１）はｋ−１シンボ
ルの符号語Ｃ（ｋ−１）のＬＳＢ側のゼロラン長、すな
わち、ビット０の連続個数、Ｄ（ｋ）はｋシンボル目に
対応する４ビットの入力データ語を示す。また、条件は
条件１〜条件７までの全部で７つの条件がある。

【００４１】条件１についてみると、状態Ｓ（ｋ）が”
３”の場合（Ｓ（ｋ）＝３の符号化テーブル使用時）、
一つ前の符号語のＬＳＢ側のビット０の連続個数Ｌ（ｋ
−１）が、”４”または”５”の時、すなわち、「０１
００００」か「１０００００」の時には入力データＤ
（ｋ）が６以下の場合、Ｓ（ｋ）＝１の符号化テーブル
にある対応する符号語と交換が可能であることを示して
いる。同様に、条件１では、Ｌ（ｋ−１）が”６”で、
かつ、Ｄ（ｋ）が”０”か”１”か”３”か”５”の場
合、Ｓ（ｋ）＝１の符号化テーブルにある対応する符号
語と交換が可能であることを示している。

【００４２】条件２は、Ｓ（ｋ）が”２”の場合、Ｌ
（ｋ−１）が”５”か”６”でＤ（ｋ）が”７”以上、
あるいはＬ（ｋ−１）が”４”でＤ（ｋ）が”１０”以
上の時、Ｓ（ｋ）＝１の符号化テーブルにある対応する
符号語と交換が可能であることを示す。

【００４３】条件３は、Ｓ（ｋ）が”２”の場合、Ｌ
（ｋ−１）が”１”以上”４”以下のとき、Ｄ（ｋ）＝
０または５の場合、Ｓ（ｋ）＝０の符号化テーブルにあ
る対応する符号語と交換が可能であることを示す。

【００４４】条件４は、冗長ビットの直前以外はＳ
（ｋ）＝２の時、Ｌ（ｋ−１）＝１でＤ（ｋ）が”１
３”または”１５”の時、Ｓ（ｋ）＝０の符号化テーブ
ルと交換が可能であり、また、冗長ビットの直前ではＬ
（ｋ−１）＝１で、Ｄ（ｋ）＝１５で、Ｄ（ｋ＋１）
は”７”以上または”０”または”５”の場合はＳ
（ｋ）＝０の符号化テーブルにある対応する符号語と交
換が可能であることを示す。

【００４５】条件５は、Ｓ（ｋ）＝２の場合、冗長ビッ
トの直前以外はＬ（ｋ−１）＝２でＤ（ｋ）＝１３また
は１５の場合、Ｓ（ｋ）＝０の符号化テーブルにある対
応する符号語と交換可能であることを示す。

【００４６】条件６は、Ｓ（ｋ）＝２の場合、冗長ビッ
トの直前以外はＬ（ｋ−１）＝３で、Ｄ（ｋ）＝１３で
Ｄ（ｋ＋１）が”６”以下または”１３”または”１
５”の場合、Ｓ（ｋ）＝０の符号化テーブルにある対応
する符号語と交換が可能であることを示す。

【００４７】条件７は、Ｓ（ｋ）＝２の場合、冗長ビッ
トの直前以外はＬ（ｋ−１）＝３で、Ｄ（ｋ）＝１５で
Ｄ（ｋ＋１）が”７”以上または”０”または”５”の
場合、Ｓ（ｋ）＝０の符号化テーブルの対応する符号語
と交換が可能であることを示す。

【００４８】以上の条件１から条件７までの交換が可能
な２つの符号化テーブルの対応する符号語同士は、図４
からわかるように符号ビットに含まれる１の数の偶奇性
が異なって配置がなされ、かつ、次の状態Ｓ（ｋ＋１）
が等しく配置がなされている。また交換によっても
（１，９）ＲＬＬ制限は破壊されない。符号語選択肢有
無検出回路１２１は、上記の条件１から条件７までのど
れか一つの条件を満足するときは、選択肢有りを示す選
択肢検出結果を演算部１２３へ出力し、どの条件も満足
しないときには、選択肢無しを示す選択肢検出結果を演
算部１２３へ出力する。

【００４９】”１”の数の偶奇性が異なることでＤＳＶ
制御が可能なことは、図８（Ａ）、（Ｂ）に示すよう
に、出力符号語Ｃ（ｋ）に含まれるビット１の偶奇性が
異なることによって、ＮＲＺＩ変調した後の出力レベル
が反転されることによって明らかである。以上により、
（１，９）ＲＬＬ制限を満足した上で、ＤＳＶ制御を行
うことが可能である。

【００５０】以上説明したように、本実施の形態によれ
ば、入力データ語Ｄ（ｋ）に対応する出力符号語Ｃ
（ｋ）と、次の符号語を符号化するために使用される符
号化テーブルを指定する符号化テーブル指定情報Ｓ（ｋ
＋１）を含んだ複数の符号化テーブル１３を用いること
によって、（１，９）ＲＬＬ制限を持つ符号生成可能な
符号化装置の実現が可能であるが、さらにＤＣ成分を抑
圧するために、（１，９）ＲＬＬ制限を乱さないよう
に、冗長ビットを挿入する。

【００５１】次に、本発明による冗長ビットの挿入につ
いて、図４、図９、図１０を用いて説明を行う。図９は
４−６変調部１２から出力されるディジタル信号の信号
フォーマットを示す。同図に示すように、４−６変調部
１２の出力信号の１同期フレームは、演算部１２３で生
成されて挿入される固定パターンの同期語ｂ１に続い
て、Ｎデータシンボルｂ１、ｂ２、ｂ３、...毎に冗長
ビットｃ１、ｃ２、ｃ３、...を挿入した構成である。

【００５２】上記の冗長ビットは、図１０に示すよう
に、先行符号語のＬＳＢが”１”の場合は、”０１”ま
たは”００”を取ることができ、先行符号語のＬＳＢ
が”０”の場合は”１０”または”００”を取ることが
できる。冗長ビットは”０１”に対して、”００”がＤ
ＳＶ極性を逆極性にすることが可能であり、同様に”１
０”に対して”００”はＤＳＶ極性を逆極性にすること
が可能である。例えば、”０１”や”１０”では出力信
号の極性反転が１回発生するのに対し、”００”では極
性反転は発生しないからである。

【００５３】ここで、図５の説明に述べたように、図４
の符号化テーブル用いて（１，９）ＲＬＬ制限による符
号語の生成が可能であり、冗長ビットが”００”の場合
でも（１，９）ＲＬＬ制限をすることができる。すなわ
ち、本実施の形態によれば、図９に示したように、２ビ
ットの冗長ビットをＮデータシンボル間隔という所定の
間隔毎に挿入することによって、必ずＤＳＶ極性が逆の
符号語系列を生成することが可能である。

【００５４】例えば、Ｓ（１）＝２からＤ（１）＝３、
Ｄ（２）＝１５、Ｄ（３）＝６を符号化すると共に、Ｃ
（２）を先頭に冗長ビットを挿入する場合、図４に従っ
て符号化を行うと、Ｃ（１）＝０１０００１であり、Ｓ
（２）＝０、Ｃ（２）＝０００００００、Ｓ（３）＝
２、Ｃ（３）＝０１００１０となり、Ｃ（２）を含む区
間でゼロラン長”７”が発生する。Ｃ（１）はＬＳＢが
１であるため、挿入する冗長ビットは００若しくは０１
になり、図１２に示すように、ゼロラン長”９”を超え
ることがない。このとき図示したＮＲＺＩ変換後の出力
波形から分かるように、冗長ビット挿入部分において波
形の反転・非反転が選択可能となり、Ｃ（１）直後のＤ
ＳＶが０であった場合、Ｃ（３）直後のＤＳＶは８（図
１２（Ａ））又は−６（図１２（Ｂ））であり、以降の
ＤＳＶ極性を変更可能となっていることが分かる。な
お、冗長ビットは現在符号化しようとしている符号ビッ
トの前でも後でも挿入することは可能である。

【００５５】次に、本発明の一実施の形態による、冗長
ビットを挿入した場合にもＤＳＶ制御が可能な動作につ
いて、図１１のフローチャートを併せ参照して説明す
る。まず、演算部１２３に初期テーブルが設定される
（ステップ１０１）。この初期テーブルは、同期語等に
後続する符号語の符号化テーブル番号Ｓ（ｋ）を決定す
ることで設定が可能である。

【００５６】続いて、４ビットの入力データ語（ソース
コード）Ｄ（ｋ）を４−６変調部１２に入力し（ステッ
プ１０２）、Ｓ（ｋ）とＤ（ｋ）とによって図４の符号
化テーブルを使用して符号化を行う。この符号化の過程
で一つ前に符号化した入力データ語Ｃ（ｋ−１）を見
て、そのＬＳＢ側のゼロラン長を演算するとともに、Ｌ
ＳＢのビットを検出する。その後、次は冗長ビットが付
加される符号語かどうかを判断し（ステップ１０３）、
そうでない場合は、符号語の選択肢があるかどうかを図
９の条件に従って符号語選択肢有無検出回路１２１が判
断する（ステップ１０４）。

【００５７】符号語選択肢有無検出回路１２１は、演算
部１２３から供給される初期設定された状態情報（符号
化テーブル番号）Ｓ（ｋ）と、一つ前に符号化した入力
データ語Ｃ（ｋ−１）のＬＳＢ側のゼロラン長Ｌ（ｋ−
１）と、入力データ語Ｄ（ｋ）とに基づいて、前記図５
と共に説明した７つの条件のどれかを満足するかどうか
検出し、７つの条件のどれも満足しない場合、すなわ
ち、図４の符号化テーブルに選択可能符号語が存在しな
い場合は、選択肢無しの選択肢検出結果を演算部１２３
に供給し、演算部１２３においてＳ（ｋ）の符号化テー
ブルを用いて出力される同じ符号語をＣ（ｋ）０、Ｃ
（ｋ）１として符号語メモリ１２４及び１２５にそれぞ
れ出力させて記憶させる（ステップ１０８）。

【００５８】ＤＳＶ演算メモリ１２６及びＤＳＶ演算メ
モリ１２７は、符号語Ｃ（ｋ）０、Ｃ（ｋ）１が符号語
メモリ１２４、符号語メモリ１２５から入力される毎
に、ＣＤＳの計算を行い、このＣＤＳ値と過去に選択さ
れて記憶されているすべての出力符号語から得られたＤ
ＳＶ値とからＤＳＶ値を更新する（ステップ１０９）。

【００５９】一方、ステップ１０４で、符号語選択肢有
無検出回路１２１が前記図５と共に説明した７つの条件
のどれかを満足すると判定したとき、すなわち、図４の
符号化テーブルに選択可能符号語が存在する場合は、選
択肢有りの選択肢検出結果を演算部１２３及び選択判定
部１２８にそれぞれ供給し、選択判定部１２８において
選択判定を行わせ、選択された符号語メモリ１２４又は
１２５からの符号系列を出力させる（ステップ１０
５）。

【００６０】例えば、２つ目以降のデータ語入力におい
て、演算部１２３からの状態情報Ｓ（ｋ）が”２”で、
直前の出力符号語Ｃ（ｋ−１）のＬＳＢ側のゼロラン長
Ｌ（ｋ−１）が”４”で、入力データ語Ｄ（ｋ）が”
５”である場合、図５の条件３を満足するので、このと
き符号語選択肢有無検出回路１２１から選択肢有りの選
択肢検出結果（符号化テーブル番号を含む）が出力され
る。この選択肢検出結果に基づき、選択判定部１２８は
図７と共に説明したように、ＤＳＶ演算メモリ１２６及
び１２７の各出力ＤＳＶ値の絶対値をとり、その絶対値
と今までに記憶したＤＳＶの絶対値の累積値とを加算し
て、それらの２種類の累積値同士を大小比較して、値が
小さい方に対応する符号語メモリ１２４又は１２５から
の符号語を出力符号語として選択するようにメモリ制御
／符号出力部１２９を制御する。これがステップ１０５
の動作である。

【００６１】続いて、メモリ制御／符号出力部１２９
は、出力符号語として選択しなかった方の符号語を出力
している符号語メモリ（符号語メモリ１２４の出力符号
語を選択した場合は符号語メモリ１２５、符号語メモリ
１２５の出力符号語を選択した場合は符号語メモリ１２
４）の内容を選択した出力符号語の内容と同じにすると
共に、選択しなかった方の符号語メモリに対応している
ＤＳＶ演算メモリ（符号語メモリ１２４の出力符号語を
選択した場合はＤＳＶ演算メモリ１２７、符号語メモリ
１２５の出力符号語を選択した場合はＤＳＶ演算メモリ
１２６）の内容を選択した方の符号語メモリに対応して
いるＤＳＶ演算メモリと同じ内容とする（ステップ１０
６）。

【００６２】続いて、演算部１２３は、符号語候補とし
て選択が可能な符号語をＳ（ｋ）で決定される一方の符
号化テーブルと他方の符号化テーブルから選択をし、Ｃ
（ｋ）０、Ｃ（ｋ）１として出力する（ステップ１０
７）。上記の具体例の場合は図５の条件３を満足するの
で、演算部１２３はこのとき符号化テーブル番号Ｓ
（ｋ）が”０”と”２”の二つの符号化テーブルを使用
し、Ｓ（ｋ）＝０の符号化テーブルを使用して得られた
出力符号語Ｃ（ｋ）はＣ（ｋ）０として符号語メモリ１
２４へ出力し、Ｓ（ｋ）＝２の符号化テーブルを使用し
て得られた出力符号語Ｃ（ｋ）はＣ（ｋ）１として符号
語メモリ１２５へ出力する。

【００６３】その後、符号語メモリ１２４、符号語メモ
リ１２５に蓄積された符号語Ｃ（ｋ）０、Ｃ（ｋ）１の
それぞれについてＣＤＳが計算され、ＤＳＶ演算メモリ
１２６、１２７は、計算されたＣＤＳを今までのＤＳＶ
値と加算してＤＳＶ値を更新する（ステップ１０８、１
０９）。そして、全ての符号化が行われたかどうか判定
され（ステップ１１０）、全ての符号化が行われていな
い場合は再びステップ１０２の処理に戻る。

【００６４】また、ステップ１０３で次の符号語は冗長
ビットが付加される符号語であると判定された場合（図
９に示したように、冗長ビットはＮデータシンボル毎に
付加される）、ステップ１０５と同様の選択判定を行
い、選択された符号語メモリからの符号語系列をメモリ
制御／符号出力部１２９から出力する（ステップ１１
１）。その後、選択した符号語系列に選択しなかった符
号語メモリの内容を入れ替えると同時に、ＤＳＶ演算メ
モリを採用した値に採用しなかった値を入れ替える（ス
テップ１１２）。

【００６５】その後、図１０と共に説明したように、符
号語のＬＳＢによって、冗長ビットパターンを選択し
て、符号語に冗長ビットの一方を付加した符号語をＣ
（ｋ）０、もう一方の冗長ビットを付加した符号語をＣ
（ｋ）１とし（ステップ１１３）、それらの符号語Ｃ
（ｋ）０、Ｃ（ｋ）１のそれぞれを符号語メモリ１２
４、１２５に供給して蓄積させた後、Ｃ（ｋ）０、Ｃ
（ｋ）１それぞれについてＣＤＳを計算して、ＤＳＶ演
算メモリ１２６及び１２７の内容をＣＤＳ値を加算して
更新する（ステップ１０８、１０９）。以上の操作を符
号化の終了（ステップ１１０）まで行うことによって冗
長ビットを含んだＤＣ成分が抑圧された符号語の生成が
終了する。

【００６６】さて、図５で説明したように、冗長ビット
の挿入によって符号語変換可能な場合が異なる条件が出
てくる。例えば、条件４では冗長ビットの直前では交換
条件を違えているが、これは２ビットの冗長ビットが”
００”となった場合でも、（１，９）ＲＬＬ制限を維持
するための処理である。また、同様に、冗長ビットの直
後ではＬ（ｋ−１）＝６の場合の符号語変換は行わな
い。この処理によって冗長ビットが挿入された場合も
（１，９）ＲＬＬ制限が維持できるのである。

【００６７】以上説明したように、本実施の形態によれ
ば、入力データ語Ｄ（ｋ）に対応する出力符号語Ｃ
（ｋ）と、次の符号語を符号化するために使用される符
号化テーブルを指定する符号化テーブル特定情報Ｓ（ｋ
＋１）を含んだ複数の符号化テーブル１３を用いて、２
進数の系列として出力される出力符号語に所定のデータ
語毎に２ビットの冗長ビットを挿入することによって、
（１，９）ＲＬＬ制限を満足しつつ、必ずＤＳＶの制御
が可能となることが明らかである。

【００６８】なお、本発明は以上の実施の形態に限定さ
れるものではなく、ＤＳＶの制御則を満たしながら、例
えば８ビットのデータ語を１２ビットの符号語ビットに
割り当てるように、４の整数倍のビットからなるデータ
語を６の整数倍の符号ビットに変換する符号化テーブル
の構成は、上記の実施の形態から容易に類推ができ、本
発明に含まれることは明らかである。

【００６９】また、本発明は、図２の符号語選択肢検出
回路１２１、演算部１２３、符号語メモリ１２４及び１
２５、ＤＳＶ演算メモリ１２６及び１２７、選択判定部
１２８並びにメモリ制御／符号出力部１２９をコンピュ
ータにより機能させるコンピュータプログラムを含むも
のである。このコンピュータプログラムは、図１の符号
化装置１に直接ローディングして機能させる場合は勿論
のこと、通信ネットワークを介してサーバから配信され
たものを符号化装置１にローディングする場合も包含す
る。

【００７０】

【発明の効果】以上説明したように、本発明によれば、
ｐビットの入力データ語を複数の符号化テーブルを用い
てｑビット（ただし、ｑ＞ｐ）の符号語に符号化して、
所定のランレングス制限規則を適用したビット列として
出力するに際し、特定の入力データ後に対しては、複数
種類の符号語を対応させ、これらから適切に選択するこ
とによって、出力ビット列のＤＳＶを制御するにあた
り、符号語の選択は、選択可能な変換時点のＤＳＶの絶
対値から起算し、選択可能な符号語ごとに符号化を行
い、符号化中のＤＳＶの絶対値を積算し、積算結果の比
較を基に選択を決定する構成としたため、従来行われて
いたＤＳＶの直接比較によるＤＣ抑圧に対し、同じ冗長
度ではより高い抑圧能力を発揮することができ、ＤＣ抑
圧効果が同じ場合は、より冗長度を削減できる。

【図面の簡単な説明】

【図１】本発明の符号化装置の一実施の形態のブロック
図である。

【図２】本発明の符号化装置の要部の一実施の形態のブ
ロック図である。

【図３】（１，７）ＲＬＬ制限を満足する６ビットの符
号語種類である。

【図４】本発明の一実施の形態で使用する符号化テーブ
ルを示す図である。

【図５】本発明の符号化装置による（１，９）ＲＬＬ制
限を満たすために二つの符号化テーブルの交換可能条件
を説明するための図である。

【図６】４ビット単位の入力データ語Ｄ（ｋ）を（１，
７）ＲＬＬ制限により符号化する際に使用する図４の符
号化テーブルの選択情報と出力符号語を説明する図であ
る。

【図７】図２中の選択判定部の一例のブロック図であ
る。

【図８】出力符号語Ｃ（ｋ）に含まれるビット１の偶奇
性が異なることによってＮＲＺＩ変調した後の出力レベ
ルが反転されることを示す図である。

【図９】本発明の符号化装置による出力信号のフォーマ
ットの一例を示す図である。

【図１０】本発明の符号化装置に用いられる先行符号語
の種類と冗長ビットパターンとの関係を示す図である。

【図１１】図２に示す符号化装置の符号化動作を説明す
るためのフローチャートである。

【図１２】冗長ビットが異なることによってＮＲＺＩ変
調した後のＤＳＶの極性が反転されることを示す図であ
る。

【符号の説明】

１ 本発明の符号化装置 ２ 記録媒体 ３ 伝送媒体 １１ フォーマット部 １２ ４−６変調部 １３ 符号化テーブル １４ ＮＲＺＩ変換回路 １５ 記録駆動回路 ３１ 伝送符号化手段 １２１ 符号語選択肢有無検出回路 １２３ 符号化テーブルアドレス演算部／同期語生成部
／冗長ビット挿入部（演算部） １２４、１２５ 符号語メモリ １２６、１２７ ＤＳＶ演算メモリ １２８ 選択判定部 １２９ メモリ制御／符号出力部 １２８１、１２８２ 絶対値演算部 １２８３、１２８４ 加算器 １２８５、１２８６ レジスタ １２８７ 比較部

フロントページの続き (72)発明者 沖 剛 神奈川県横浜市神奈川区守屋町３丁目12番 地 日本ビクター株式会社内 Ｆターム(参考） 5D044 BC01 BC04 CC04 GL21 GL22

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ｐビットの入力データ語をｑビット（た
   だし、ｑ＞ｐ）の符号語に符号化して、所定のランレン
   グス制限規則を適用したビット列として出力するに際
   し、入力データ語に対して複数種類の符号語を対応さ
   せ、これら複数種類の符号語のから特定の符号語を選択
   して出力することによりＤＳＶ制御を行う符号化方法に
   おいて、 前記符号語の選択に際し、選択可能な変換時点のＤＳＶ
   の絶対値から起算し、選択可能な符号語毎に符号化を行
   って前記ＤＳＶの絶対値を積算し、選択実行時に、複数
   の符号化の各々について、前記ＤＳＶの絶対値の積算結
   果を大小比較することにより符号語を選択して、符号語
   を出力することを特徴とする符号化方法。
2. 【請求項２】 ｐビットの入力データ語をｑビット（た
   だし、ｑ＞ｐ）の符号語に符号化して、所定のランレン
   グス制限規則を適用したビット列として出力するに際
   し、出力される前記符号語列に対し、所定数の符号語毎
   に複数種類のパターンから選択された一のパターンの冗
   長ビットを付加することによりＤＳＶ制御を行う符号化
   方法において、 前記冗長ビットの選択に際し、選択可能な時点のＤＳＶ
   の絶対値から起算し、選択可能な冗長ビット毎に符号化
   を行って前記ＤＳＶの絶対値を積算し、選択実行時に、
   複数の冗長ビットを付加した符号化の各々について、前
   記ＤＳＶの絶対値の積算結果を大小比較することによ
   り、前記冗長ビットを選択して、符号語及び冗長ビット
   を出力することを特徴とする符号化方法。
3. 【請求項３】 ｐビットの入力データ語をｑビット（た
   だし、ｑ＞ｐ）の符号語に符号化して、所定のランレン
   グス制限規則を適用したビット列として出力するに際
   し、入力データ語に対して複数種類の符号語を対応さ
   せ、これら複数種類の符号語から特定の符号語を選択し
   て出力することによりＤＳＶ制御を行う符号化装置にお
   いて、 前記入力データ語に対し符号語の選択肢があるかどうか
   を検出する検出回路と、 前記検出回路から供給される選択肢検出結果が選択肢有
   りを示しているときには、前記入力データ語に対応する
   前記複数種類の符号語を出力し、前記検出回路からの検
   出結果が選択肢無しのときは、前記入力データ語に対応
   する一種類の符号語を出力する演算部と、 前記演算部から複数の経路を経て出力される複数種類又
   は一種類の符号語のそれぞれに対して、出力符号語を出
   力した時点以降の出力符号語と直前に前記演算部から入
   力された符号語とを蓄積すると共に、過去に選択された
   出力符号語と直前に前記演算部から入力された符号語と
   から得られるＤＳＶ値を記憶する複数の記憶手段と、 前記複数の記憶手段から供給される直前の符号語までの
   各ＤＳＶ値の絶対値の積算値同士を比較し、最も小さな
   積算値に対応する記憶手段の符号語を選択出力させると
   共に、前記複数の記憶手段のうち選択されていない前記
   記憶手段の内容を選択された記憶手段の内容に入れ替え
   る出力手段とを有し、前記出力手段は、選択可能な変換
   時点のＤＳＶの絶対値から起算し、選択可能な符号語毎
   に符号化を行って前記ＤＳＶの絶対値を積算することを
   特徴とする符号化装置。
4. 【請求項４】 ｐビットの入力データ語をｑビット（た
   だし、ｑ＞ｐ）の符号語に符号化して、所定のランレン
   グス制限規則を適用したビット列として出力するに際
   し、出力される前記符号語列に対し、所定数の符号語毎
   に複数種類のパターンから選択された一のパターンの冗
   長ビットを付加することによりＤＳＶ制御を行う符号化
   装置において、 前記所定数の符号語毎に前記複数種類のパターンの冗長
   ビットを付加する演算部と、 前記演算部から前記冗長ビットのパターン毎に複数の経
   路を経て出力される符号語及び冗長ビットのそれぞれに
   対して、出力符号語を出力した時点以降の出力符号語及
   び冗長ビットと直前に前記演算部から入力された符号語
   及び冗長ビットとを蓄積すると共に、過去に選択された
   出力符号語及び冗長ビットと直前に前記演算部から入力
   された符号語及び冗長ビットとから得られるＤＳＶ値を
   記憶する複数の記憶手段と、 前記複数の記憶手段から供給される直前の符号語及び冗
   長ビットまでの各ＤＳＶ値の絶対値の積算値同士を比較
   し、最も小さな積算値に対応する前記記憶手段の符号語
   及び冗長ビットを選択出力させると共に、前記複数の記
   憶手段のうち選択されていない前記記憶手段の内容を選
   択された記憶手段の内容に入れ替える出力手段とを有
   し、前記出力手段は、選択可能な変換時点のＤＳＶの絶
   対値から起算し、選択可能な冗長ビット毎に符号化を行
   って前記ＤＳＶの絶対値を積算することを特徴とする符
   号化装置。
5. 【請求項５】 請求項１記載の符号化方法により符号化
   された符号語がＮＲＺＩ変換されて記録されていること
   を特徴とする記録媒体。
6. 【請求項６】 請求項２記載の符号化方法により符号化
   された符号語及び冗長ビットからなる信号がＮＲＺＩ変
   換されて記録されていることを特徴とする記録媒体。
7. 【請求項７】 請求項３又は４記載の符号化装置の前記
   検出回路と、前記演算部と、前記複数の記憶手段と、前
   記出力手段としてコンピュータを機能させることを特徴
   とするコンピュータプログラム。