JPS63260226A

JPS63260226A - ８−９コード化方式

Info

Publication number: JPS63260226A
Application number: JP63083777A
Authority: JP
Inventors: Ii Basubii Buruusu; ブルース　イー　バスビー
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1987-04-06
Filing date: 1988-04-05
Publication date: 1988-10-27
Also published as: US4775985A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、デジタル磁気記録における８−９ブロツク・
コーディング、詳しくは、独自の同期ワードを使用する
この種のコード化（符号化）に関するものである。

〔従来の技術〕

一般にデジタル磁気記録においては、コード化されたワ
ードの幾つかの特性をレコーダのチャンネル特性に合わ
せるため、チャンネルコード化が行われている。磁気記
録機は非常に低い周波数又は直流（ｄｃ）を再生できな
いので、デジタルビデオテープレコーダ（ＶＴＲ）では
、８／１０ブロツク・コード、変形ミラー・コード（Ｍ
２）、インターリーブＮＲ２１，３レベル・コードのよ
うな直流なしのチャンネルコード化が主として行われて
きた。

１９８３年９月発行のＳＭＰＴＥ　ジャーナルの９１８
〜９２２Ｘ　掲ａのヒロフミ・ヨシダ、トシュキ・シマ
ダ。

ヨシフカ・ハシモトらによる論文「８−９ブロツクコー
ド、デジタル磁気記録のための直流なしチャンネルコー
ド」において、デジタル磁気記録のための新しい直流な
しチャンネルコードが報告された。この論文において、
著者は、そのチャンネルコード方法は２つの過程（プロ
セス）の組合わせと考えられる、と述べている。第１の
過程は、ｍビットのデータワードを記録用の連続ビット
をなすように連結されたｎビットのコードワードに変換
することである。第２の過程は、そのコードワードを基
本的な変調方法ＮＲＺ又はＮＲ２１（ｎｏｎｒｅｔｕｒ
ｎ　ｔｏ　ｚｅｒｏ又はｎｏｎｒｅｔｕｒｎ　ｔｏ　ｚ
ｅｒｏ　１ｎｖｅｒｓｅ）により変調することである。

ｍビット・データワードを予め定めた参照（ルックアッ
プ）テーブルすなわちディクショナリー（データ／コー
ド対照表）を用いてｎビット・コードワードに変換する
場合、そのコード化方法をブロック・コーディングとい
う。

このコード化方式を理解するには、幾つかの用語を定義
しなければならない。ｍ／ｎの比をコードレートと呼ぶ
。通常、もとのデータのビット間隔（Ｔ）を基準にとり
（第２図）、コード化されるデータレートをそれぞれ基
準データレートに正規化する。磁気変移（ｔｒａｎｓｉ
ｔｉｏｎ）間の最小及び最大時間間隔をそれぞれＴｍ１
ｎ及びＴｍａｘで表わす。

記録波形の連続的な積分をデジタル和変動（ＤＳＶ）と
いう。ＤＳＶの計算には、２進レベルを±１と仮定する
。コードのＤＳＶが無限に大きくなる場合、そのコード
は記録できない直流分を有する。ＤＳＶが有限であれば
、そのコードには直流が含まれない。コードワード・デ
ジタル和（ＣＤＳ）とは１コードワードの始めから終わ
りまでのデジタル相変ｆｉ（ＤＳＶ）のことである（第
２図）。

８−９ＮＲＺのコードワードにおけるビット数は奇数で
あるので、ＣＤＳがゼロのコードワードを得ることは不
可能である。しかし、１対２の対応関係を作る′ことに
より、８／９　Ｎ　ＲＺコードを無直流とすることがで
きる。まず、５１２（２”）　　のコードワードをそれ
ぞれ逆ＣＤＳ極性をもつ２５６のコードワードの２群に
分ける。次に、コード化された波形のＤＳＶを見ながら
、ＤＳＶを有限とするよ□うに適当な群のコードワード
を選択するのである。

〔発明が解決しようとする課題〕

上述したコード化方式の問題は、与えられた任意のデー
タに対し再生プロセスを同期させるための独自の連続ビ
ットがないことである。現在用いられている同期方法に
、確率的プロセスを用いるものがある。これは、データ
を８−９コード化する前にかきまぜ、かきまぜていない
一定の９ビット・バイト列を同期化パターンとして使用
するもので、このパターンがデータとして再生される可
能性が少ないことに基づいて、これを再生時に検出して
同期信号としている。しかし、この同期パターン発生方
法は、少なくとも入力ワードが同期ワードとして再生さ
れる可能性があるので望ましくない。

したがって、入力データと無関係に検出することができ
、且つコードの無直流性を保持する独自の同期ワード・
パターンが要望されている。

〔課題を解７決するための手段〕本発明は、かきまぜていない８ビット・データワードを
９ビット・データワードにマツピングし、どのような８
ビット・データワード流に対しても９ビット・データワ
ード流が短期間平均において同数の「１」と「０」をも
つようにしたタイプのデジタル磁気記録における８−９
ブロツク・コーディングにおいて、９ビット・デジタル
ワード流における同期点を独自に識別することができる
第１及び第２の９ビット・コードワードを選択的に出力
させるようにして上記の課題を解決した。その第１のコ
ードワードは、そのデジタル和変動（ＤＳＶ）がゼロよ
り小さいとき１１１１１１１１１＊（ｌＦＦ＋ｇ）　で
あり、そのデジタル和変動がゼロ以上のとき０００００
００００２（０００Ｉｓ）　である。第２のコードワー
ドは、第１ワードと同じＣＤＳ極性の任意の±Ｉ　ＣＤ
Ｓエントリである。本発明の好適な実施例では、第２の
コードワードは、１０１０１０１０１゜すなわち１５５
＋ｓ（ＣＤ　Ｓ　−＋１）又は０１０１０１０１０□す
なわち〇へＡ、８（ＣＤ　Ｓ　＝−１）である。

〔作用〕

これらのコードワードには、次のような作用がある。

（ａ）最大ＤＳＶをできる限り小さくし、（ｂ）コード
の無直流性を保持し、（Ｃ）ランレングス（ｒｕｎｌｅ
ｎｇｔｈ）が制限され、（ｄ）ビット・クロック同期変
移が得られ、（ｅ）コードワード列は入力デジタルによ
って再生されない。

〔実施例〕

本発明の上述及びその他の目的、特徴及び利点は、以下
の図面について述べる実施例の説明より容易に理解でき
るであろう。

第１図は、本発明による８−９ＮＲＺコード装置（エン
コーダ）の例を示すブロック図であり、第２図は、８−
９ＮＲＺコードの記録波形についての説明図である。

上述のように磁気記録では直流（ｄｃ）が再生されない
ので、デジタル記録をする場合、「１」及び「０」より
成る不規則な入力流からバランスした数の「１」及び「
０」をもつ出力流を発生する必要がある。これは８ビッ
ト入カデータワードの各々に２つの９ビット・コード出
力記号の一方を割当てることによって達成される。すな
わち、各８ビット人カワードに対して定められた２つの
固有の９ビット・コードワードがあり、その９ビット・
コードワードの一方を選択して入力ワードを表わすので
ある。２つの９ビット・コードワードの一方は「１」の
数が多く、他方は「０」の数が多い。２つの９ビット・
コードワードのどちらを選択すべきかは、９ビット・コ
ードワード流の変動（すなわちＤＳＶ）の連続するカウ
ントから出力「１」及び「０」を同数に保つように決定
される。

すなわち、この数がバランスするように適当な方の９ビ
ット・コードワードを選択する。

第２図に、記録波形の例を示す。ＮＲＺコード化におい
ては、コードワードおける「１」と「０」を正及び負の
レベルに記録する。したがって、変移はデータビットが
変化する時にのみ起こる。

第１図において、８ビット・データワードの形の入力デ
ータは、線（１０）よりコードワード参照テーブル（１
２）及びコードワード・デジタル和（ＣＤＳ）参照テー
ブル（１４）に供給される。各入力データワードに対す
るコードワード参照テーブル（１２）の出力は、コード
化による直流成分を決定論的に（ｄｅｔｅｒｍｉｎｉｓ
ｔｉｃａｌｌｙ）　　ゼロに保つように選択した２つの
予め定められた９ビット・コードワードの一方である。

どちらのコードワードを取るべきかの選択は、後述する
デジタル和変動（ＤＳＶ）レジスタ（２４）からの記号
（ｓｉｇｎ）ビット制御信号によって制御される。選択
された９ビット・コードワードは、データ／同期マルチ
プレクサ（多重送信器）　（１６）を介して並直列コン
バータ（１８）に出力される。

各入力データワードに対し、ＣＤＳ参照テーブル（１４
）は、入力データワードの速度で、コードワード参照テ
ーブル（１２）によって選択されることになるコードワ
ードの始めから終りまでのデジタル和変動（ＣＤ　Ｓ　
）を決定する。ＣＤＳ参照テーブル（１４）にはまた、
記号ビット制御信号（２８）が供給される。そして、Ｃ
ＤＳ参照テーブル（１４）はコードワード・デジタル和
（ＣＤ　Ｓ　）をＣＤＳ／同期マルチプレクサ（２０）
に出力し、このマルチプレクサ（２０）は更にＣＤＳを
加算器（２２）の第１の加算入力に出力する。

加算器（２２）の出力はＤＳＶレジスタ（２４）に供給
され、その時のＤＳＶレジスタ（２４）のカウントは加
算器（２２）の第２の加算入力に供給される。ＤＳＶレ
ジスタにおけるカウントの記号（正負符号）は、記号ビ
ット制御信号（２８）となる。コードワード参照テーブ
ル（１２）及びＣＤＳ参照テーブル（１４）は、そのＣ
ＤＳが記号ビット制御信号（２８）の極性と逆の極性で
ある方のコードワードを選択する。

同期の目的のために１つの独自のビット列を出力の９ビ
ット・コードワード流の中へ挿入するため、同期参照テ
ーブル（２６）は、図示しない外部源からの入力同期パ
ルス（３０）に応答して、記号ビット制御信号（２８）
によって決定される１対の９ビット・コードワードの１
つを選択する。この９ビット・コードワードの対の一方
は、記号ビット信号（２８）が負のときは１１１１１１
１１１２（ＩＦＦ、、）　　であり、正のときは０００
００００００．（０００，６）　　である。その９ビッ
ト・コードワード対の他方は、上記９ビット・コードワ
ードの一方と同じＣＤＳ極性の任意の±ＣＤＳエントリ
である。これは、復号（デコーディング）のために保証
された違法なコード化であり、復号の際、容易に同期信
号として検出されるが入力データワードとしては検出さ
れないものである。このような上記９ビット・コードワ
ードの他方は１０１０１０１０１□すなわち１５５．６
（ＣＤ　Ｓ　＝　＋１）又は０１０１０１０１０．すな
わち０＾＾＋ｓ（ＣＤ　Ｓ　＝　　’１）である。

この同期コードワード対は、データ／同期マルチプレク
サ（１６）に出力される。更に、同期参照テーブル（２
６）は、制御信号（３２）を２つのマルチプレクサ（１
６）、　（２０）　　に供給して、それらの出力信号の
選択を制御する。同期制御信号（３２）の指令によし、
データ／同期マルチプレクサ（１６）は上記同期コード
ワード対を並直列コンバータ（１８）に出力し、該コン
バータ（１８）は直流なしＮＲＺコードデータを出力す
る。

上記同期コードワード対のＣＤＳは、ＣＤＳ／同期マル
チプレクサ（２０）に出力される。同期制御信号（３２
）を受けると、同期コードワード対のＣＤＳがマルチプ
レクサ（２０）から加算器（２２）の第１加算入力に供
給される。そこで、上述のようにして、ＣＤＳ参照テー
ブル（１４）からのＣＤＳについてＤＳＶが決められる
。

以上、好適な実施例について本発明を説明したが、特許
請求の範囲において種々の変形・変更が可能であること
は、当業者に明らかであろう。

〔発明の効果〕

本発明によれば、８ビットのデジタル入力データワード
を９ビットのデジタル出力コードワードにコード化する
場合、入力ワードと無関係に検出でき、しかも、９ビッ
ト出力コードワードの無直流性を損なわない同期ワード
・パターンを得ることができる。

【図面の簡単な説明】

第１図は本発明による８−９コード化装置の実施例を示
すブロック図、第２図はその記録波形についての説明図
である。（１０）・・・入力線、（１２）・・・コードワード参
照テーブル手段、（１４）・・・ＣＤＳ参照テーブル手
段、（１６）・・・第１の多重送信手段（データ／同期
マルチプレクサ）　、（１８）・・・並直列コンバータ
、（２０）・・・第２の多重送信手段（ＣＤＳ／同期マ
ルチプレクサ）　、（２２）・・・加算手段、（２４）
・・・デジタル和変動（ＤＳＶ）レジスタ、（２６）・
・・同期コードパターン参照テーブル手段、（２８）・
・・記号ビット制御信号、（３０）・・・同期、パルス
。代　　理　　人　　　　　伊　　藤　　　　　頁間　　
　　　　　　松　　隈　　秀　　盛テ゛−タ７−ド　　
　竪　’Ｉ’ｌ　Ｏｐ　円ＯＩ０１−９ＮＲＺ第２図

Claims

【特許請求の範囲】１、８ビットのデジタル入力データワードを９ビットの
データ出力コードワードにコード化する装置であって、（ａ）各８ビット入力データワードに対応して定められ
た２つの９ビット・コードワードのうち、一方のコード
ワードは正のコードワード・デジタル和（ＣＤＳ）を有
し、他方のコードワードは負のＣＤＳを有する如き複数
の９ビット・コードワード対を記憶し、各８ビット入力
データワードを受け、記号ビット制御信号に応答して上
記２つの９ビット・コードワードの一方を選択的に出力
するコードワード参照テーブル手段と、（ｂ）各入力データワードを受け、上記記号ビット制御
信号に応答して上記コードワード参照テーブル手段によ
り上記入力データワードに対応して定められたコードワ
ードのＣＤＳを出力するＣＤＳ参照テーブル手段と、（ｃ）外部源より同期パルスを受け、これに応答して上
記コードワード参照テーブル手段により再生されない２
つの９ビット同期コードパターンの一方を選択し、同期
コードワードの選択は記号ビット制御信号によって制御
され、２つの９ビット・バイトより成る選択されたコー
ドパターン、上記同期コード９ビット・バイトの各ＣＤ
Ｓ及び同期選択信号を別々に出力する同期コードパター
ン参照テーブル手段と、（ｄ）上記コードワード参照テーブル手段のコードワー
ド出力及び上記同期コードパターン参照テーブル手段か
らの２つの同期コード９ビット・バイト出力を受け、同
期選択信号に応答して上記の受けた信号の一方を選択し
て出力する第１の多重送信手段と、（ｅ）上記ＣＤＳ参照テーブル手段のＣＤＳ出力及び上
記同期コードパターン参照テーブル手段のＣＤＳ出力を
受け、同期選択信号に応答して上記の受けた信号の一方
を選択して出力する第２の多重送信手段と、（ｆ）入力の一方が上記第２多重送信手段の出力である
２つの入力をもち、これら２入力に供給される信号の和
を出力する加算手段と、（ｇ）上記加算手段の出力を記憶し、デジタル和の変動
を表わすカウントを上記加算手段の他の入力として供給
し、上記カウントの正負記号を記号ビット制御信号とし
て上記コードワード参照テーブル手段、上記ＣＤＳ参照
テーブル手段及び上記同期コードパターン参照テーブル
手段にそれぞれ出力するデジタル和変動レジスタ手段とを有することを特徴とする８−９コード化装置。２、８ビットのデジタル入力データワードを９ビットの
デジタル出力コードワードにコード化する方法であって
、（ａ）各８ビット入力データワードに対応して２つの９
ビット・コードワードを定め、一方のコードワードは正
のコードワード・デジタル和（ＣＤＳ）を有し、他方の
コードワードは負のＣＤＳを有するようにした複数の９
ビット・コードワード対をコードワード参照テーブル手
段に記憶し、各８ビット・デジタルデータワードを入力
し、記号ビット制御信号に応答して上記２つの９ビット
・コードワードの一方を選択的に出力し、（ｂ）各８ビット・デジタルデータワードをＣＤＳ参照
テーブルに入力し、記号ビット制御信号に応答して上記
コードワード参照テーブル手段により上記入力データワ
ードに対応して定められたコードワードのＣＤＳを出力
し、（ｃ）外部源より同期パルスを受け、これに応答し
て上記コードワード参照テーブル手段により再生されな
い２つの９ビット同期コードパターンの一方を選択し、
同期コードワードの選択は記号ビット制御信号によって
制御し、２つの９ビット・バイトの形の選択されたコー
ドパターン、上記同期コード９ビット・バイトの各ＣＤ
Ｓ及び同期選択信号を別々に出力し、（ｄ）コードワード参照テーブル手段から取出された９
ビット・コードワード及び選択された同期コードパター
ンを多重送信し、同期選択信号に応答して９ビット・コ
ードワード又は同期コードパターンのどちらか一方を選
択して出力し、（ｅ）９ビット・コードワードのＣＤＳ及び同期コード
パターンのＣＤＳを多重送信し、同期選択信号に応答し
てこれらのどちらか一方を選択して出力し、（ｆ）ＣＤＳ多重送信段階の出力のデジタル和変動を決
定し、その記号を決定し、コードワード参照テーブルか
らコードワードを、ＣＤＳ参照テーブルからＣＤＳを、
同期コードパターン参照テーブルから同期コードパター
ンを出力する段階において用いるため、デジタル和変動
の正負記号を記号ビット制御信号として出力する各段階を有することを特徴とする８−９コード化方法。