JPH07120957B2 - Ｎｒ２３ｍ符号変換方式 - Google Patents
Ｎｒ２３ｍ符号変換方式Info
- Publication number
- JPH07120957B2 JPH07120957B2 JP2160118A JP16011890A JPH07120957B2 JP H07120957 B2 JPH07120957 B2 JP H07120957B2 JP 2160118 A JP2160118 A JP 2160118A JP 16011890 A JP16011890 A JP 16011890A JP H07120957 B2 JPH07120957 B2 JP H07120957B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- bits
- data
- bit
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はNR23M符号変換方式に関し、特にディジタルVT
R,光ディスク装置等に好適な（1,7）符号変換方式に関
する。
R,光ディスク装置等に好適な（1,7）符号変換方式に関
する。
一般に、ディジタルVTR,ディジタル光ディスク記録装置
等では高密度記録を達成するため、符号間干渉を抑える
という目的から記録信号の最小反転間隔Tminはできるだ
け大きくし、再生時に短時間でビット同期あるいはバイ
ト同期がとれるように最大反転間隔Tmaxはできるだけ小
さくし、またメカ系のジッターの影響を小さくするた
め、検出窓幅Twinはできるだけ大きい記録符号方式が良
いものとされており、それらの条件を達成する符号化方
式として（1,7）符号変換方式が開発された。
等では高密度記録を達成するため、符号間干渉を抑える
という目的から記録信号の最小反転間隔Tminはできるだ
け大きくし、再生時に短時間でビット同期あるいはバイ
ト同期がとれるように最大反転間隔Tmaxはできるだけ小
さくし、またメカ系のジッターの影響を小さくするた
め、検出窓幅Twinはできるだけ大きい記録符号方式が良
いものとされており、それらの条件を達成する符号化方
式として（1,7）符号変換方式が開発された。
第７図は従来の（1,7）符号器の一例を示す回路構成図
である。
である。
第７図に示す（1,7）符号器１は変換ROM2に格納した変
換表をテーブル選択回路３により読み出し制御し、２ビ
ットまたは４ビットのデータビットをそれぞれ3/2倍、
即ち３ビットまたは６ビットのビット数から構成される
チャンネルビットに変換する。
換表をテーブル選択回路３により読み出し制御し、２ビ
ットまたは４ビットのデータビットをそれぞれ3/2倍、
即ち３ビットまたは６ビットのビット数から構成される
チャンネルビットに変換する。
第８図は第７図における変換ROMに格納される符号変換
表の一例を示す図である。
表の一例を示す図である。
第８図によれば、変換されたチャンネルビットに連続し
て現れる非符号反転ビット“0"はチャンネルビットをNR
ZI符号化した時に符号が反転しないビットを指すもので
あり、符号反転ビット“1"に対位するビット概念であ
る。なお、データビット間隔をＴで表した場合、（1,
7）符号変換方式におけるチャンネルビットの最小符号
反転間隔Tminは4T/3であり、また最大符号反転間隔Tmax
は16T/3であり、検出窓幅Twinは2T/3である。
て現れる非符号反転ビット“0"はチャンネルビットをNR
ZI符号化した時に符号が反転しないビットを指すもので
あり、符号反転ビット“1"に対位するビット概念であ
る。なお、データビット間隔をＴで表した場合、（1,
7）符号変換方式におけるチャンネルビットの最小符号
反転間隔Tminは4T/3であり、また最大符号反転間隔Tmax
は16T/3であり、検出窓幅Twinは2T/3である。
〔発明が解決しようとする課題〕 上記のような従来使われていた（1,7）符号変換方式
は、再生時に、３ビットないし６ビットのチャンネルビ
ットから２ビットないし４ビットのデータビットへチャ
ンネルビット／データビット逆変換を行うわけである
が、この時、まず特殊変換表で６ビットのチャンネルビ
ットを４ビットのデータビットに逆変換することを試
み、特殊変換表に逆変換パターンが存在する場合には特
殊変換表で６ビットのチャンネルビットを４ビットのデ
ータビットに逆変換し、特殊変換表に逆変換パターンが
存在しない場合には通常変換表で３ビットのチャンネル
ビットを２ビットのデータビットに逆変換する。従っ
て、特殊変換表による逆変換と、通常変換表による逆変
換の２度手間が必要になるため、アルゴリズムの複雑
さ，回路規模，変換時間において不利になるという欠点
を持っている。
は、再生時に、３ビットないし６ビットのチャンネルビ
ットから２ビットないし４ビットのデータビットへチャ
ンネルビット／データビット逆変換を行うわけである
が、この時、まず特殊変換表で６ビットのチャンネルビ
ットを４ビットのデータビットに逆変換することを試
み、特殊変換表に逆変換パターンが存在する場合には特
殊変換表で６ビットのチャンネルビットを４ビットのデ
ータビットに逆変換し、特殊変換表に逆変換パターンが
存在しない場合には通常変換表で３ビットのチャンネル
ビットを２ビットのデータビットに逆変換する。従っ
て、特殊変換表による逆変換と、通常変換表による逆変
換の２度手間が必要になるため、アルゴリズムの複雑
さ，回路規模，変換時間において不利になるという欠点
を持っている。
本発明によれば、データビットを連続する非符号反転ビ
ットが最小で1,最大で７の範囲内に抑えてチャンネルビ
ットに変換する（1,7）符号変換方式であって、３種類
の２データビットを３チャンネルビットに変換する2/3
変換表と、４種類の４データビットを６チャンネルビッ
トに変換する4/6変換表とを備え、かつ前記2/3変換表の
うち２種類と前記4/6変換表のうち２種類はチャンネル
ビットのLSB1ビットがそれに続く次のチャンネルビット
のMSB1ビットの反転符号となるように定め、データビッ
トに応じて前記２種類の変換表を使い分けつつ符号変換
してNRZI記録することを特徴とするNR23M符号変換方式
が得られる。また、前記2/3変換表は符号化時は00,01,1
0の３種類のデータビットをそれぞれチャンネルビット0
0X,010,10Xに符号変換する変換則を定めるものであり、
前記4/6変換表は1100,1101,1110,1111の４種類のデータ
ビットをそれぞれチャンネルビット000010,00000X,1000
10,10000Xに符号変換する変換則を定めるものであり、
但し前記Ｘはそれに続く次のチャンネルビットの反転符
号となるように定め、かつデータから同期信号に至る部
分で同期信号の先頭部はデータ00であるものと仮定して
変換し、また復号化時はチャンネルビット３ビットごと
に、000は11,00,01に、001は00,01,11に、010は01,00,1
0に、100は11,10に、101は10にそれぞれ逆変換するか、
または前記2/3変換表は符号化時は11,10,01の３種類の
データビットをそれぞれチャンネルビット00X,010,10X
に符号変換する変換則を定めるものであり、前記4/6変
換表は0011,0010,0001,0000の４種類のデータビットを
それぞれチャンネルビット000010,00000X,100010,10000
Xに符号変換する変換則を定めるものであり、但し前記
Ｘはそれに続く次のチャンネルビットの反転符号となる
ように定める、かつデータから同期信号に至る部分で同
期信号の先頭部はデータ00であるものと仮定して変換
し、また復号化時はチャンネルビット３ビットごとに、
000は00,11,10に、001は11,10,00に、010は10,11,01
に、100は00,01に、101は01にそれぞれ逆変換するもの
であってもよい。さらに、前記NR23M符号に加えて、デ
ータビットで16ビット，チャンネルビットで24ビットの
010100100000001000000010なるデータ部では存在しない
最大反転間隔が２回連続したパターンを含み、データ部
から同期信号部への接続点，また同期信号部からデータ
部への接続点において、最小反転間隔Tmin＝1.33T,最大
反転間隔Tmax＝5.33Tのルールを守り、かつ符号変換ル
ールおよび符号変換表をそのまま使うことができるもの
であってもよい。
ットが最小で1,最大で７の範囲内に抑えてチャンネルビ
ットに変換する（1,7）符号変換方式であって、３種類
の２データビットを３チャンネルビットに変換する2/3
変換表と、４種類の４データビットを６チャンネルビッ
トに変換する4/6変換表とを備え、かつ前記2/3変換表の
うち２種類と前記4/6変換表のうち２種類はチャンネル
ビットのLSB1ビットがそれに続く次のチャンネルビット
のMSB1ビットの反転符号となるように定め、データビッ
トに応じて前記２種類の変換表を使い分けつつ符号変換
してNRZI記録することを特徴とするNR23M符号変換方式
が得られる。また、前記2/3変換表は符号化時は00,01,1
0の３種類のデータビットをそれぞれチャンネルビット0
0X,010,10Xに符号変換する変換則を定めるものであり、
前記4/6変換表は1100,1101,1110,1111の４種類のデータ
ビットをそれぞれチャンネルビット000010,00000X,1000
10,10000Xに符号変換する変換則を定めるものであり、
但し前記Ｘはそれに続く次のチャンネルビットの反転符
号となるように定め、かつデータから同期信号に至る部
分で同期信号の先頭部はデータ00であるものと仮定して
変換し、また復号化時はチャンネルビット３ビットごと
に、000は11,00,01に、001は00,01,11に、010は01,00,1
0に、100は11,10に、101は10にそれぞれ逆変換するか、
または前記2/3変換表は符号化時は11,10,01の３種類の
データビットをそれぞれチャンネルビット00X,010,10X
に符号変換する変換則を定めるものであり、前記4/6変
換表は0011,0010,0001,0000の４種類のデータビットを
それぞれチャンネルビット000010,00000X,100010,10000
Xに符号変換する変換則を定めるものであり、但し前記
Ｘはそれに続く次のチャンネルビットの反転符号となる
ように定める、かつデータから同期信号に至る部分で同
期信号の先頭部はデータ00であるものと仮定して変換
し、また復号化時はチャンネルビット３ビットごとに、
000は00,11,10に、001は11,10,00に、010は10,11,01
に、100は00,01に、101は01にそれぞれ逆変換するもの
であってもよい。さらに、前記NR23M符号に加えて、デ
ータビットで16ビット，チャンネルビットで24ビットの
010100100000001000000010なるデータ部では存在しない
最大反転間隔が２回連続したパターンを含み、データ部
から同期信号部への接続点，また同期信号部からデータ
部への接続点において、最小反転間隔Tmin＝1.33T,最大
反転間隔Tmax＝5.33Tのルールを守り、かつ符号変換ル
ールおよび符号変換表をそのまま使うことができるもの
であってもよい。
本発明は、記録時には２ビットないし４ビットのデータ
ビットから変換表に従って３ビットないし６ビットのチ
ャンネルビットに変換するものであり、再生時には、３
ビットないし６ビットのチャンネルビットからシンボル
同期を再生した後、逆変換表に従って２ビットないし４
ビットのデータビットを再生するものであり、再生時に
おいて特殊変換表，通常変換表の区別を考慮する必要が
なく、３ビット＋前３ビット＋後１ビットの計７ビット
のチャンネルビットを見るだけでデータビットに変換す
ることができるという作用を示す。
ビットから変換表に従って３ビットないし６ビットのチ
ャンネルビットに変換するものであり、再生時には、３
ビットないし６ビットのチャンネルビットからシンボル
同期を再生した後、逆変換表に従って２ビットないし４
ビットのデータビットを再生するものであり、再生時に
おいて特殊変換表，通常変換表の区別を考慮する必要が
なく、３ビット＋前３ビット＋後１ビットの計７ビット
のチャンネルビットを見るだけでデータビットに変換す
ることができるという作用を示す。
次に、本発明の実施例について第１図ないし第６図を参
照して説明する。
照して説明する。
第１図，第２図はそれぞれ本発明のNR23M変換方式の一
実施例におけるNR23M符号器，復号器の一例を示す回路
構成図である。また、第３図は第１図における変換ROM
に格納される符号変換表の第１の例を示す図、第４図，
第５図はそれぞれ第１図に示した実施例においてNR23M
変換を実際に行う時の符号変換表を示す図，符号逆変換
表を示す図、第６図は第１図における変換ROMに格納さ
れる符号変換表の第２の例を示す図である。
実施例におけるNR23M符号器，復号器の一例を示す回路
構成図である。また、第３図は第１図における変換ROM
に格納される符号変換表の第１の例を示す図、第４図，
第５図はそれぞれ第１図に示した実施例においてNR23M
変換を実際に行う時の符号変換表を示す図，符号逆変換
表を示す図、第６図は第１図における変換ROMに格納さ
れる符号変換表の第２の例を示す図である。
第１図に示すNR23M符号器11では、８ビットのデータを
まずＤフリップフロップ回路から構成されるラッチ回路
12にてラッチし、ラッチされたデータを続く並・直列変
換回路13にてシリアルデータに変換する。シリアルデー
タに変換されたデータビットは判定回路14にて変換シン
ボルが２ビットなのか、あるいは４ビットなのかを判定
される一方、次段の直・並列変換回路15を通して変換RO
M16に送り込まれる。
まずＤフリップフロップ回路から構成されるラッチ回路
12にてラッチし、ラッチされたデータを続く並・直列変
換回路13にてシリアルデータに変換する。シリアルデー
タに変換されたデータビットは判定回路14にて変換シン
ボルが２ビットなのか、あるいは４ビットなのかを判定
される一方、次段の直・並列変換回路15を通して変換RO
M16に送り込まれる。
変換ROM16には、第４図に示したように、2/3変換表と4/
6変換表の２種類の変換表が格納されており、判定回路1
4の出力に応じて使用する変換表が選択される。本実施
例に示した判定回路14は、データビットが00,01,10の時
2/3変換表を選択するものとし、第４図に示したよう
に、チャンネルビット001,000,010,101,100に符号変換
する変換則を定めるものであり、またデータビットが11
00,1101,1110,1111の時4/6変換表を選択するものとし、
第４図に示したように、チャンネルビット000010,00000
1,000000,100010,100001,100000に符号変換する変換則
を定めるものである。
6変換表の２種類の変換表が格納されており、判定回路1
4の出力に応じて使用する変換表が選択される。本実施
例に示した判定回路14は、データビットが00,01,10の時
2/3変換表を選択するものとし、第４図に示したよう
に、チャンネルビット001,000,010,101,100に符号変換
する変換則を定めるものであり、またデータビットが11
00,1101,1110,1111の時4/6変換表を選択するものとし、
第４図に示したように、チャンネルビット000010,00000
1,000000,100010,100001,100000に符号変換する変換則
を定めるものである。
変換ROM16においてデータビットから変換されたチャン
ネルビットは、まず並・直列変換回路17にてシリアルデ
ータに変換された後、続くNRZ/NRZI変換回路18にてNRZ
符号からNRZI符号に変換される。なお、並・直列変換回
路13と17の間には判定回路14を接続してあり、データビ
ットに応じて２ビット,4ビットパラレルデータを１単位
として３ビット,6ビットのチャンネルビットに変換する
動作を行うように並・直列変換回路17に適時のシフト信
号を供給する。また、並・直列変換回路13と直・並列変
換回路15のクロック信号CKに対し、ラッチ回路12のクロ
ック信号と並・直列変換回路13のシフト信号は1/8の周
波数でよいが、並・直列変換回路17とNRZ/NRZI変換回路
18のクロック信号には1.5倍の周波数が要求されるの
で、注意が必要である。
ネルビットは、まず並・直列変換回路17にてシリアルデ
ータに変換された後、続くNRZ/NRZI変換回路18にてNRZ
符号からNRZI符号に変換される。なお、並・直列変換回
路13と17の間には判定回路14を接続してあり、データビ
ットに応じて２ビット,4ビットパラレルデータを１単位
として３ビット,6ビットのチャンネルビットに変換する
動作を行うように並・直列変換回路17に適時のシフト信
号を供給する。また、並・直列変換回路13と直・並列変
換回路15のクロック信号CKに対し、ラッチ回路12のクロ
ック信号と並・直列変換回路13のシフト信号は1/8の周
波数でよいが、並・直列変換回路17とNRZ/NRZI変換回路
18のクロック信号には1.5倍の周波数が要求されるの
で、注意が必要である。
第２図に示す復号器21はNR23M符号器11における符号化
プロセスを送順にした復合プロセスをとるものであり、
まず初段のNRZI/NRZ変換回路22に直・並列変換回路23を
通して接続した逆変換ROM24にて上記変換表に従った逆
変換が行われる。ところが、ここで復号回路は復号化表
においてチャンネルビットを何ビットごとに区切るか判
定する回路を必要としないという本発明の特徴を発揮す
ることにより、復号回路を簡単化し、かつ高速性を持た
せることができる。即ち、第５図に示したように、逆変
換は前３ビットと後１ビットのチャンネルビットを検出
するという条件で、すべて３ビットのチャンネルビット
を２ビットのデータビットに変換することにより実現す
ることができる。この場合、第５図に示したように、チ
ャンネルビット000は11,00,01に、001は00,01,11に、01
0は01,00,10に、100は11,10に、101は10にそれぞれ逆変
換させることになる。
プロセスを送順にした復合プロセスをとるものであり、
まず初段のNRZI/NRZ変換回路22に直・並列変換回路23を
通して接続した逆変換ROM24にて上記変換表に従った逆
変換が行われる。ところが、ここで復号回路は復号化表
においてチャンネルビットを何ビットごとに区切るか判
定する回路を必要としないという本発明の特徴を発揮す
ることにより、復号回路を簡単化し、かつ高速性を持た
せることができる。即ち、第５図に示したように、逆変
換は前３ビットと後１ビットのチャンネルビットを検出
するという条件で、すべて３ビットのチャンネルビット
を２ビットのデータビットに変換することにより実現す
ることができる。この場合、第５図に示したように、チ
ャンネルビット000は11,00,01に、001は00,01,11に、01
0は01,00,10に、100は11,10に、101は10にそれぞれ逆変
換させることになる。
逆変換ROM24には、並・直列変換回路25を通して直・並
列変換回路26が接続してあり、シリアルデータを経てパ
ラレルデータに変換されたデータビットが終段のラッチ
回路27を経て出力される。なお、直・並列変換回路23と
並・直列変換回路25の間には判定回路28が接続してある
が、ここで言う判定回路28は、チャンネルビット３ビッ
トをデータビット２ビットに逆変換するのかチャンネル
ビット６ビットをデータビット４ビットに逆変換するの
かを判定するというような複雑なものではなく、単にデ
ータ中に含まれた同期信号からチャンネルビットを３ビ
ット単位で抜き出すクロック信号を発生しているだけの
簡単な回路である。この判定回路28により逆変換ROM24
に送り込まれるチャンネルビットに３ビット単位とした
変換動作を命ずる。
列変換回路26が接続してあり、シリアルデータを経てパ
ラレルデータに変換されたデータビットが終段のラッチ
回路27を経て出力される。なお、直・並列変換回路23と
並・直列変換回路25の間には判定回路28が接続してある
が、ここで言う判定回路28は、チャンネルビット３ビッ
トをデータビット２ビットに逆変換するのかチャンネル
ビット６ビットをデータビット４ビットに逆変換するの
かを判定するというような複雑なものではなく、単にデ
ータ中に含まれた同期信号からチャンネルビットを３ビ
ット単位で抜き出すクロック信号を発生しているだけの
簡単な回路である。この判定回路28により逆変換ROM24
に送り込まれるチャンネルビットに３ビット単位とした
変換動作を命ずる。
なお、別の実施例として、変換ROM16内に格納する符号
変換表が第３図に示したもの以外に第６図に示した符号
変換表のように、2/3変換表と4/6変換表の２種類の変換
表を持ち、上記2/3変換表は11,10,01の３種類のデータ
ビットをチャンネルビット001,000,010,101,100にそれ
ぞれ符号変換する変換則を定めるものであり、上記4/6
変換表は0011,0010,0001,0000の４種類のデータビット
をチャンネルビット000010,000001,000000,100010,1000
01,100000にそれぞれ符号変換する変換則を定めるとい
う符号変換表を使うものがある。これは即ち、第３図に
示した符号変換表のデータビットのすべてのビットを反
転したものである。
変換表が第３図に示したもの以外に第６図に示した符号
変換表のように、2/3変換表と4/6変換表の２種類の変換
表を持ち、上記2/3変換表は11,10,01の３種類のデータ
ビットをチャンネルビット001,000,010,101,100にそれ
ぞれ符号変換する変換則を定めるものであり、上記4/6
変換表は0011,0010,0001,0000の４種類のデータビット
をチャンネルビット000010,000001,000000,100010,1000
01,100000にそれぞれ符号変換する変換則を定めるとい
う符号変換表を使うものがある。これは即ち、第３図に
示した符号変換表のデータビットのすべてのビットを反
転したものである。
またこの時、変換ROM16と逆変換ROM24の内容は、図示は
していないが、変換ROM16に関しては第４図においてデ
ータビットをすべて反転したものであり、変換ROM24に
関しては第５図においてデータビットをすべて反転した
ものである。
していないが、変換ROM16に関しては第４図においてデ
ータビットをすべて反転したものであり、変換ROM24に
関しては第５図においてデータビットをすべて反転した
ものである。
更に、別の実施例として、同期信号を規定したものがあ
る。同期信号はデータビット中でデータの同期をとるた
めに存在しており、データの中には存在しないパターン
でなくてはいけない、前後のデータビットとのつなぎが
スムーズでなければいけない、同期信号のみでDCフリー
であることが好ましい等の条件があり、ここでは、デー
タビット16ビット分，チャンネルビット24ビットの0101
00100000001000000010を同期信号とする。この同期信号
はデータビット中に存在しないパターン10000000100000
001を含み、またデータビットが区切り目ではない11で
終った時でも同期信号の最初のデータビットが00である
ものと仮定して、併せて1100でチャンネルビットに変換
すると、変換後のチャンネルビットは000010となり、チ
ャンネルビットの最後の３ビットと同期信号の最初の３
ビットが共に010であり一致するという利点を持ち、ま
た同期信号の後、どのようなデータから開始してもチャ
ンネルビットで１と１の間に０が１個以上７個以下とな
り、最小反転間隔Tminと最大反転間隔Tmaxのルールに反
することがなく、更に同期信号だけを見るとDCフリーで
あるという利点を持っている。
る。同期信号はデータビット中でデータの同期をとるた
めに存在しており、データの中には存在しないパターン
でなくてはいけない、前後のデータビットとのつなぎが
スムーズでなければいけない、同期信号のみでDCフリー
であることが好ましい等の条件があり、ここでは、デー
タビット16ビット分，チャンネルビット24ビットの0101
00100000001000000010を同期信号とする。この同期信号
はデータビット中に存在しないパターン10000000100000
001を含み、またデータビットが区切り目ではない11で
終った時でも同期信号の最初のデータビットが00である
ものと仮定して、併せて1100でチャンネルビットに変換
すると、変換後のチャンネルビットは000010となり、チ
ャンネルビットの最後の３ビットと同期信号の最初の３
ビットが共に010であり一致するという利点を持ち、ま
た同期信号の後、どのようなデータから開始してもチャ
ンネルビットで１と１の間に０が１個以上７個以下とな
り、最小反転間隔Tminと最大反転間隔Tmaxのルールに反
することがなく、更に同期信号だけを見るとDCフリーで
あるという利点を持っている。
以上説明したように本発明は、記録時には、データビッ
トが00,01,10の時2/3変換表を選択するものとしてチャ
ンネルビット001,000,010,101,100に符号変換し、デー
タビットが1100,1101,1110,1111の時4/6変換表を選択す
るものとしてチャンネルビット000010,000001,000000,1
00010,100001,100000に符号変換することにより、最小
反転間隔Tmin＝4T/3,最大反転間隔Tmax＝16T/3,検出窓
幅Twin＝2T/3を実現できるという効果を有する。
トが00,01,10の時2/3変換表を選択するものとしてチャ
ンネルビット001,000,010,101,100に符号変換し、デー
タビットが1100,1101,1110,1111の時4/6変換表を選択す
るものとしてチャンネルビット000010,000001,000000,1
00010,100001,100000に符号変換することにより、最小
反転間隔Tmin＝4T/3,最大反転間隔Tmax＝16T/3,検出窓
幅Twin＝2T/3を実現できるという効果を有する。
また再生時には、チャンネルビット000は11,00,01に、0
01は00,01,11に、010は01,00,10に、100は11,10に、101
は10にそれぞれ逆変換することにより、復号回路には復
号化表においてチャンネルビットを何ビットごとに区切
るかを判定する回路を必要とせず、前３ビットと後１ビ
ットのチャンネルビットを検出するという条件ですべて
３ビットのチャンネルビットを２ビットのデータビット
に選択することにより実現することができるので、復号
回路を簡単化し、かつ高速性をもたせることがてきると
いう効果を有する。
01は00,01,11に、010は01,00,10に、100は11,10に、101
は10にそれぞれ逆変換することにより、復号回路には復
号化表においてチャンネルビットを何ビットごとに区切
るかを判定する回路を必要とせず、前３ビットと後１ビ
ットのチャンネルビットを検出するという条件ですべて
３ビットのチャンネルビットを２ビットのデータビット
に選択することにより実現することができるので、復号
回路を簡単化し、かつ高速性をもたせることがてきると
いう効果を有する。
さらに、データビットを全ビット反転することによっ
て、2/3変換表は11,10,01の３種類のデータビットをチ
ャンネルビット001,000,010,101,100にそれぞれ符号変
換する変換則を定めるものであり、4/6変換表は0011,00
10,0001,0000の４種類のデータビットをチャンネルビッ
ト000010,000001,000000,100010,100001,100000にそれ
ぞれ符号変換する変換則を定めることにより、同様の効
果を有する。
て、2/3変換表は11,10,01の３種類のデータビットをチ
ャンネルビット001,000,010,101,100にそれぞれ符号変
換する変換則を定めるものであり、4/6変換表は0011,00
10,0001,0000の４種類のデータビットをチャンネルビッ
ト000010,000001,000000,100010,100001,100000にそれ
ぞれ符号変換する変換則を定めることにより、同様の効
果を有する。
さらにまた、データビット16ビット分，チャンネルビッ
ト24ビットの010100100000001000000010を同期信号とす
ることにより、データビット中に存在しないパターン10
000000100000001を含み、またデータビットが区切り目
ではない11で終った時でも同期信号の最初のデータビッ
トが00であるものと仮定して、併せて1100でチャンネル
ビットに変換すると、変換後のチャンネルビットは0001
0となり、チャンネルビットの最後の３ビットと同期信
号の最初の３ビットが共に010であり一致するという利
点を持ち、また同期信号の後、どのようなデータから開
始してもチャンネルビットで１と１の間に０が１個以上
７個以下となり、最小反転間隔Tminと最大反転間隔Tmax
のルールに反することがなく、さらに同期信号だけを見
るとDCフリーであり、データの同期を容易にとることが
できるという効果を有する。
ト24ビットの010100100000001000000010を同期信号とす
ることにより、データビット中に存在しないパターン10
000000100000001を含み、またデータビットが区切り目
ではない11で終った時でも同期信号の最初のデータビッ
トが00であるものと仮定して、併せて1100でチャンネル
ビットに変換すると、変換後のチャンネルビットは0001
0となり、チャンネルビットの最後の３ビットと同期信
号の最初の３ビットが共に010であり一致するという利
点を持ち、また同期信号の後、どのようなデータから開
始してもチャンネルビットで１と１の間に０が１個以上
７個以下となり、最小反転間隔Tminと最大反転間隔Tmax
のルールに反することがなく、さらに同期信号だけを見
るとDCフリーであり、データの同期を容易にとることが
できるという効果を有する。
第１図，第２図はそれぞれ本発明のNR23M変換方式の一
実施例におけるNR23M符号器，復号器の一例を示す回路
構成図、第３図，第６図はそれぞれ第１図における変換
ROMに格納される符号変換表の第1,第２の例を示す図、
第４図，第５図はそれぞれ第１図に示した実施例におい
てNR23M変換を実際に行う時の符号変換表を示す図，符
号逆変換表を示す図、第７図は従来の（1,7）符号器の
一例を示す回路構成図、第８図は第７図における変換RO
Mに格納される符号変換表の一例を示す図である。 11……NR23M符号器、12,27……ラッチ回路、13,17,25…
…並・直列変換回路、14,28……判定回路、15,23,26…
…直・並列変換回路、16……変換ROM,18……NRZ/NRZI変
換回路、21……復号器、22……NRZI/NRZ変換回路、24…
…逆変換ROM。
実施例におけるNR23M符号器，復号器の一例を示す回路
構成図、第３図，第６図はそれぞれ第１図における変換
ROMに格納される符号変換表の第1,第２の例を示す図、
第４図，第５図はそれぞれ第１図に示した実施例におい
てNR23M変換を実際に行う時の符号変換表を示す図，符
号逆変換表を示す図、第７図は従来の（1,7）符号器の
一例を示す回路構成図、第８図は第７図における変換RO
Mに格納される符号変換表の一例を示す図である。 11……NR23M符号器、12,27……ラッチ回路、13,17,25…
…並・直列変換回路、14,28……判定回路、15,23,26…
…直・並列変換回路、16……変換ROM,18……NRZ/NRZI変
換回路、21……復号器、22……NRZI/NRZ変換回路、24…
…逆変換ROM。
Claims (4)
- 【請求項１】データビットを連続する非符号反転ビット
が最小で1,最大で７の範囲内に抑えてチャンネルビット
に変換する（1,7）符号変換方式であって、３種類の２
データビットを３チャンネルビットに変換する2/3変換
表と、４種類の４データビットを６チャンネルビットに
変換する4/6変換表とを備え、かつ前記2/3変換表のうち
２種類と前記4/6変換表のうち２種類はチャンネルビッ
トのLSB1ビットがそれに続く次のチャンネルビットのMS
B1ビットの反転符号となるように定め、データビットに
応じて前記２種類の変換表を使い分けつつ符号変換して
NRZI記録することを特徴とするNR23M符号変換方式。 - 【請求項２】前記2/3変換表は符号化時は00,01,10の３
種類のデータビットをそれぞれチャンネルビット00X,01
0,10Xに符号変換する変換則を定めるものであり、前記4
/6変換表は1100,1101,1110,1111の４種類のデータビッ
トをそれぞれチャンネルビット000010,00000X,100010,1
0000Xに符号変換する変換則を定めるものであり、但し
前記Ｘはそれに続く次のチャンネルビットの反転符号と
なるように定め、かつデータから同期信号に至る部分で
同期信号の先頭部はデータ00であるものと仮定して変換
し、また復号化時はチャンネルビット３ビットごとに、
000は11,00,01に、001は00,01,11に、010は01,00,10
に、100は11,10に、101は10にそれぞれ逆変換すること
を特徴とする請求項１記載のNR23M符号変換方式。 - 【請求項３】前記2/3変換表は符号化時は11,10,01の３
種類のデータビットをそれぞれチャンネルビット00X,01
0,10Xに符号変換する変換則を定めるものであり、前記4
/6変換表は0011,0010,0001,0000の４種類のデータビッ
トをそれぞれチャンネルビット000010,00000X,100010,1
0000Xに符号変換する変換則を定めるものであり、但し
前記Ｘはそれに続く次のチャンネルビットの反転符号と
なるように定め、かつデータから同期信号に至る部分で
同期信号の先頭部はデータ00であるものとして仮定して
変換し、また復号化時はチャンネルビット３ビットごと
に、000は00,11,10に、001は11,10,00に、010は10,11,0
1に、100は00,01に、101は01にそれぞれ逆変換すること
を特徴とする請求項１記載のNR23M符号変換方式。 - 【請求項４】前記NR23M符号に加えて、データビットで1
6ビット，チャンネルビットで24ビットの0101001000000
01000000010なるデータ部では存在しない最大反転間隔
が２回連続したパターンを含み、データ部から同期信号
部への接続点，また同期信号部からデータ部への接続点
において、最小反転間隔Tmin＝1.33T,最大反転間隔Tmax
＝5.33Tのルールを守り、かつ符号変換ルールおよび符
号変換表をそのまま使うことが可能なことを特徴とする
請求項１記載のNR23M符号変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2160118A JPH07120957B2 (ja) | 1990-06-19 | 1990-06-19 | Ｎｒ２３ｍ符号変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2160118A JPH07120957B2 (ja) | 1990-06-19 | 1990-06-19 | Ｎｒ２３ｍ符号変換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0451615A JPH0451615A (ja) | 1992-02-20 |
| JPH07120957B2 true JPH07120957B2 (ja) | 1995-12-20 |
Family
ID=15708254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2160118A Expired - Fee Related JPH07120957B2 (ja) | 1990-06-19 | 1990-06-19 | Ｎｒ２３ｍ符号変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120957B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60154753A (ja) * | 1984-01-24 | 1985-08-14 | Mitsubishi Electric Corp | 二進デ−タ符号化方式 |
| JPS61107817A (ja) * | 1984-10-31 | 1986-05-26 | Hitachi Ltd | ２値符号変換法 |
| JPH02119434A (ja) * | 1988-10-28 | 1990-05-07 | Matsushita Electric Ind Co Ltd | 符合化回路及び復合化回路 |
-
1990
- 1990-06-19 JP JP2160118A patent/JPH07120957B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0451615A (ja) | 1992-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100263689B1 (ko) | 변조방법, 변조장치 및 복조장치 | |
| EP0673028B1 (en) | Recording medium, signal recording apparatus thereof, and signal reproducing apparatus thereof | |
| US4775985A (en) | Method of dc-free 8/9 nrz coding using a unique sync word pattern | |
| JP2000068846A (ja) | 変調装置および方法、復調装置および方法、並びに提供媒体 | |
| JP3227901B2 (ja) | 変調方法及び復調装置 | |
| NZ197683A (en) | Binary data block coding:block conversion according to constraints | |
| JP3935217B2 (ja) | ｍビット情報ワードのシーケンスから変調信号への変換 | |
| US4549167A (en) | Method of encoding and decoding binary data | |
| US4502036A (en) | Encoding and decoding systems for binary data | |
| JPH07120957B2 (ja) | Ｎｒ２３ｍ符号変換方式 | |
| JP3757918B2 (ja) | 符号化変調方法および変調装置、復調方法および復調装置 | |
| US6044053A (en) | Dc-balance-value calculation circuit and recording signal generator using the same | |
| JP3352348B2 (ja) | 符号変調回路 | |
| JPH0578110B2 (ja) | ||
| JP3204217B2 (ja) | 記録符号変換方法及び復号方法並びに同期信号挿入方法 | |
| JPH0480576B2 (ja) | ||
| JP3239663B2 (ja) | 変調方法、変調装置及び復調装置 | |
| JP2615588B2 (ja) | デイジタルパルス復調回路 | |
| JP2586073B2 (ja) | フレーム同期化方法 | |
| KR970010524B1 (ko) | 디지탈 변조방법 및 장치 | |
| JPH0877717A (ja) | ディジタル変復調方法，その装置，記録媒体，その製造方法 | |
| JPH06187737A (ja) | 情報記録再生装置 | |
| JPS60114053A (ja) | 符号変換方式 | |
| JP2794719B2 (ja) | 符号変換装置 | |
| JP2606194B2 (ja) | デジタル信号の伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |