JPH08287622A - データ復号装置及び方法と記録媒体 - Google Patents
データ復号装置及び方法と記録媒体Info
- Publication number
- JPH08287622A JPH08287622A JP7086878A JP8687895A JPH08287622A JP H08287622 A JPH08287622 A JP H08287622A JP 7086878 A JP7086878 A JP 7086878A JP 8687895 A JP8687895 A JP 8687895A JP H08287622 A JPH08287622 A JP H08287622A
- Authority
- JP
- Japan
- Prior art keywords
- code
- conversion
- bit
- conversion means
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/005—Statistical coding, e.g. Huffman, run length coding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Optical Recording Or Reproduction (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】ＲＯＭ等の素子を使用しなくても十分小規模な
回路でコード逆変換を実現することができ、ＩＣ化に有
効とする。 【構成】所定の規則に則して８ビットから１５ビットへ
変換されたコードデータ群を、元の８ビットのコードデ
ータ群へ変換する場合、排他論理処理回路１１、ビット
シフト処理回路１２、６／４デコーダ、１１／８デコー
ダ１４では、１５（ｍ）をビットコードを複数の領域に
分割（最大はｍ分割）し、各々の領域で“１”（正論理
の場合）が発生するビット位置に応じて所定の数値コー
ドに変換し、この数値変換手段によって得られた各々の
数値コードを加算器１５において加算し復号データを得
る。
回路でコード逆変換を実現することができ、ＩＣ化に有
効とする。 【構成】所定の規則に則して８ビットから１５ビットへ
変換されたコードデータ群を、元の８ビットのコードデ
ータ群へ変換する場合、排他論理処理回路１１、ビット
シフト処理回路１２、６／４デコーダ、１１／８デコー
ダ１４では、１５（ｍ）をビットコードを複数の領域に
分割（最大はｍ分割）し、各々の領域で“１”（正論理
の場合）が発生するビット位置に応じて所定の数値コー
ドに変換し、この数値変換手段によって得られた各々の
数値コードを加算器１５において加算し復号データを得
る。
Description
【０００１】
【産業上の利用分野】この発明は、デジタルデータを特
定の変調方式を用いて記録した光ディスク等の記録媒体
から信号を取り出し、変調データを元のデジタルデータ
へ変換するデータ復号装置及び方法とこれらデータを記
録している記録媒体に関する。
定の変調方式を用いて記録した光ディスク等の記録媒体
から信号を取り出し、変調データを元のデジタルデータ
へ変換するデータ復号装置及び方法とこれらデータを記
録している記録媒体に関する。
【０００２】
【従来の技術】近年、デジタル圧縮技術の進歩に伴い、
デジタル化された映像・音声データを光ディスク等の蓄
積メディアへ記録することが可能となってきた。特にＤ
ＶＤ（デジタルビデオディスク）と呼ばれる次世代のビ
デオディスクは、既存の映像機器には無い鮮明な映像が
小径のディスクに納められるものとして注目されてい
る。しかしこのＤＶＤに要求されるのは高能率圧縮技術
だけではない。２時間以上もの長時間に及ぶ映像音声を
記録する必要性から、ディスク自体の高密度化は絶対不
可欠な要素となっている。
デジタル化された映像・音声データを光ディスク等の蓄
積メディアへ記録することが可能となってきた。特にＤ
ＶＤ（デジタルビデオディスク）と呼ばれる次世代のビ
デオディスクは、既存の映像機器には無い鮮明な映像が
小径のディスクに納められるものとして注目されてい
る。しかしこのＤＶＤに要求されるのは高能率圧縮技術
だけではない。２時間以上もの長時間に及ぶ映像音声を
記録する必要性から、ディスク自体の高密度化は絶対不
可欠な要素となっている。
【０００３】ディスクの記録密度は、レーザ波長、レン
ズのＮＡ等の光学特性上の限界も考えると、単にピット
長を短くしてトラックピッチを狭め物理的な面密度だけ
を上げるという訳にはいかない。現行の光学系で少しで
も密度を上げるためには変調方式等の信号処理側での改
善も重要な課題となっている。
ズのＮＡ等の光学特性上の限界も考えると、単にピット
長を短くしてトラックピッチを狭め物理的な面密度だけ
を上げるという訳にはいかない。現行の光学系で少しで
も密度を上げるためには変調方式等の信号処理側での改
善も重要な課題となっている。
【０００４】［発明の前提となる技術］上記したような
要求に応じて、（２，７）ＰＬＬ変調、ＥＦＭといった
従来の変調方式よりさらに高密度化が可能な変調方式が
提案されている。
要求に応じて、（２，７）ＰＬＬ変調、ＥＦＭといった
従来の変調方式よりさらに高密度化が可能な変調方式が
提案されている。
【０００５】これは、例えば８ビットのデジタルコード
を特定の規則に則して１５ビットのコードに変換する８
／１５変調であり、変調コード列においてビット“１”
とビット“１”の間に少なくともビット“０”が２個以
上存在することになるため、ＮＲＺＩ後のデータにおけ
る最小反転間隔Ｔmin は（３×（８／１５））Ｔ＝１．
６Ｔ（Ｔは変調前のデータ周期）、検出窓幅Ｔｗは（８
／１５）Ｔ＝約０．５３Ｔとなり、記録密度の向上が見
込まれる。
を特定の規則に則して１５ビットのコードに変換する８
／１５変調であり、変調コード列においてビット“１”
とビット“１”の間に少なくともビット“０”が２個以
上存在することになるため、ＮＲＺＩ後のデータにおけ
る最小反転間隔Ｔmin は（３×（８／１５））Ｔ＝１．
６Ｔ（Ｔは変調前のデータ周期）、検出窓幅Ｔｗは（８
／１５）Ｔ＝約０．５３Ｔとなり、記録密度の向上が見
込まれる。
【０００６】以下、上述した８／１５変調の変換規則の
一例について説明する。８ビットのソースコードを１５
ビットの変調コードに変換するためのテーブルとしては
Ａ〜Ｆの６種類が用意されている。以下それぞれのテー
ブルについて説明する。
一例について説明する。８ビットのソースコードを１５
ビットの変調コードに変換するためのテーブルとしては
Ａ〜Ｆの６種類が用意されている。以下それぞれのテー
ブルについて説明する。
【０００７】［テーブルＡ］は、１５ビットコードが
「……００」の１８９種類から以下の１４種類を除いた
１７５種類（右端２ビットが００となる）。テーブルＡ
は、１０進で表現した場合０〜１７４の８ビットソース
コードを変換する。
「……００」の１８９種類から以下の１４種類を除いた
１７５種類（右端２ビットが００となる）。テーブルＡ
は、１０進で表現した場合０〜１７４の８ビットソース
コードを変換する。
【０００８】 ０００００ ０００００ ０００００ １００００ ０００００ ０００００ ０１０００ ０００００ ０００００ ００１００ ０００００ ０００００ ０００００ １００００ ０００００ ０００００ ００１００ ０００００ ０００００ ０００１０ ０００００ ０００００ ０００１０ ０１０００ ０００００ ０００１０ ００１００ ０００００ ００００１ ０００００ ０００００ ００００１ ００１００ ０００００ ０００００ １００００ ０００００ ０００００ ０１０００ ０００００ ０００００ ００１００ テーブルＡの全コードは、図９〜図１３に示されてい
る。
る。
【０００９】テーブルＡの出力コードは、自コード内最
大ランは「１００００ ０００００００１００」の１１
である。また右端ランは最小２、最大１１、左端ランは
最小０、最大７である。また先頭が１のコードは５９種
類である。
大ランは「１００００ ０００００００１００」の１１
である。また右端ランは最小２、最大１１、左端ランは
最小０、最大７である。また先頭が１のコードは５９種
類である。
【００１０】［テーブルＢ］は、１５ビットコードが
「……００１０」の８８種類から以下の７種類を除いた
８１種類（右端２ビットが１０となる）。テーブルＢ
は、１７５〜２５５の８ビットソースコードを変換す
る。
「……００１０」の８８種類から以下の７種類を除いた
８１種類（右端２ビットが１０となる）。テーブルＢ
は、１７５〜２５５の８ビットソースコードを変換す
る。
【００１１】 ０００００ ０００００ ０００１０ １００００ ０００００ ０００１０ ０００００ ００１００ ０００１０ ０００００ ００１００ １００１０ ０００００ ０００１０ ０００１０ ０００００ ００００１ ０００１０ ０００００ ０００００ ０００１０ テーブルＢの全コードは、図１４、図１５に示されてい
る。
る。
【００１２】テーブルＢの出力コードは、自コード内最
大ランは「０１０００ ００００００００１０」の１１
である。また右端ランは１、左端ランは最小０、最大６
である。また先頭が１のコードは２７種類である。
大ランは「０１０００ ００００００００１０」の１１
である。また右端ランは１、左端ランは最小０、最大６
である。また先頭が１のコードは２７種類である。
【００１３】［テーブルＣ、Ｄ、Ｅ］のために、まず１
５ビットコードが「……００１」の１２９種類から以下
の１４種類を除いた１１５種類が用意される。 ０００００ ０００００ ００００１ ０００００ ００００１ ００００１ ０００００ ０００１０ ００００１ ０００００ ００１００ ００００１ １００００ ０００００ ００００１ ０００００ ０００００ ０１００１ ０００００ ０００１０ ０１００１ ０００００ ００１００ ０１００１ ０００００ １００１０ ０１００１ ００１００ １００００ ０１００１ ０１００１ ０００００ ０１００１ １００１０ ０００００ ０１００１ ０００００ ０００００ １０００１ ０００００ ００１００ １０００１ この１１５種類の１５ビットコードは、自コード内最大
ランは「０１０００ ０００００ ００００１」の１２
である。また右端ランは０、左端ランは最小０、最大６
である。
５ビットコードが「……００１」の１２９種類から以下
の１４種類を除いた１１５種類が用意される。 ０００００ ０００００ ００００１ ０００００ ００００１ ００００１ ０００００ ０００１０ ００００１ ０００００ ００１００ ００００１ １００００ ０００００ ００００１ ０００００ ０００００ ０１００１ ０００００ ０００１０ ０１００１ ０００００ ００１００ ０１００１ ０００００ １００１０ ０１００１ ００１００ １００００ ０１００１ ０１００１ ０００００ ０１００１ １００１０ ０００００ ０１００１ ０００００ ０００００ １０００１ ０００００ ００１００ １０００１ この１１５種類の１５ビットコードは、自コード内最大
ランは「０１０００ ０００００ ００００１」の１２
である。また右端ランは０、左端ランは最小０、最大６
である。
【００１４】この中のコードを用いてテーブルＣ、Ｄ、
Ｅが次のように設定されている。［テーブルＣ］は、上
記１１５種類の中で右端が「……０００１」の８１種類
で、かつテーブルＢと左端ランは一致する。テーブルＣ
は、１７５〜２５５のソースコードを変換するもので、
その変換出力は右端４ビットがすべて０００１となる。
このテーブルＣの全コードは、図１６、図１７に示され
ている。
Ｅが次のように設定されている。［テーブルＣ］は、上
記１１５種類の中で右端が「……０００１」の８１種類
で、かつテーブルＢと左端ランは一致する。テーブルＣ
は、１７５〜２５５のソースコードを変換するもので、
その変換出力は右端４ビットがすべて０００１となる。
このテーブルＣの全コードは、図１６、図１７に示され
ている。
【００１５】［テーブルＤ］は、上記１１５種類の中で
右端が「……００１００１」の３４種類で、かつテーブ
ルＡと左端ランは一致する。テーブルＤは、テーブルＡ
で変換した場合に右端６ビットが全て“０”となる０〜
３３のソースコードを変換するもので、その変換出力は
右端４ビットがすべて１００１となる。このテーブルＤ
の全コードは、図１８に示されている。
右端が「……００１００１」の３４種類で、かつテーブ
ルＡと左端ランは一致する。テーブルＤは、テーブルＡ
で変換した場合に右端６ビットが全て“０”となる０〜
３３のソースコードを変換するもので、その変換出力は
右端４ビットがすべて１００１となる。このテーブルＤ
の全コードは、図１８に示されている。
【００１６】［テーブルＥ］は、上記１１５種類の中で
左端ランが２以上のものから任意に選んだ図１９に示す
コードである。テーブルＥは、後で述べるテーブルＦ
（図２０〜図２２）の変換対象となる８６種類のソース
コードのうちテーブルＦで変換した場合に、右端６ビッ
ト全てが“０”となるソースコードを選別したものであ
る。この選別したソースコードを変換するテーブルＥの
変換出力は、全て右端３ビットが“００１”左端２ビッ
トが“００”となる１７種類のコードである。
左端ランが２以上のものから任意に選んだ図１９に示す
コードである。テーブルＥは、後で述べるテーブルＦ
（図２０〜図２２）の変換対象となる８６種類のソース
コードのうちテーブルＦで変換した場合に、右端６ビッ
ト全てが“０”となるソースコードを選別したものであ
る。この選別したソースコードを変換するテーブルＥの
変換出力は、全て右端３ビットが“００１”左端２ビッ
トが“００”となる１７種類のコードである。
【００１７】［テーブルＦ］は、１５ビットコードが
「００……００」の８８種類から以下の２種類を除いた
８６種類（図２０、図２１、図２２）。 ０００００ ０００００ ０００００ ００１００ ０００００ ０００００ そして自コード内最大ランは「００１００ ０００００
００１００」の９である。また右端ランは最小２、最
大１１、左端ランは最小２、最大１２である。このテー
ブルＦは、０〜２５５のソースコードをテーブルＡ、又
はＢで変換した場合に左端１ビットが“１”となるソー
スコードを選別したものである。この選別したソースコ
ードを変換するテーブルＦの変換出力は、全て右端２ビ
ットが“００”、左端２ビットが“００”となる８６種
類である。
「００……００」の８８種類から以下の２種類を除いた
８６種類（図２０、図２１、図２２）。 ０００００ ０００００ ０００００ ００１００ ０００００ ０００００ そして自コード内最大ランは「００１００ ０００００
００１００」の９である。また右端ランは最小２、最
大１１、左端ランは最小２、最大１２である。このテー
ブルＦは、０〜２５５のソースコードをテーブルＡ、又
はＢで変換した場合に左端１ビットが“１”となるソー
スコードを選別したものである。この選別したソースコ
ードを変換するテーブルＦの変換出力は、全て右端２ビ
ットが“００”、左端２ビットが“００”となる８６種
類である。
【００１８】以上述べたテーブルＡ〜テーブルＦの１５
ビットコードの種類とその内容の特徴部をまとめると下
記の如くなる。 テーブルＡは、１７５種類で、（コード末尾 …００） テーブルＢは、 ８１種類で、（コード末尾 …００１０） テーブルＣは、 ８１種類で、（コード末尾 …０００１） テーブルＤは、 ３４種類で、（コード末尾 …００１００１） テーブルＥは、 １７種類で、（コード先頭 ００…、 末尾…００１） テーブルＦは、 ８６種類で、（コード先頭 ００…、 末尾… ００） であり、コードの種類としては合計４７４である。また
上記テーブルの相互の関係をまとめて述べると以下のよ
うになる。テーブルＢの全てのコードは他のテーブル中
には存在しない。テーブルＣとテーブルＤの全ては互い
に重複しない。テーブルＣの左端ランはテーブルＢの左
端ランと一致する。テーブルＤの左端ランはテーブルＡ
の左端ランと一致する。テーブルＦのコードの殆どはテ
ーブルＡの中に存在する。テーブルＥの全てのコードは
テーブルＣ及びテーブルＤの中に存在する。
ビットコードの種類とその内容の特徴部をまとめると下
記の如くなる。 テーブルＡは、１７５種類で、（コード末尾 …００） テーブルＢは、 ８１種類で、（コード末尾 …００１０） テーブルＣは、 ８１種類で、（コード末尾 …０００１） テーブルＤは、 ３４種類で、（コード末尾 …００１００１） テーブルＥは、 １７種類で、（コード先頭 ００…、 末尾…００１） テーブルＦは、 ８６種類で、（コード先頭 ００…、 末尾… ００） であり、コードの種類としては合計４７４である。また
上記テーブルの相互の関係をまとめて述べると以下のよ
うになる。テーブルＢの全てのコードは他のテーブル中
には存在しない。テーブルＣとテーブルＤの全ては互い
に重複しない。テーブルＣの左端ランはテーブルＢの左
端ランと一致する。テーブルＤの左端ランはテーブルＡ
の左端ランと一致する。テーブルＦのコードの殆どはテ
ーブルＡの中に存在する。テーブルＥの全てのコードは
テーブルＣ及びテーブルＤの中に存在する。
【００１９】上記したテーブルの説明では、ソースコー
ドに対応する変換コードの内容のみを示したが、つぎ
に、ソースコードを各テーブルにどのように割り当てた
か、その設計方法について説明する。 （１）ソースコード０〜１７４（１７５種類） テーブルＡに割り付ける。テーブルＡで右端ランが６以
上になる３４種類のソースコードについては、次のコー
ドとの接続時にランが１３以上になる場合に備え、テー
ブルＤにも割り付けられる。また、テーブルＡで先頭ビ
ットが１になる５９種類のソースコードについては、テ
ーブルＦの８６種類中の５９種類にも割り付ける。テー
ブルＦで、右端ランが６以上になる１７種類のソースコ
ードについては、次コードとの接続時にランが１３以上
になる場合に備えテーブルＥにも割り付ける。 （２）ソースコード１７５〜２５５（８１種類） テーブルＢとテーブルＣの両方に割り付ける。テーブル
Ｂでは先頭ビットが１になる２７種類のソースコードに
いては、テーブルＦの８６種類中の２７種類にも割り付
ける。
ドに対応する変換コードの内容のみを示したが、つぎ
に、ソースコードを各テーブルにどのように割り当てた
か、その設計方法について説明する。 （１）ソースコード０〜１７４（１７５種類） テーブルＡに割り付ける。テーブルＡで右端ランが６以
上になる３４種類のソースコードについては、次のコー
ドとの接続時にランが１３以上になる場合に備え、テー
ブルＤにも割り付けられる。また、テーブルＡで先頭ビ
ットが１になる５９種類のソースコードについては、テ
ーブルＦの８６種類中の５９種類にも割り付ける。テー
ブルＦで、右端ランが６以上になる１７種類のソースコ
ードについては、次コードとの接続時にランが１３以上
になる場合に備えテーブルＥにも割り付ける。 （２）ソースコード１７５〜２５５（８１種類） テーブルＢとテーブルＣの両方に割り付ける。テーブル
Ｂでは先頭ビットが１になる２７種類のソースコードに
いては、テーブルＦの８６種類中の２７種類にも割り付
ける。
【００２０】次に、上記の設計条件に基づいてテーブル
が作成された場合、入力したソースコードの変換条件
（テーブル使用条件）は以下のようなアルゴリズムとな
る。 （１）ソースコード０〜１７４に対して 次のソースコードによって、現ソースコードの変換テー
ブルが決まる場合を含め、完全な１バイト変換が行われ
る。
が作成された場合、入力したソースコードの変換条件
（テーブル使用条件）は以下のようなアルゴリズムとな
る。 （１）ソースコード０〜１７４に対して 次のソースコードによって、現ソースコードの変換テー
ブルが決まる場合を含め、完全な１バイト変換が行われ
る。
【００２１】即ち、テーブルＤに割り付けられている３
４種類を除く１４１種類のソースコードが入力したとき
は、次のソースコードにかかわらずテーブルＡにより変
換する。テーブルＤにも割り付けられている３４種類の
ソースコードが入力したときは、これをテーブルＡで変
換した１５ビットコードと、続く２バイト目をテーブル
ＡまたはＢで変換した１５ビットコードと、の接続結果
がラン１３以上となる場合は、テーブルＡに代えてテー
ブルＤで変換するようにし、そうでなければ、テーブル
Ａにより変換するようにしている。
４種類を除く１４１種類のソースコードが入力したとき
は、次のソースコードにかかわらずテーブルＡにより変
換する。テーブルＤにも割り付けられている３４種類の
ソースコードが入力したときは、これをテーブルＡで変
換した１５ビットコードと、続く２バイト目をテーブル
ＡまたはＢで変換した１５ビットコードと、の接続結果
がラン１３以上となる場合は、テーブルＡに代えてテー
ブルＤで変換するようにし、そうでなければ、テーブル
Ａにより変換するようにしている。
【００２２】即ち、言い方をかえれば、基本的には０〜
１７４のソースコードは、テーブルＡで変換するが、次
に続くソースコードがテーブルＡ或いはテーブルＢで変
換された場合の接続結果に“０”が１３以上続くように
なるようなソースコードが入力したとき（０〜３３の３
４種類のソースコードで起こり得る）は、テーブルＤで
変換するようにしている。 （２）ソースコード１７５〜２５５に対して 次のソースコードがテーブルＡ又はテーブルＢで変換さ
れると先頭ビットが０になるような１７０種類のいずれ
かである場合には、現ソースコードは、テーブルＢによ
る完全な１バイト変換が行われる。
１７４のソースコードは、テーブルＡで変換するが、次
に続くソースコードがテーブルＡ或いはテーブルＢで変
換された場合の接続結果に“０”が１３以上続くように
なるようなソースコードが入力したとき（０〜３３の３
４種類のソースコードで起こり得る）は、テーブルＤで
変換するようにしている。 （２）ソースコード１７５〜２５５に対して 次のソースコードがテーブルＡ又はテーブルＢで変換さ
れると先頭ビットが０になるような１７０種類のいずれ
かである場合には、現ソースコードは、テーブルＢによ
る完全な１バイト変換が行われる。
【００２３】次に、２バイト目のソースコードがテーブ
ルＡ又はテーブルＢで変換すると先頭ビットが１になる
８６種類のいずれかである場合には、以下の手順により
完全な２バイト完結変換を行う。まず最初のソースコー
ド１７７〜２５５は、テーブルＢではなく、テーブルＣ
で変換を行い確定する。そして８６種類のいずれかであ
る２バイト目のソースコードは次のように変換する。テ
ーブルＥにも割り付けられている１７種類を除く６９種
類の２バイト目のソースコードは、３バイト目のソース
コードにかかわらずテーブルＦで変換して２バイト目を
完結する。しかし、テーブルＥにも割り付けられている
１７種類の２バイト目のソースコードは、これをテーブ
ルＦで変換した１５ビットコードと、続く３バイト目を
テーブルＡまたはテーブルＢで変換した１５ビットコー
ドとの接続結果がラン１３以上となる場合には、テーブ
ルＦに代えてテーブルＥで変換し、そうでなければテー
ブルＦで変換して２バイト目を完結する。
ルＡ又はテーブルＢで変換すると先頭ビットが１になる
８６種類のいずれかである場合には、以下の手順により
完全な２バイト完結変換を行う。まず最初のソースコー
ド１７７〜２５５は、テーブルＢではなく、テーブルＣ
で変換を行い確定する。そして８６種類のいずれかであ
る２バイト目のソースコードは次のように変換する。テ
ーブルＥにも割り付けられている１７種類を除く６９種
類の２バイト目のソースコードは、３バイト目のソース
コードにかかわらずテーブルＦで変換して２バイト目を
完結する。しかし、テーブルＥにも割り付けられている
１７種類の２バイト目のソースコードは、これをテーブ
ルＦで変換した１５ビットコードと、続く３バイト目を
テーブルＡまたはテーブルＢで変換した１５ビットコー
ドとの接続結果がラン１３以上となる場合には、テーブ
ルＦに代えてテーブルＥで変換し、そうでなければテー
ブルＦで変換して２バイト目を完結する。
【００２４】即ち、１７７〜２５５のソースコードは、
基本的には、テーブルＢで変換するが、次に続くソース
コードがテーブルＡ或いはテーブルＢで変換された場合
に、左端ビットに“１”がくる８６種類のソースコード
のときはテーブルＣで変換する。そしてこのときは次の
２番目のソースコードはテーブルＥ或いはテーブルＦで
変換するようにしている。即ち、テーブルＣを用いた変
換が行われると次は必ずテーブルＥ又はＦを用いた変換
が行われることになる。
基本的には、テーブルＢで変換するが、次に続くソース
コードがテーブルＡ或いはテーブルＢで変換された場合
に、左端ビットに“１”がくる８６種類のソースコード
のときはテーブルＣで変換する。そしてこのときは次の
２番目のソースコードはテーブルＥ或いはテーブルＦで
変換するようにしている。即ち、テーブルＣを用いた変
換が行われると次は必ずテーブルＥ又はＦを用いた変換
が行われることになる。
【００２５】テーブルＦで変換するのか、テーブルＥで
変換するのかは、更に続く３番目のソースコードの内容
により決定される。基本的にはテーブルＦで変換が行わ
れるが、３番目のソースコードがテーブルＡ或いはテー
ブルＢで変換された場合の接続結果に“０”が１３以上
続くとき（テーブルＦの中の１７種類のソースコードで
起こり得る）は、テーブルＥで変換する。
変換するのかは、更に続く３番目のソースコードの内容
により決定される。基本的にはテーブルＦで変換が行わ
れるが、３番目のソースコードがテーブルＡ或いはテー
ブルＢで変換された場合の接続結果に“０”が１３以上
続くとき（テーブルＦの中の１７種類のソースコードで
起こり得る）は、テーブルＥで変換する。
【００２６】次に、上述のようにテーブルＡ〜Ｆを用い
てコード変調された１５ビットコードをソースコードに
復号する場合のアルゴリズムについて説明する。復号は
単純な１バイト又は２バイトの完結変換として扱われ
る。
てコード変調された１５ビットコードをソースコードに
復号する場合のアルゴリズムについて説明する。復号は
単純な１バイト又は２バイトの完結変換として扱われ
る。
【００２７】入力１５ビットコードは、テーブルＡ、
Ｂ、Ｃ、Ｄのいずれかで復号される。互いに重複しない
コードとなっているために一義的に正しく復号される。
当然のことながら、現入力１５ビットコードがテーブル
Ｃを用いて復号された場合は、次の入力１５ビットコー
ドはテーブルＥ或いはテーブルＦで復号されることにな
る。
Ｂ、Ｃ、Ｄのいずれかで復号される。互いに重複しない
コードとなっているために一義的に正しく復号される。
当然のことながら、現入力１５ビットコードがテーブル
Ｃを用いて復号された場合は、次の入力１５ビットコー
ドはテーブルＥ或いはテーブルＦで復号されることにな
る。
【００２８】上記したように、８ビットソースから１５
ビットコードへの変調、１５ビットコードから８ビット
ソースコードへの一挙の復元が可能である。即ち、ｍビ
ットのソースコードをｎビットの変換コードに変換する
ときに、従来の如く一旦、ｎより小さなｑビットの中間
のコードに変換してそれに（ｎ−ｑ）ビットを付加する
というような複雑な手法を用いることなく、直接ｎ（＞
ｍ）ビットの変換コードに容易に変換でき、またその逆
変換も直接可能となる。
ビットコードへの変調、１５ビットコードから８ビット
ソースコードへの一挙の復元が可能である。即ち、ｍビ
ットのソースコードをｎビットの変換コードに変換する
ときに、従来の如く一旦、ｎより小さなｑビットの中間
のコードに変換してそれに（ｎ−ｑ）ビットを付加する
というような複雑な手法を用いることなく、直接ｎ（＞
ｍ）ビットの変換コードに容易に変換でき、またその逆
変換も直接可能となる。
【００２９】変調はソースコードを最大３バイト幅で監
視する必要があるものの、変調結果は２バイト幅で完結
することになる。また復調は単純であり、１変調コード
ごとに変換テーブルを参照して１バイトに復調すると同
時に次の変調コードの復調に用いる変換テーブルの判定
を行うことを繰り返すだけである。参照する８ビット１
５ビット間変換テーブルは、６種類、総数４７４（内訳
は基本的にはテーブル２種類、２５６、代替４種類、２
１８）である。
視する必要があるものの、変調結果は２バイト幅で完結
することになる。また復調は単純であり、１変調コード
ごとに変換テーブルを参照して１バイトに復調すると同
時に次の変調コードの復調に用いる変換テーブルの判定
を行うことを繰り返すだけである。参照する８ビット１
５ビット間変換テーブルは、６種類、総数４７４（内訳
は基本的にはテーブル２種類、２５６、代替４種類、２
１８）である。
【００３０】変換動作において、１５ビット＋１５ビッ
トの接続部のみのデータ内容が条件に応じて変更される
ものではなく、その全体が変更され、しかも次に続く１
５ビットの先頭部を変更することもしない完結型であ
り、全ての変換を簡単な場合分けに基づく別々のテーブ
ルに従って行っている。特にソースコードの連続状態に
より場合分けされた別々のテーブルを用意し、異なるソ
ースコード８ビットでも異なるテーブル間では同一の変
換コードである１５ビットに変換することを認めること
により、数少ない変換コードを独特の工夫をしている。
トの接続部のみのデータ内容が条件に応じて変更される
ものではなく、その全体が変更され、しかも次に続く１
５ビットの先頭部を変更することもしない完結型であ
り、全ての変換を簡単な場合分けに基づく別々のテーブ
ルに従って行っている。特にソースコードの連続状態に
より場合分けされた別々のテーブルを用意し、異なるソ
ースコード８ビットでも異なるテーブル間では同一の変
換コードである１５ビットに変換することを認めること
により、数少ない変換コードを独特の工夫をしている。
【００３１】次に、上記のようにコード変換されたデジ
タルデータを元のコードに逆変換する復号アルゴリズム
について簡単に説明する。最初に現れる１５ビットの変
調コードは、テーブルＡ、Ｂ、Ｃ、Ｄのいずれかで変換
され、しかも互いに重複していないコードとなっている
ため、右端２〜４ビットによりＡ、Ｂ、Ｃ、Ｄの判別は
容易である。この判別結果を元にして各々の逆テーブル
で変換することにより復元が可能である。ここで入力デ
ータがテーブルＣで変換されたものと判断された場合
は、次の変調コードは必ずテーブルＦ、Ｅで変換されて
いるので、次に続く変調コードはＦ、Ｅのいずれかの逆
テーブルで変換するようにする。
タルデータを元のコードに逆変換する復号アルゴリズム
について簡単に説明する。最初に現れる１５ビットの変
調コードは、テーブルＡ、Ｂ、Ｃ、Ｄのいずれかで変換
され、しかも互いに重複していないコードとなっている
ため、右端２〜４ビットによりＡ、Ｂ、Ｃ、Ｄの判別は
容易である。この判別結果を元にして各々の逆テーブル
で変換することにより復元が可能である。ここで入力デ
ータがテーブルＣで変換されたものと判断された場合
は、次の変調コードは必ずテーブルＦ、Ｅで変換されて
いるので、次に続く変調コードはＦ、Ｅのいずれかの逆
テーブルで変換するようにする。
【００３２】図２３には、８／１５変調コードを復元す
る復元装置の構成を示す。テーブルＡからテーブルＦま
でのテーブル逆変換回路１〜６が１５ビットの入力デー
タラインに接続され、それぞれの追うはセレクタ７に送
られる。テーブル選択回路８は、入力データの右端４ビ
ットと一回前の復号選択結果（ラッチ回路９の出力）か
らどのテーブル逆変換回路１〜６を選択するかを決定す
る。
る復元装置の構成を示す。テーブルＡからテーブルＦま
でのテーブル逆変換回路１〜６が１５ビットの入力デー
タラインに接続され、それぞれの追うはセレクタ７に送
られる。テーブル選択回路８は、入力データの右端４ビ
ットと一回前の復号選択結果（ラッチ回路９の出力）か
らどのテーブル逆変換回路１〜６を選択するかを決定す
る。
【００３３】
【発明が解決しようとする課題】上記したような復号装
置自体の復元アルゴリズムや構成そのものは単純である
が、実際にＩＣ化などで実現しようとする場合は、規模
的な面で問題がある。テーブルの内容が複雑なことから
ＲＯＭを使う方法や、コンピュータを駆使した論理合成
で変換回路を設計する手法もあるが、いずれもテーブル
の種類が大きい為に効率が悪く、数キロゲートと相当に
大きなゲート規模となってしまい、かなりのチップ面積
を占有することになる。
置自体の復元アルゴリズムや構成そのものは単純である
が、実際にＩＣ化などで実現しようとする場合は、規模
的な面で問題がある。テーブルの内容が複雑なことから
ＲＯＭを使う方法や、コンピュータを駆使した論理合成
で変換回路を設計する手法もあるが、いずれもテーブル
の種類が大きい為に効率が悪く、数キロゲートと相当に
大きなゲート規模となってしまい、かなりのチップ面積
を占有することになる。
【００３４】復号回路単独のＩＣならともかく、他の信
号処理回路と合わせたＩＣ化を考えると、チップサイズ
の増大と、ひいてはコストアップにつながり、せっかく
の高密度化もその効果は半減してしまう。
号処理回路と合わせたＩＣ化を考えると、チップサイズ
の増大と、ひいてはコストアップにつながり、せっかく
の高密度化もその効果は半減してしまう。
【００３５】そこでこの発明は、上記したような変調方
式による復号処理回路と大差ない規模で、ディスク記録
の高密度化が期待される変調コードを容易に復元可能な
データ復号装置及び方法と記録媒体を提供することを目
的とする。
式による復号処理回路と大差ない規模で、ディスク記録
の高密度化が期待される変調コードを容易に復元可能な
データ復号装置及び方法と記録媒体を提供することを目
的とする。
【００３６】
【課題を解決するための手段】この発明は、ｍビットコ
ード中に発生する特定のビットパターンに応じて、任意
のビットを“１”或いは“０”に置換する排他論理手段
と、ｍビットコードの一部或いは全体のビット位置を右
方向或いは左方向へ所定の量だけシフトするビットシフ
ト手段と、ｍビットコードを複数の領域に分割（最大は
ｍ分割）し、各々の領域で“１”（正論理の場合）が発
生するビット位置に応じて所定の数値コードに変換する
複数の数値変換手段と、前記数値変換手段によって得ら
れた各々の数値コードを加算あるいは減算する数値演算
手段を具備するものである。
ード中に発生する特定のビットパターンに応じて、任意
のビットを“１”或いは“０”に置換する排他論理手段
と、ｍビットコードの一部或いは全体のビット位置を右
方向或いは左方向へ所定の量だけシフトするビットシフ
ト手段と、ｍビットコードを複数の領域に分割（最大は
ｍ分割）し、各々の領域で“１”（正論理の場合）が発
生するビット位置に応じて所定の数値コードに変換する
複数の数値変換手段と、前記数値変換手段によって得ら
れた各々の数値コードを加算あるいは減算する数値演算
手段を具備するものである。
【００３７】
【実施例】以下、この発明の実施例を図面を参照して説
明する。図１はこの発明の一実施例である。入力部ＩＮ
に導入された１５ビット（ＨＤ０〜ＨＤ１４）の変調コ
ードは、排他論理処理回路１１に供給され、ここで処理
された１５ビットデータは、シフト処理回路１２に入力
されて処理される。シフト処理回路１２から導出された
データ（ＳＤ０〜ＳＤ１３）は、６／４デコーダ１３と
１１／８デコーダ１４に分配供給される。６／４デコー
ダ１３と１１／８デコーダ１４のそれぞれの８ビット出
力は、８ビット加算器１５に入力される。この８ビット
加算器１５の出力は、ラッチ回路１０に入力されラッチ
され、復号データとして出力部ＯＵＴに導出される。
明する。図１はこの発明の一実施例である。入力部ＩＮ
に導入された１５ビット（ＨＤ０〜ＨＤ１４）の変調コ
ードは、排他論理処理回路１１に供給され、ここで処理
された１５ビットデータは、シフト処理回路１２に入力
されて処理される。シフト処理回路１２から導出された
データ（ＳＤ０〜ＳＤ１３）は、６／４デコーダ１３と
１１／８デコーダ１４に分配供給される。６／４デコー
ダ１３と１１／８デコーダ１４のそれぞれの８ビット出
力は、８ビット加算器１５に入力される。この８ビット
加算器１５の出力は、ラッチ回路１０に入力されラッチ
され、復号データとして出力部ＯＵＴに導出される。
【００３８】入力部ＩＮの１５ビットの変調コードは、
パターン制御回路１６にも入力されている。このパター
ン制御回路１６は、１５ビットの変調コードが何のテー
ブルで変換されたかを判別するものであり、テーブル
Ａ、Ｂで変換されたものである場合には、排他論理処理
回路１１、シフトと処理回路１２は何もせずそのままの
コードで出力するように制御する。ここでＨＤ１４のビ
ット信号が、シフト処理回路１２からＳＤ１４として出
力されないのは、テーブルＡ、Ｂどちらも“０”である
無効ビットのためである。
パターン制御回路１６にも入力されている。このパター
ン制御回路１６は、１５ビットの変調コードが何のテー
ブルで変換されたかを判別するものであり、テーブル
Ａ、Ｂで変換されたものである場合には、排他論理処理
回路１１、シフトと処理回路１２は何もせずそのままの
コードで出力するように制御する。ここでＨＤ１４のビ
ット信号が、シフト処理回路１２からＳＤ１４として出
力されないのは、テーブルＡ、Ｂどちらも“０”である
無効ビットのためである。
【００３９】次に、入力変調コード（ＨＤ０〜ＨＤ１
４）が、テーブルＣ、Ｄで変調されたものである場合に
は、排他的論理処理回路１１を有効とし、テーブルＥ、
Ｆで変調されたものである場合には、ＨＤ２のビットの
内容に応じて排他的論理処理回路１１またはシフト処理
回路１２のどちらかを有効とする。これによりテーブル
Ｃ、Ｄ、Ｅ、Ｆで変調された変調コードは、基本テーブ
ルＡ、Ｂで変調された変調コードに置き換えられる。
４）が、テーブルＣ、Ｄで変調されたものである場合に
は、排他的論理処理回路１１を有効とし、テーブルＥ、
Ｆで変調されたものである場合には、ＨＤ２のビットの
内容に応じて排他的論理処理回路１１またはシフト処理
回路１２のどちらかを有効とする。これによりテーブル
Ｃ、Ｄ、Ｅ、Ｆで変調された変調コードは、基本テーブ
ルＡ、Ｂで変調された変調コードに置き換えられる。
【００４０】テーブルＥ、Ｆで変調されたことを判定す
る場合には、一回前に復号した入力変調コードがテーブ
ルＣで変調されたものであったかどうかをラッチするラ
ッチ回路９の出力により決定される。
る場合には、一回前に復号した入力変調コードがテーブ
ルＣで変調されたものであったかどうかをラッチするラ
ッチ回路９の出力により決定される。
【００４１】図２には、上記排他的論理処理回路１１の
具体的構成例を示している。この回路では、入力変調コ
ードの中の“１”が立っているビットを検出し、そのビ
ットから右方向３ビット目が“１”であったら“０”に
変換し、“０”であったら“１”に変換する。この変換
の最終的なものは基本的には、イクスクルーシブオア回
路１７群により得られる。但し、“０”から“１”へ変
換する場合には、そのビットから右隣２ビットが“０”
となっているかをオア回路１８群により検出し、“０”
のときに実行するようにし、変換した結果が変調規則を
逸脱していない場合だけに制限している。またこの変換
処理では左方向側の出力を優先させるためのアンド回路
１９群が設けられており、１つのコード内では１ビット
しか対象としない。
具体的構成例を示している。この回路では、入力変調コ
ードの中の“１”が立っているビットを検出し、そのビ
ットから右方向３ビット目が“１”であったら“０”に
変換し、“０”であったら“１”に変換する。この変換
の最終的なものは基本的には、イクスクルーシブオア回
路１７群により得られる。但し、“０”から“１”へ変
換する場合には、そのビットから右隣２ビットが“０”
となっているかをオア回路１８群により検出し、“０”
のときに実行するようにし、変換した結果が変調規則を
逸脱していない場合だけに制限している。またこの変換
処理では左方向側の出力を優先させるためのアンド回路
１９群が設けられており、１つのコード内では１ビット
しか対象としない。
【００４２】例えば入力変調コードがＦテーブルで変換
されたものと判定された次のコードの場合、変調前のソ
ースコードは、１０進数で４０ある訳であるが、 ＨＤ 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 左方向から眺めると、まず最初はＨＤ４に“１”が立っ
ている。この場合は、ＨＤ７のビットを“１”に変換し
ようとするが、ＨＤ８、ＨＤ９の論理オア結果が“０”
ではないために変換できない。次は、ＨＤ８に“１”が
立っている。今度は、ＨＤ１１のビットが対象となる
が、元が“１”であるからＨＤ１２、ＨＤ１３の値にか
かわらず“０”へと変換する。変換結果は次のようにな
る。 ＨＤ 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 これはＨＤ０のビットを強制的に“１”にすることで、
Ａテーブルでのソースコード４０と内容が一致する。こ
のように、所定の条件のもとで、排他的論理処理回路１
１においてビット処理が施され、結果的にはテーブル
Ａ、テーブルＢのソースコードに戻され、以後の復号処
理を用意にしている。
されたものと判定された次のコードの場合、変調前のソ
ースコードは、１０進数で４０ある訳であるが、 ＨＤ 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 左方向から眺めると、まず最初はＨＤ４に“１”が立っ
ている。この場合は、ＨＤ７のビットを“１”に変換し
ようとするが、ＨＤ８、ＨＤ９の論理オア結果が“０”
ではないために変換できない。次は、ＨＤ８に“１”が
立っている。今度は、ＨＤ１１のビットが対象となる
が、元が“１”であるからＨＤ１２、ＨＤ１３の値にか
かわらず“０”へと変換する。変換結果は次のようにな
る。 ＨＤ 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 これはＨＤ０のビットを強制的に“１”にすることで、
Ａテーブルでのソースコード４０と内容が一致する。こ
のように、所定の条件のもとで、排他的論理処理回路１
１においてビット処理が施され、結果的にはテーブル
Ａ、テーブルＢのソースコードに戻され、以後の復号処
理を用意にしている。
【００４３】図３は、シフト処理回路１２の具体的構成
例を示している。この回路は基本的には、単なる２入力
のセレクタ２０群である。通常のビット位置から右隣２
ビット目のビット位置から右隣２ビット目のビット位置
の信号へ切り換える。ＳＤ０、ＳＤ１１、ＳＤ１３の経
路に設けられているゲート回路２１、２２は、ゲート信
号Ｇ０、Ｇ１１、Ｇ１３によってそれぞれのビットを強
制的に“１”あるいは“０”に変換する。
例を示している。この回路は基本的には、単なる２入力
のセレクタ２０群である。通常のビット位置から右隣２
ビット目のビット位置から右隣２ビット目のビット位置
の信号へ切り換える。ＳＤ０、ＳＤ１１、ＳＤ１３の経
路に設けられているゲート回路２１、２２は、ゲート信
号Ｇ０、Ｇ１１、Ｇ１３によってそれぞれのビットを強
制的に“１”あるいは“０”に変換する。
【００４４】図４、図５には、例として８／１５変調さ
れた変換テーブルＦが排他論理処理回路１１とシフトと
処理回路１２によって、テーブルＡ、Ｂで変換されたの
と同様な内容の変換コードに変換される過程を示してい
る。
れた変換テーブルＦが排他論理処理回路１１とシフトと
処理回路１２によって、テーブルＡ、Ｂで変換されたの
と同様な内容の変換コードに変換される過程を示してい
る。
【００４５】ソースコード１〜１７４の範囲のコードに
対しては、排他論理処理が行われ、ソースコード１７８
〜２５４の範囲のコードに対しては、シフト処理が行わ
れる。図４、図５の各コードにアンダーラインで示すよ
うに“１００１”が“１０００”へ、“１０００”は
“１００１”へと変換され、その後、＊で示したビット
を強制的に“１”とすることによりテーブルＡ、Ｂで変
換したコードと同じ内容のコードにすることができる。
対しては、排他論理処理が行われ、ソースコード１７８
〜２５４の範囲のコードに対しては、シフト処理が行わ
れる。図４、図５の各コードにアンダーラインで示すよ
うに“１００１”が“１０００”へ、“１０００”は
“１００１”へと変換され、その後、＊で示したビット
を強制的に“１”とすることによりテーブルＡ、Ｂで変
換したコードと同じ内容のコードにすることができる。
【００４６】その他のＣ、Ｄ、Ｅにおいても同様であ
り、強制的に“１”或いは“０”に変換するビット位置
が若干異なるだけで基本的には同じである。次に、６／
４デコーダ１３と１１／８デコーダ１４について説明す
る。
り、強制的に“１”或いは“０”に変換するビット位置
が若干異なるだけで基本的には同じである。次に、６／
４デコーダ１３と１１／８デコーダ１４について説明す
る。
【００４７】図６には６／４デコーダ１３の論理変換テ
ーブル図、図７には、６／４デコーダ１３の具体的回路
例を示している。入力ビット数は、１４あるが、基本的
な考え方は６ビットを４ビットへ変換するものである。
変換の規則は入力するＳＤ０〜ＳＤ１３の中で“１”が
立っているビットの変換値（図６に示している１０進変
換値１、２、３、４、６、９）を合計し、これを２進数
にしたものである。たとえば、“０１０００１”の場
合、ＳＤ１とＳＤ５に１が立っている訳で、変換値２と
変換値９を合計すると１１となる。これを２進数に変換
すると“１０１１”を得る。これがデコード出力としえ
用いられる。この処理を実現する回路の例が、図７であ
り、オア回路、アンド回路、インバータ、ナンド回路等
により構成されている。この回路は一例であり、上記し
た理論に基づき各種の実施例が可能である。
ーブル図、図７には、６／４デコーダ１３の具体的回路
例を示している。入力ビット数は、１４あるが、基本的
な考え方は６ビットを４ビットへ変換するものである。
変換の規則は入力するＳＤ０〜ＳＤ１３の中で“１”が
立っているビットの変換値（図６に示している１０進変
換値１、２、３、４、６、９）を合計し、これを２進数
にしたものである。たとえば、“０１０００１”の場
合、ＳＤ１とＳＤ５に１が立っている訳で、変換値２と
変換値９を合計すると１１となる。これを２進数に変換
すると“１０１１”を得る。これがデコード出力としえ
用いられる。この処理を実現する回路の例が、図７であ
り、オア回路、アンド回路、インバータ、ナンド回路等
により構成されている。この回路は一例であり、上記し
た理論に基づき各種の実施例が可能である。
【００４８】図８には、１１／８デコーダ１４の論理理
変換テーブル図を示している。このデコーダにおいて
も、６／４デコーダ１３と考え方は同じであり、入力Ｓ
Ｄの中で“１”が立っているビットの変換値を合計す
る。但し、最も右端に立っている“１”の変換値とそれ
以外のビットは変換値が異なる。たとえば“１００１０
０１０”の場合、ＳＤ６とＳＤ９、さらにＳＤ１２に１
が立っている。この場合は、変換値１３と変換値３９
（ＳＤ１３が“０”であるから）と変換値１１７を合計
して１６９となる。これを２進数に変換すると、“１０
１０１００１”（１０進で１６９）としてデコード出力
が得られる。
変換テーブル図を示している。このデコーダにおいて
も、６／４デコーダ１３と考え方は同じであり、入力Ｓ
Ｄの中で“１”が立っているビットの変換値を合計す
る。但し、最も右端に立っている“１”の変換値とそれ
以外のビットは変換値が異なる。たとえば“１００１０
０１０”の場合、ＳＤ６とＳＤ９、さらにＳＤ１２に１
が立っている。この場合は、変換値１３と変換値３９
（ＳＤ１３が“０”であるから）と変換値１１７を合計
して１６９となる。これを２進数に変換すると、“１０
１０１００１”（１０進で１６９）としてデコード出力
が得られる。
【００４９】このようにして得られたデコード出力ＬＢ
Ｔ（ＬＢＴ４〜ＬＢＴ７は“００００”固定）と、ＨＢ
Ｔとは８ビット加算器１５に入力されて加算される。こ
れにより、元のソースコードが復元される。
Ｔ（ＬＢＴ４〜ＬＢＴ７は“００００”固定）と、ＨＢ
Ｔとは８ビット加算器１５に入力されて加算される。こ
れにより、元のソースコードが復元される。
【００５０】この発明は、上述した８／１５変調コード
の復号のみに適応するだけでなく、各種の応用が可能で
ある。変調コードを分割して数値変化し、それぞれを加
算する方法は各種のテーブルに応用可能である。例え
ば、テーブルＡのように始まりのソースコード０が
“０００１０００００００００００”であるとか、変換
ビット幅が１５ビットであるといった必然性はなく、例
えば次に示すような始まりのソースコード０が“１００
００１００００００００”の１４ビットの変換テーブル
でもよい。
の復号のみに適応するだけでなく、各種の応用が可能で
ある。変調コードを分割して数値変化し、それぞれを加
算する方法は各種のテーブルに応用可能である。例え
ば、テーブルＡのように始まりのソースコード０が
“０００１０００００００００００”であるとか、変換
ビット幅が１５ビットであるといった必然性はなく、例
えば次に示すような始まりのソースコード０が“１００
００１００００００００”の１４ビットの変換テーブル
でもよい。
【００５１】 ＨＤ ソースコード ０ １ ２ ３ ４ ５ ６ ７ ８ ９ 10 11 12 13 ０ ０ ０ ０ ０ ０ １ ０ ０ ０ ０ ０ ０ ０ ０ １ １ ０ ０ ０ ０ １ ０ ０ ０ ０ ０ ０ ０ ０ ２ ０ １ ０ ０ ０ １ ０ ０ ０ ０ ０ ０ ０ ０ ３ ０ ０ １ ０ ０ １ ０ ０ ０ ０ ０ ０ ０ ０ ４ ０ ０ ０ ０ ０ ０ １ ０ ０ ０ ０ ０ ０ ０ ５ １ ０ ０ ０ ０ ０ １ ０ ０ ０ ０ ０ ０ ０ ６ ０ １ ０ ０ ０ ０ １ ０ ０ ０ ０ ０ ０ ０ ７ ０ ０ １ ０ ０ ０ １ ０ ０ ０ ０ ０ ０ ０ ８ ０ ０ ０ １ ０ ０ １ ０ ０ ０ ０ ０ ０ ０ ９ １ ０ ０ １ ０ ０ １ ０ ０ ０ ０ ０ ０ ０ １０ ０ ０ ０ ０ ０ ０ ０ １ ０ ０ ０ ０ ０ ０ １１ １ ０ ０ ０ ０ ０ ０ １ ０ ０ ０ ０ ０ ０ ： ： １９ ０ ０ ０ ０ ０ ０ ０ ０ １ ０ ０ ０ ０ ０ ２０ １ ０ ０ ０ ０ ０ ０ ０ １ ０ ０ ０ ０ ０ ： ： この場合であれば、ＨＤ０〜ＨＤ５おＨＤ６〜ＨＤ１３
を分割し、ＨＤ０のビット位置の変換値を１、ＨＤ１の
ビット位置の変換値を２、ＨＤ２のビット位置の変換値
を３、ＨＤ３のビット位置の変換値を４、といった形で
定めた６／８数値変換デコーダと、ＨＤ６のビット位置
の変換値を４、ＨＤ７のビット位置の変換値を１０、と
いった形で定めた８／８数値変換デコーダとを用い、そ
れらを加算演算することにより実現できる。
を分割し、ＨＤ０のビット位置の変換値を１、ＨＤ１の
ビット位置の変換値を２、ＨＤ２のビット位置の変換値
を３、ＨＤ３のビット位置の変換値を４、といった形で
定めた６／８数値変換デコーダと、ＨＤ６のビット位置
の変換値を４、ＨＤ７のビット位置の変換値を１０、と
いった形で定めた８／８数値変換デコーダとを用い、そ
れらを加算演算することにより実現できる。
【００５２】要するに上記したように出力変換コードが
１０進数で表現したソースコードの増加に合わせ、
「“１”と“１”の間に“０”が必ず決められた個数以
上存在するという条件を満たしながら左あるいは右方向
から“１”を立てて押し込んでいく」という規則にそっ
て“１”の立つ位置が変化しているというコード群であ
れば、この発明は適用が可能である。勿論テーブルの途
中で多少の抜けがあっても問題はない。たとえば ： n-1 ０ １ ０ ０ ０ １ ０ ０ １ ０ ０ １ ０ ０ n ０ ０ １ ０ ０ １ ０ ０ １ ０ ０ １ ０ ０ n+1 ０ ０ ０ ０ ０ ０ ０ ０ １ ０ ０ ０ １ ０ n+2 １ ０ ０ ０ ０ ０ ０ ０ １ ０ ０ ０ １ ０ ： というテーブルが、 ： n-1 ０ １ ０ ０ ０ １ ０ ０ １ ０ ０ １ ０ ０ n ０ ０ １ ０ ０ １ ０ ０ １ ０ ０ １ ０ ０ n+1 １ ０ ０ ０ ０ ０ ０ ０ ０ ０ ０ ０ １ ０ n+2 ０ １ ０ ０ ０ ０ ０ ０ ０ ０ ０ ０ １ ０ ： のように作成されていてもよい。
１０進数で表現したソースコードの増加に合わせ、
「“１”と“１”の間に“０”が必ず決められた個数以
上存在するという条件を満たしながら左あるいは右方向
から“１”を立てて押し込んでいく」という規則にそっ
て“１”の立つ位置が変化しているというコード群であ
れば、この発明は適用が可能である。勿論テーブルの途
中で多少の抜けがあっても問題はない。たとえば ： n-1 ０ １ ０ ０ ０ １ ０ ０ １ ０ ０ １ ０ ０ n ０ ０ １ ０ ０ １ ０ ０ １ ０ ０ １ ０ ０ n+1 ０ ０ ０ ０ ０ ０ ０ ０ １ ０ ０ ０ １ ０ n+2 １ ０ ０ ０ ０ ０ ０ ０ １ ０ ０ ０ １ ０ ： というテーブルが、 ： n-1 ０ １ ０ ０ ０ １ ０ ０ １ ０ ０ １ ０ ０ n ０ ０ １ ０ ０ １ ０ ０ １ ０ ０ １ ０ ０ n+1 １ ０ ０ ０ ０ ０ ０ ０ ０ ０ ０ ０ １ ０ n+2 ０ １ ０ ０ ０ ０ ０ ０ ０ ０ ０ ０ １ ０ ： のように作成されていてもよい。
【００５３】従って、“１”と“１”との間に存在する
“０”の最低個数が３個、或いは４個以上といったもの
でも応用可能で、デコーダで用いる１０進数への変換値
を度のように設定するかだけであり、基本的には考え方
は同じである。
“０”の最低個数が３個、或いは４個以上といったもの
でも応用可能で、デコーダで用いる１０進数への変換値
を度のように設定するかだけであり、基本的には考え方
は同じである。
【００５４】また上記の実施例では、変調コードを２つ
の領域に分割したが、３分割或いは４分割としても良
い。この場合、それぞれの数値変換テーブルが簡単には
なるが、逆に加算演算側のハードウエアが増えることに
なる。結局は全体のバランスを考えた分割数にする方が
好ましい。
の領域に分割したが、３分割或いは４分割としても良
い。この場合、それぞれの数値変換テーブルが簡単には
なるが、逆に加算演算側のハードウエアが増えることに
なる。結局は全体のバランスを考えた分割数にする方が
好ましい。
【００５５】
【発明の効果】以上説明したようにこの発明によれば、
ＲＯＭ等の素子を使用しなくても十分小規模な回路でコ
ード逆変換（復号）を実現することができ、ＩＣ化には
極めて有効である。これによりＩＣ自体のチップサイズ
は抑えられ、コストアップを伴わずに光ディスクの高密
度化の実現が可能になるという効果を得ることができ
る。
ＲＯＭ等の素子を使用しなくても十分小規模な回路でコ
ード逆変換（復号）を実現することができ、ＩＣ化には
極めて有効である。これによりＩＣ自体のチップサイズ
は抑えられ、コストアップを伴わずに光ディスクの高密
度化の実現が可能になるという効果を得ることができ
る。
【図１】この発明の一実施例による復号装置を示す図。
【図２】図１の排他的論理処理回路を具体的に示す図。
【図３】図１のシフト処理回路を具体的に示す図。
【図４】８／１５変調された変換テーブルＦにより変換
されたコードが排他論理処理回路によりテーブルＡ、Ｂ
で変換されたコードと同じ内容に変換される経過を説明
するために示した説明図。
されたコードが排他論理処理回路によりテーブルＡ、Ｂ
で変換されたコードと同じ内容に変換される経過を説明
するために示した説明図。
【図５】図４の続きと、８／１５変調された変換テーブ
ルＦにより変換されたコードが排他論理処理回路及びシ
フト処理回路によりテーブルＡ、Ｂで変換されたコード
と同じ内容に変換される経過を説明するために示した説
明図。
ルＦにより変換されたコードが排他論理処理回路及びシ
フト処理回路によりテーブルＡ、Ｂで変換されたコード
と同じ内容に変換される経過を説明するために示した説
明図。
【図６】６／４デコーダの論理変換テーブルを示す図。
【図７】６／４デコーダの具体的回路を示す図。
【図８】１１／８デコーダの論理変換テーブルを示す
図。
図。
【図９】テーブルＡの内容を示す説明図。
【図１０】図９の内容の続きを示す図。
【図１１】図１０の内容の続きを示す図。
【図１２】図１１の内容の続きを示す図。
【図１３】図１２の内容の続きを示す図。
【図１４】テーブルＢの内容を示す説明図。
【図１５】図１４の内容の続きを示す図。
【図１６】テーブルＣの内容を示す説明図。
【図１７】図１６の内容の続きを示す図。
【図１８】テーブルＤの内容を示す説明図。
【図１９】テーブルＥの内容を示す説明図。
【図２０】テーブルＦの内容を示す説明図。
【図２１】図２０の内容の続きを示す図。
【図２２】図２１の内容の続きを示す図。
【図２３】復号装置の例を示す図。
１１…排他的論理処理回路、１２…シフト処理回路、１
３…６／４デコーダ、１４…１１／８デコーダ、１５…
８ビット加算器、１６…パターン制御回路。
３…６／４デコーダ、１４…１１／８デコーダ、１５…
８ビット加算器、１６…パターン制御回路。
Claims (12)
- 【請求項１】所定の規則に従ってｎビットからｍビット
へ変換されたコードデータ群を、元のｎビットのコード
データ群へ変換するデータ復号装置において、 前記ｍビットコードを複数の領域に分割（最大はｍ分
割）し、各々の領域で“１”（正論理の場合）が発生す
るビット位置に応じて、予め決められている論理演算に
従い所定の数値コードに変換する複数の数値変換手段
と、 前記数値変換手段によって得られた各々の数値コードを
加算あるいは減算するし、前記ｎビットの復号コードを
得る数値演算手段とを具備したことを特徴とするデータ
復号装置。 - 【請求項２】前記数値変換手段は、 前記ｍビットコード中に発生する特定ビットパターンに
応じて、前記ｍビットコードの一部或いは全体のビット
位置を右方向或いは左方向へ所定の量だけシフトするビ
ットシフト手段を具備したことを特徴とする請求項１記
載のデータ復号装置。 - 【請求項３】前記ｍビットコードが前記ｍビットへ変換
される場合の特定の規則としては、ｍビットのコード内
及びコード間でも“１”と“１”の間に“０”が最低２
個以上連続して発生する変換規則が適用されており、 前記数値変換手段は、前記ｍビットコード中で“１”
（正論理の場合）が発生しているビット位置から３ビッ
ト離れた位置のビットを“１”或いは“０”に変換する
排他的論理手段を具備したことを特徴とする請求項１記
載のデータ復号装置。 - 【請求項４】前記ｍビットコードが前記ｍビットへ変換
される場合の特定の規則としては、ｍビットのコード
内、及びコード間でも“１”と“１”の間に“０”が最
低２個以上連続して発生する変換規則が適用されている
ことを特徴とする請求項１記載のデータ復号装置。 - 【請求項５】前記ｍビットコードが前記ｍビットへ変換
される場合の特定の規則としてはｍビットのコード内、
及びコード間でも“１”と“１”の間に“０”が最低２
個以上連続して発生する変換規則が適用されていること
を特徴とする請求項２記載のデータ復号装置。 - 【請求項６】１０進で表現すると０〜１７４のソースコ
ードに対応した変換コードを発生するもので、この変換
コードは全て右端２ビットが００となる１５ビットコー
ドである変換手段Ａと、 １０進で表現すると１７５〜２５５のソースコードに対
応した変換コードを発生するもので、この変換コードは
全て右端２ビットが１０となる１５ビットコードである
変換手段Ｂと、 １０進で表現すると１７５〜２５５のソースコードに対
応した変換コードを発生するもので、この変換コードは
全て右端４ビットが０００１で、左端から最初のビット
１までが変換手段Ｂと等しいような１５ビットコードで
ある変換手段Ｃと、 前記変換手段Ａで変換対象となるソースコードを、当該
変換手段Ａで変換した場合に右端６ビットが全て０とな
るような、１０進で表現すると０〜３３のソースコード
に対応した変換コードを発生するもので、この変換コー
ドは全て右端６ビットが００１００１で、左端から最初
のビット１までが変換手段Ａと等しいような１５ビット
コードである変換手段Ｄと、 １０進で表現すると０〜２５５のソースコードを前記変
換手段Ａ又はＢで変換した場合に、左端１ビットが１と
なるソースコードに対応する変換コードを発生するもの
で、この変換コードは右端２ビットが００、左端２ビッ
トが００となる１５ビットコードである変換手段Ｆと、 前記変換手段Ｆで変換対象となるソースコードを、当該
変換手段Ｆで変換した場合に右端６ビットが全て０とな
るソースコードに対応する変換コードを発生するもの
で、この変換コードは全て右端３ビットが００１、左端
２ビットが００となる１５ビットコードである変換手段
Ｅと、 前記０〜１７４のソースコードの変換を前記変換手段Ａ
を用いて実行させると、次に続くソースコードが変換手
段Ａ或いはＢで変換された場合の変換コードとの接続結
果に０が１３以上続く場合には、前記変換手段Ａに代え
て前記変換手段Ｄを用いた変換を実行させ、前記１７５
〜２５５のソースコードに続くソースコードが、変換手
段Ａ或いはＢで変換された場合に左端ビットが１となる
ソースコードのときは、前記１７５〜２５５のソースコ
ードの変換を前記変換手段Ｂに代えて前記変換手段Ｃを
用いた変換を実行させ、前記変換手段Ｃを用いた変換が
実行された場合には、続くソースコードを基本的には前
記変換手段Ｆで変換するが、更に続くソースコードが前
記変換手段Ａ或いはＢで変換された場合の変換コードと
の接続結果に０が１３以上続く場合には、前記変換手段
Ｆに代えて前記変換手段Ｅを用いた変換を実行させるこ
とにより得られた１５ビットコードを元の８ビットコー
ドに復号する方法であって、 前記１５ビットコードが入力され、このコードが、前記
変換手段Ｃ、Ｄによるものであるときは排他論理処理を
行い、前記変換手段Ｅ、Ｆによるものであるときはシフ
ト処理を行い、デコード処理を簡単にするために前記変
換手段Ａ又はＢにより変換された基本的なコード内容と
同じ内容に変換するようにしたことを特徴とする復号方
法。 - 【請求項７】前記排他論理処理は、コードの中で“１”
のビットを検出し、そのビットから右方向３ビット目が
“１”であれば“０”に変換し、“０”であれば“１”
に変換し、但し“０”から“１”への変換の場合は、そ
のビットから右隣２ビットが“０”であることを条件と
し、かつ左方向を優先として１つのコード内で１ビット
を対象として処理することを特徴とする請求項６記載の
復号方法。 - 【請求項８】前記シフト処理は、通常のビット位置から
右隣２ビット目のビット位置のビットを取り出すように
していることを特徴する請求項６記載の復号方法。 - 【請求項９】１０進で表現すると０〜１７４のソースコ
ードに対応した変換コードを発生するもので、この変換
コードは全て右端２ビットが００となる１５ビットコー
ドである変換手段Ａと、 １０進で表現すると１７５〜２５５のソースコードに対
応した変換コードを発生するもので、この変換コードは
全て右端２ビットが１０となる１５ビットコードである
変換手段Ｂと、 １０進で表現すると１７５〜２５５のソースコードに対
応した変換コードを発生するもので、この変換コードは
全て右端４ビットが０００１で、左端から最初のビット
１までが変換手段Ｂと等しいような１５ビットコードで
ある変換手段Ｃと、 前記変換手段Ａで変換対象となるソースコードを、当該
変換手段Ａで変換した場合に右端６ビットが全て０とな
るような、１０進で表現すると０〜３３のソースコード
に対応した変換コードを発生するもので、この変換コー
ドは全て右端６ビットが００１００１で、左端から最初
のビット１までが変換手段Ａと等しいような１５ビット
コードである変換手段Ｄと、 １０進で表現すると０〜２５５のソースコードを前記変
換手段Ａ又はＢで変換した場合に、左端１ビットが１と
なるソースコードに対応する変換コードを発生するもの
で、この変換コードは右端２ビットが００、左端２ビッ
トが００となる１５ビットコードである変換手段Ｆと、 前記変換手段Ｆで変換対象となるソースコードを、当該
変換手段Ｆで変換した場合に右端６ビットが全て０とな
るソースコードに対応する変換コードを発生するもの
で、この変換コードは全て右端３ビットが００１、左端
２ビットが００となる１５ビットコードである変換手段
Ｅと、 前記０〜１７４のソースコードの変換を前記変換手段Ａ
を用いて実行させると、次に続くソースコードが変換手
段Ａ或いはＢで変換された場合の変換コードとの接続結
果に０が１３以上続く場合には、前記変換手段Ａに代え
て前記変換手段Ｄを用いた変換を実行させ、前記１７５
〜２５５のソースコードに続くソースコードが、変換手
段Ａ或いはＢで変換された場合に左端ビットが１となる
ソースコードのときは、前記１７５〜２５５のソースコ
ードの変換を前記変換手段Ｂに代えて前記変換手段Ｃを
用いた変換を実行させ、前記変換手段Ｃを用いた変換が
実行された場合には、続くソースコードを基本的には前
記変換手段Ｆで変換するが、更に続くソースコードが前
記変換手段Ａ或いはＢで変換された場合の変換コードと
の接続結果に０が１３以上続く場合には、前記変換手段
Ｆに代えて前記変換手段Ｅを用いた変換を実行させるこ
とにより得られた１５ビットコードを元の８ビットコー
ドに復号する方法であって、 前記１５ビットコードが入力され、このコードが、前記
変換手段Ａ或いはＢによるものであるときは、 前記１５ビットコードの下位側Ｚ１ビットの各論理ビッ
トに重み付けの値を設定しておき、所定の論理であると
きは、その重み付け値の合計を行い、この合計値をＺ２
ビットに変換し、上位側に０を付加して第１の８ビット
出力を得、 前記１５ビットコードの所定の上位側Ｚ３ビットの各論
理ビットに重み付けの値を設定しておき、当該ビットが
所定の論理であるときは、その重み付け値の合計を行
い、この合計値を８ビットに変換して第２の８ビット出
力を得、 前記第１と第２の８ビット出力を加算して復号出力を得
るようにしたことを特徴とする復号方法。 - 【請求項１０】１０進で表現すると０〜１７４のソース
コードに対応した変換コードを発生するもので、この変
換コードは全て右端２ビットが００となる１５ビットコ
ードである変換手段Ａと、 １０進で表現すると１７５〜２５５のソースコードに対
応した変換コードを発生するもので、この変換コードは
全て右端２ビットが１０となる１５ビットコードである
変換手段Ｂと、 １０進で表現すると１７５〜２５５のソースコードに対
応した変換コードを発生するもので、この変換コードは
全て右端４ビットが０００１で、左端から最初のビット
１までが変換手段Ｂと等しいような１５ビットコードで
ある変換手段Ｃと、 前記変換手段Ａで変換対象となるソースコードを、当該
変換手段Ａで変換した場合に右端６ビットが全て０とな
るような、１０進で表現すると０〜３３のソースコード
に対応した変換コードを発生するもので、この変換コー
ドは全て右端６ビットが００１００１で、左端から最初
のビット１までが変換手段Ａと等しいような１５ビット
コードである変換手段Ｄと、 １０進で表現すると０〜２５５のソースコードを前記変
換手段Ａ又はＢで変換した場合に、左端１ビットが１と
なるソースコードに対応する変換コードを発生するもの
で、この変換コードは右端２ビットが００、左端２ビッ
トが００となる１５ビットコードである変換手段Ｆと、 前記変換手段Ｆで変換対象となるソースコードを、当該
変換手段Ｆで変換した場合に右端６ビットが全て０とな
るソースコードに対応する変換コードを発生するもの
で、この変換コードは全て右端３ビットが００１、左端
２ビットが００となる１５ビットコードである変換手段
Ｅと、 前記０〜１７４のソースコードの変換を前記変換手段Ａ
を用いて実行させると、次に続くソースコードが変換手
段Ａ或いはＢで変換された場合の変換コードとの接続結
果に０が１３以上続く場合には、前記変換手段Ａに代え
て前記変換手段Ｄを用いた変換を実行させ、前記１７５
〜２５５のソースコードに続くソースコードが、変換手
段Ａ或いはＢで変換された場合に左端ビットが１となる
ソースコードのときは、前記１７５〜２５５のソースコ
ードの変換を前記変換手段Ｂに代えて前記変換手段Ｃを
用いた変換を実行させ、前記変換手段Ｃを用いた変換が
実行された場合には、続くソースコードを基本的には前
記変換手段Ｆで変換するが、更に続くソースコードが前
記変換手段Ａ或いはＢで変換された場合の変換コードと
の接続結果に０が１３以上続く場合には、前記変換手段
Ｆに代えて前記変換手段Ｅを用いた変換を実行させるこ
とにより得られた１５ビットコードが記録媒体に記録さ
れており、この記録媒体から再生した前記１５ビットコ
ードを元の８ビットコードに復号する方法であって、 前記１５ビットコードが入力され、このコードが、前記
変換手段Ｃ、Ｄによるものであるときは排他論理処理を
行い、前記変換手段Ｅ、Ｆによるものであるときは排他
的論理処理又はシフト処理を選択的に行い、デコード処
理を簡単にするために前記変換手段Ａ又はＢにより変換
された基本的なコード内容と同じ内容に変換する工程
と、 前記変換手段Ａ或いはＢにより変換された１５ビットコ
ード及び前記第１の工程で得られた１５ビットコードを
処理する場合、前記１５ビットコードの下位側Ｚ１ビッ
トの各論理ビットに重み付けの値を設定しておき、所定
の論理であるときは、その重み付け値の合計を行い、こ
の合計値をＺ２ビットに変換し、上位側に０を付加して
第１の８ビット出力を得、前記１５ビットコードの所定
の上位側Ｚ３ビットの各論理ビットに重み付けの値を設
定しておき、当該ビットが所定の論理であるときは、そ
の重み付け値の合計を行い、この合計値を８ビットに変
換して第２の８ビット出力を得る第２の工程と、 前記第１と第２の８ビット出力を加算して復号出力を得
る工程とを具備したことを特徴とする復号方法。 - 【請求項１１】１０進で表現すると０〜１７４のソース
コードに対応した変換コードを発生するもので、この変
換コードは全て右端２ビットが００となる１５ビットコ
ードである変換手段Ａと、 １０進で表現すると１７５〜２５５のソースコードに対
応した変換コードを発生するもので、この変換コードは
全て右端２ビットが１０となる１５ビットコードである
変換手段Ｂと、 １０進で表現すると１７５〜２５５のソースコードに対
応した変換コードを発生するもので、この変換コードは
全て右端４ビットが０００１で、左端から最初のビット
１までが変換手段Ｂと等しいような１５ビットコードで
ある変換手段Ｃと、 前記変換手段Ａで変換対象となるソースコードを、当該
変換手段Ａで変換した場合に右端６ビットが全て０とな
るような、１０進で表現すると０〜３３のソースコード
に対応した変換コードを発生するもので、この変換コー
ドは全て右端６ビットが００１００１で、左端から最初
のビット１までが変換手段Ａと等しいような１５ビット
コードである変換手段Ｄと、 １０進で表現すると０〜２５５のソースコードを前記変
換手段Ａ又はＢで変換した場合に、左端１ビットが１と
なるソースコードに対応する変換コードを発生するもの
で、この変換コードは右端２ビットが００、左端２ビッ
トが００となる１５ビットコードである変換手段Ｆと、 前記変換手段Ｆで変換対象となるソースコードを、当該
変換手段Ｆで変換した場合に右端６ビットが全て０とな
るソースコードに対応する変換コードを発生するもの
で、この変換コードは全て右端３ビットが００１、左端
２ビットが００となる１５ビットコードである変換手段
Ｅと、 前記０〜１７４のソースコードの変換を前記変換手段Ａ
を用いて実行させると、次に続くソースコードが変換手
段Ａ或いはＢで変換された場合の変換コードとの接続結
果に０が１３以上続く場合には、前記変換手段Ａに代え
て前記変換手段Ｄを用いた変換を実行させ、前記１７５
〜２５５のソースコードに続くソースコードが、変換手
段Ａ或いはＢで変換された場合に左端ビットが１となる
ソースコードのときは、前記１７５〜２５５のソースコ
ードの変換を前記変換手段Ｂに代えて前記変換手段Ｃを
用いた変換を実行させ、前記変換手段Ｃを用いた変換が
実行された場合には、続くソースコードを基本的には前
記変換手段Ｆで変換するが、更に続くソースコードが前
記変換手段Ａ或いはＢで変換された場合の変換コードと
の接続結果に０が１３以上続く場合には、前記変換手段
Ｆに代えて前記変換手段Ｅを用いた変換を実行させるこ
とにより得られた１５ビットコードを元の８ビットコー
ドに復号するに当たって、 前記１５ビットコードが入力され、このコードが、前記
変換手段Ｃ、Ｄによるものであるときは排他論理処理を
行い、前記変換手段Ｅ、Ｆによるものであるときは排他
的論理処理又はシフト処理を選択的に行い、デコード処
理を簡単にするために前記変換手段Ａ又はＢにより変換
された基本的なコード内容と同じ内容に変換する第１の
手段と、 前記変換手段Ａ或いはＢにより変換された１５ビットコ
ード及び前記第１の工程で得られた１５ビットコードを
処理する場合、前記１５ビットコードの下位側Ｚ１ビッ
トの各論理ビットに重み付けの値を設定しておき、所定
の論理であるときは、その重み付け値の合計を行い、こ
の合計値をＺ２ビットに変換し、上位に０を付加して第
１の８ビット出力を得、前記１５ビットコードの所定の
上位側Ｚ３ビットの各論理ビットに重み付けの値を設定
しておき、当該ビットが所定の論理であるときは、その
重み付け値の合計を行い、この合計値を８ビットに変換
して第２の８ビット出力を得る第２の手段と、 前記第１と第２の８ビット出力を加算して復号出力を得
る第３の手段とを有したことを特徴とする復号装置。 - 【請求項１２】前記１５ビットコードは、光ディスクか
ら再生された信号に含まれていることを特徴とする請求
項１１記載の復号装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7086878A JPH08287622A (ja) | 1995-04-12 | 1995-04-12 | データ復号装置及び方法と記録媒体 |
| US08/630,616 US5757296A (en) | 1995-04-12 | 1996-04-10 | Data decoding apparatus and method and recording medium |
| KR1019960010729A KR100245577B1 (ko) | 1995-04-12 | 1996-04-10 | 데이타복호장치 |
| DE69600426T DE69600426T2 (de) | 1995-04-12 | 1996-04-11 | Dekodierschaltung für RLL-Daten mit verkleinerten Tabellen und Verfahren dazu |
| EP96105753A EP0739099B1 (en) | 1995-04-12 | 1996-04-11 | Method and apparatus for decoding RLL modulated data using tables of reduced sizes |
| KR1019960028078A KR100256984B1 (ko) | 1995-04-12 | 1996-07-12 | 데이타 복호방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7086878A JPH08287622A (ja) | 1995-04-12 | 1995-04-12 | データ復号装置及び方法と記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08287622A true JPH08287622A (ja) | 1996-11-01 |
Family
ID=13899101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7086878A Pending JPH08287622A (ja) | 1995-04-12 | 1995-04-12 | データ復号装置及び方法と記録媒体 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5757296A (ja) |
| EP (1) | EP0739099B1 (ja) |
| JP (1) | JPH08287622A (ja) |
| KR (2) | KR100245577B1 (ja) |
| DE (1) | DE69600426T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3962439B2 (ja) * | 1996-06-21 | 2007-08-22 | パイオニア株式会社 | 情報記録装置及び情報記録方法並びに情報再生装置及び情報再生方法 |
| JP2002261619A (ja) * | 2001-02-28 | 2002-09-13 | Toshiba Corp | データ符号化方法、データ符号化装置及び記憶媒体 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833470A (en) * | 1986-07-15 | 1989-05-23 | Matsushita Electric Industrial Co., Ltd. | Code conversion apparatus |
| US5486828A (en) * | 1989-04-06 | 1996-01-23 | Canon Kabushiki Kaisha | Coding/decoding method and apparatus therefor |
| JP2805096B2 (ja) * | 1989-10-31 | 1998-09-30 | ソニー株式会社 | ディジタル変調方法及び復調方法 |
| JP2809832B2 (ja) * | 1990-07-13 | 1998-10-15 | 株式会社東芝 | 符号変調方法 |
| JP2741112B2 (ja) * | 1991-03-29 | 1998-04-15 | シャープ株式会社 | ディジタル変調方式およびディジタル変調装置 |
| JP2555230B2 (ja) * | 1991-04-08 | 1996-11-20 | 農林水産省東北農業試験場長 | 移植機の苗送り装置 |
| GB2295753B (en) * | 1992-09-17 | 1996-10-16 | Sony Uk Ltd | Data coding |
| JP2560192B2 (ja) * | 1993-03-25 | 1996-12-04 | 松下電器産業 株式会社 | ２進情報記録再生方法 |
-
1995
- 1995-04-12 JP JP7086878A patent/JPH08287622A/ja active Pending
-
1996
- 1996-04-10 US US08/630,616 patent/US5757296A/en not_active Expired - Lifetime
- 1996-04-10 KR KR1019960010729A patent/KR100245577B1/ko not_active IP Right Cessation
- 1996-04-11 DE DE69600426T patent/DE69600426T2/de not_active Expired - Fee Related
- 1996-04-11 EP EP96105753A patent/EP0739099B1/en not_active Expired - Lifetime
- 1996-07-12 KR KR1019960028078A patent/KR100256984B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0739099B1 (en) | 1998-07-15 |
| KR100245577B1 (ko) | 2000-02-15 |
| KR100256984B1 (ko) | 2000-06-01 |
| KR960038895A (ko) | 1996-11-21 |
| DE69600426D1 (de) | 1998-08-20 |
| DE69600426T2 (de) | 1999-01-07 |
| EP0739099A1 (en) | 1996-10-23 |
| KR960038906A (ko) | 1996-11-21 |
| US5757296A (en) | 1998-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE44013E1 (en) | Digital sum variation computation method and system | |
| JPH09181609A (ja) | デジタルデータチャンネル符号化及び復号化装置並びにその方法 | |
| JP2002271205A (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置 | |
| JP3227901B2 (ja) | 変調方法及び復調装置 | |
| JPH10508456A (ja) | ｍビットの情報語の系列を変調信号に変換する方法、記録キャリアを製造する方法、コード装置、装置、記録装置、信号及び記録キャリア | |
| US6348883B2 (en) | Method of converting bits of optical disk, demodulating method and apparatus | |
| KR20000075600A (ko) | 엔-비트 소스어를 이에 대응하는 엠-비트 채널어로, 그리고 역으로 인코딩/디코딩하는 장치 | |
| JP2805096B2 (ja) | ディジタル変調方法及び復調方法 | |
| KR930003259B1 (ko) | 광기록과 광판독을 위한 코드변환장치와 복호장치 | |
| JPH10208405A (ja) | 光ディスク（ｃｄ及びｄｖｄ）読み取り装置においてｅｆｍ形式及びｅｆｍプラス形式で復号するためのシステム及び復号方法 | |
| US6670896B2 (en) | Method and apparatus for modulating and demodulating digital data | |
| US6188336B1 (en) | 7/13 channel coding and decoding method using RLL(2,25) code | |
| JPH08287622A (ja) | データ復号装置及び方法と記録媒体 | |
| JP2002261619A (ja) | データ符号化方法、データ符号化装置及び記憶媒体 | |
| JP2778617B2 (ja) | ディジタル変復調方法，その装置，記録媒体，その製造方法 | |
| JP3013745B2 (ja) | ディジタル変復調方法，その装置，記録媒体，その製造方法 | |
| JPH08235785A (ja) | 記録信号変調装置、記録信号復調装置、記録信号変調方法および記録信号復調方法 | |
| JP4095440B2 (ja) | 情報の符号化のための装置及び方法、その符号化された情報を復号するための装置及び方法、変調信号及び記録媒体の製造方法 | |
| JP3313928B2 (ja) | データ変調方法及びその装置 | |
| JPH10112655A (ja) | データ復号装置 | |
| JP3840806B2 (ja) | 符号化・復号化装置 | |
| JP3402999B2 (ja) | データ変調回路 | |
| JP3956090B2 (ja) | デジタルデータ変調装置 | |
| JP2822483B2 (ja) | ４／１１符号復合化回路 | |
| JP2000307431A (ja) | 変調装置及び復調装置 |