DE69600426T2 - Dekodierschaltung für RLL-Daten mit verkleinerten Tabellen und Verfahren dazu - Google Patents

Dekodierschaltung für RLL-Daten mit verkleinerten Tabellen und Verfahren dazu

Info

Publication number
DE69600426T2
DE69600426T2 DE69600426T DE69600426T DE69600426T2 DE 69600426 T2 DE69600426 T2 DE 69600426T2 DE 69600426 T DE69600426 T DE 69600426T DE 69600426 T DE69600426 T DE 69600426T DE 69600426 T2 DE69600426 T2 DE 69600426T2
Authority
DE
Germany
Prior art keywords
procedures
decoding circuit
rll data
tables
reduced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69600426T
Other languages
English (en)
Other versions
DE69600426D1 (de
Inventor
Yoshiyuki Ishiwaza
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE69600426D1 publication Critical patent/DE69600426D1/de
Publication of DE69600426T2 publication Critical patent/DE69600426T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00—Image coding
    • G06T9/005—Statistical coding, e.g. Huffman, run length coding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Dc Digital Transmission (AREA)
DE69600426T 1995-04-12 1996-04-11 Dekodierschaltung für RLL-Daten mit verkleinerten Tabellen und Verfahren dazu Expired - Fee Related DE69600426T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7086878A JPH08287622A (ja) 1995-04-12 1995-04-12 データ復号装置及び方法と記録媒体

Publications (2)

Publication Number Publication Date
DE69600426D1 DE69600426D1 (de) 1998-08-20
DE69600426T2 true DE69600426T2 (de) 1999-01-07

Family

ID=13899101

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69600426T Expired - Fee Related DE69600426T2 (de) 1995-04-12 1996-04-11 Dekodierschaltung für RLL-Daten mit verkleinerten Tabellen und Verfahren dazu

Country Status (5)

Country Link
US (1) US5757296A (de)
EP (1) EP0739099B1 (de)
JP (1) JPH08287622A (de)
KR (2) KR100245577B1 (de)
DE (1) DE69600426T2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3962439B2 (ja) * 1996-06-21 2007-08-22 パイオニア株式会社 情報記録装置及び情報記録方法並びに情報再生装置及び情報再生方法
JP2002261619A (ja) * 2001-02-28 2002-09-13 Toshiba Corp データ符号化方法、データ符号化装置及び記憶媒体

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833470A (en) * 1986-07-15 1989-05-23 Matsushita Electric Industrial Co., Ltd. Code conversion apparatus
US5486828A (en) * 1989-04-06 1996-01-23 Canon Kabushiki Kaisha Coding/decoding method and apparatus therefor
JP2805096B2 (ja) * 1989-10-31 1998-09-30 ソニー株式会社 ディジタル変調方法及び復調方法
JP2809832B2 (ja) * 1990-07-13 1998-10-15 株式会社東芝 符号変調方法
JP2741112B2 (ja) * 1991-03-29 1998-04-15 シャープ株式会社 ディジタル変調方式およびディジタル変調装置
JP2555230B2 (ja) * 1991-04-08 1996-11-20 農林水産省東北農業試験場長 移植機の苗送り装置
GB2295753B (en) * 1992-09-17 1996-10-16 Sony Uk Ltd Data coding
JP2560192B2 (ja) * 1993-03-25 1996-12-04 松下電器産業 株式会社 ２進情報記録再生方法

Also Published As

Publication number Publication date
KR100256984B1 (ko) 2000-06-01
KR960038895A (ko) 1996-11-21
EP0739099B1 (de) 1998-07-15
KR960038906A (ko) 1996-11-21
JPH08287622A (ja) 1996-11-01
KR100245577B1 (ko) 2000-02-15
EP0739099A1 (de) 1996-10-23
DE69600426D1 (de) 1998-08-20
US5757296A (en) 1998-05-26

Similar Documents

Publication Publication Date Title
DE69324637D1 (de) Sicherheitssystem für integrierte Schaltung und Verfahren mit implantierten Leitungen
DE69430838T2 (de) Schaltung und Verfahren zur parallelen Verschiebung und Addition
DE69429073T2 (de) Logische struktur und schaltung für schnellen übertrag
DE69411438D1 (de) Schaltungsanordnungen und Verfahren zu deren Herstellung
DE69708879T2 (de) Z-achsenzwischenverbindungsverfahren und schaltung
DE69731700D1 (de) Arithmetischer Schaltkreis und arithmetisches Verfahren
DE69411159D1 (de) Strömungsleitende drehkupplung und verfahren
DE69427630D1 (de) Integrierte Schaltung mit Koprozessor zur Viterbi-Dekodierung
DE69628138T2 (de) Viterbi-Dekodierungsverfahren und Schaltung dafür
DE69717216D1 (de) Schaltplatinenprüfvorrichtung und Verfahren dafür
DE69821461D1 (de) Logische Schaltung mit eigener Takterzeugung und zugehöriges Verfahren
DE69401258D1 (de) Halterung für flache Schaltungseinheiten und dafür verwendete flache Schaltungseinheiten
DE69600426D1 (de) Dekodierschaltung für RLL-Daten mit verkleinerten Tabellen und Verfahren dazu
DE69404979D1 (de) Phasenregelkreis zur fehlermessung und- verringerung in alternierenden zeiträumen
DE69233280D1 (de) Verfahren und Schaltungsanordnung zur Datenübertragung
DE69423073D1 (de) Schaltung und Verfahren zur Verschiebung und Abrundung
DE69211585D1 (de) Verfahren und Schaltungsanordnung zur Prüfung zweiseitiger, serialer Übertragungen
DE69423170D1 (de) System und Verfahren zum Schaltungsentwurf
DE69322749D1 (de) Datenleseverfahren und festwertspeicherschaltung
DE59005548D1 (de) Mikroprozessor-schaltungsanordnung mit watchdog-schaltung und verfahren dazu.
DE69517718D1 (de) Datenreorganisationsschaltung und Verfahren
DE69314584D1 (de) Verfahren und Muster zur Rauschverminderung in integrierten Schaltungsanordnungen
DE69509606D1 (de) Logische Schaltung mit Differenzstufen
DE69312995D1 (de) Empfangsschaltung für Differenzsignale und Methode
DE69416621D1 (de) Gleichstromsteuerungsschaltung in Burst-Datenempfängern

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee