JP2822483B2 - ４／１１符号復合化回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、データを光ディスク等の記録媒体に記録
するときの符号化・復号化方法に関し、特に、4/11符号
の復号化回路に関する。

［従来の技術］ データを光ディスクに記録するときに用いる符号のう
ち、本発明に関する4/11符号に類似した方法としては、
4/15符号が、130mm径光ディスクの標準としてISOにおい
て規格化され、公知となっている。4/15符号は、８ビッ
トのデータを15チャンネルビットに変換して、その中の
４個のチャンネルビットだけが有意、つまり、「１」と
なるように符号化するものである。８ビットのデータは
2⁸＝256通りあり、一方、15チャンネルビット中に
「１」が４ビットあるパターンは、₁₅C₄＝1365通りある
ので、1365個のパターンから適宜な256個のパターンが
選ばれて、4/15変換方式の符号語になっている。

4/11符号は、８ビットのデータを11チャンネルビット
に変換して、その中の４個のチャンネルビットだけが有
意、つまり、「１」となるように符号化するものであ
る。８ビットのデータは同じく、2⁸＝256通りあり、一
方、11チャンネルビット中に「１」が４ビットあるパタ
ーンは、₁₁C₄＝330通りあるので、330個のパターンから
適宜な256個のパターンを選んで、4/11符号の符号語に
しようとしている。

これら4/15符号、4/11符号における256個の符号語の
選定に当たっては、記録密度を高く出来るようにするこ
とと、再生時の誤り率を低く出来るようにすることが、
主目的になっている。

4/11符号において、符号語の選定に当たってのこれら
の目的を達する一つの方法として、次のような符号語選
定法が、先に発明されている。すなわち、８ビットのデ
ータを11ビットに変換してその中の４ビットだけが有意
であるパターンを生成するときに、有意のビットが３ビ
ット以上連続するパターン群、及び、第１、２、３、
９、10、11ビットの中で、第２、10ビットのみが有意で
あるパターン群の２群のパターン群を除く、他のパター
ン群を符号語として採用する方法である。

本発明では、この方法で選ばれた4/11符号の符号語に
対する復号化回路を提供しようとしている。4/11符号の
代表的な変換規則の例を第４図に示す。

さて、一般に、記録媒体上にチャンネルビットの形で
記録された情報を再生するとき、再生された信号は、ま
ず適切な再生検出器によってチャンネルビット単位のデ
ィジタル信号に変換され、次に復号化回路によって情報
データに復号される。この復号化回路の構成方法として
は、4/11符号において上に述べた符号化方法を採った場
合でも、また、従来4/15符号で用いられてきた方法にお
いても、11ビット、あるいは、15ビットの入力信号をア
ドレス入力とし、８ビットのデータを出力するROM、す
なわち、読みだし専用メモリで構成するのが、最も簡単
な構成方法である。

但し、このROMを用いる方法を採った場合、ROMとし
て、4/15符号では、2¹⁵×８＝256K（ビット）、4/11符
号では、2¹¹×８＝16K（ビット）といった大きな容量が
必要になるため、復号化回路の規模が大きくなるという
欠点がある。

4/15符号では、256個の符号語を選ぶときに、15ビッ
トの中で、「１」が、偶数番目のチャンネルビットと奇
数番目のチャンネルビットにそれぞれ２個づつ配置され
ているパターンだけを符号語に選んでいる。このため、
偶数番目のチャンネルビット中で「１」であるビットの
組み合わせと、奇数番目のチャンネルビット中で「１」
であるビットの組み合わせとからデータを復号すること
ができるので、この性質を利用して、復号化回路の回路
規模を圧縮することが出来ていた。

［発明が解決しようとする課題］ 記録装置を小型にするには、電子回路の規模を縮小す
ることが欠かせない。復号化回路では、ROMを使わずに
論理回路だけで構成できれば、回路の規模は大幅に縮小
できる可能性がある。4/11符号に関しては、これまでの
ところ復号化回路について、ROMを使用せずに構成した
例は、なかった。これは、一つは、ROMの容量が、回路
として実現不可能なほど大きくはなかったために便宜的
にROMを使用していたためであり、もう一つには、符号
語の採りうるパターンに4/15符号ほどの自由度がなく、
復号のための論理回路を設計しにくかったためである。

本発明は、縣る事情に鑑みてなされたものであり、符
号語と情報データとの間に、符号化・復号化に適した１
対１の対応関係が決められているとき、その符号変換規
則に則った復号化回路を小規模の、簡単な論理回路で構
成することを目的とするものである。

［課題を解決するための手段］ 本発明にかかる4/11符号符号化・復号化回路では、符
号語として採用し得る330通りのチャンネルビットのパ
ターンのうち、有意のビットが３ビット以上連続する第
一のパターン群と、第１、２、３、９、10、11ビットの
なかで、第２、10ビットのみが有意である第二のパター
ン群の２群のパターン群を除く残りの256パターンを符
号語として採用するという符号化規則を採用し、その復
号化回路を、 11ビットの符号語が８ビットの情報データに復号され
たときに、すべて有意でないビットのみになるような特
定のパターンであるとき、これを検出する00H検出回路
と、 11ビットの符号語が、そのビット順を反転させても、
反転する以前のパターンと同一のパターンになるような
特定のパターンであるとき、これを検出する対称パター
ン検出回路と、 前記対称パターンを特定の別の対称パターンに変換す
る対称パターン変換回路と、 前記11ビットの符号語か、または、前記対称パターン
変換回路の出力のどちらか一方を、前記対称パターン検
出回路の出力が有意であるか、有意でないかによって選
択して出力する第一のセレクタ回路と、 前記第一のセレクタ回路の出力を、そのままのビット
順か、または、反転させたビット順のどちらかの順かで
選択して出力する第二のセレクタ回路と、 前記第二のセレクタ回路の11ビットの出力から、７ビ
ットのデータを復号するデコード回路と、 前記デコード回路の出力がすべて有意でないビットの
みになったとき、これを検出するオール０検出回路と、 11ビットの符号語が復号後すべて有意でないビットに
なるようなパターンではなく、かつ、前記オール０検出
回路の出力が有意であるとき、これを検出する、と共
に、その検出信号によって第二のセレクタ回路の選択を
切り替える機能を持つ反転パターン検出回路と、 前記反転パターン検出回路の出力と、前記対称パター
ン検出回路の出力とから復号データ８ビット中の１ビッ
トを合成する論理和回路とで構成した。

［作用］ 記憶媒体上のチャンネルビットは、記憶装置の再生検
出器によってディジタル信号化され、検出され、11チャ
ンネルビット中の４ビットだけが「１」とされた形で、
復号化回路に入力される。

１バイト分、即ち、11チャンネルビットは、前記符号
化規則によれば、次のような形に符号化されている。25
6個の符号語は、ビット順を前後で反転させてみたとき
に同一ビットパターンになるような２語を１対１とする
と、124対に組める。残りの８語は、自分自身と対称に
なるものである。そして、１対のそれぞれが別の組に入
るように、全符号語を各128語づつ２組に分けている。
自己対称な符号語も、２語づつ仮に対にして合計４対
を、各組に分けて入れる。

８ビットの情報データを符号化する時に、その中の特
定の１ビット、たとえば最上位ビット、で各128語から
なる２組の符号語の組のうちの一方を選択する。残り７
ビットをエンコードして128の符号語と１対１対応させ
る。このとき、７ビットから11ビットへの変換論理が簡
単になるよう、符号語128語と情報データ７ビットの128
パターンを対応付けている。自己対称な符号語について
は、専用の変換回路を用いている。

このようにして符号化されたチャンネルビットに対し
て、本復号化回路は、まず、入力されたままのビット順
で11ビットから７ビットへの復号化を行ってみて、それ
が正しければ、それを７ビット分の復号結果とする。復
号されなければ、ビット順を反転させて、もう一度復号
化を行う。このとき、ビット順を反転させるのが前記第
二のセレクタ回路、11ビットから７ビットへの復号化を
行うのが前記デコード回路、復号化が正しいかどうか判
定するのがオール０検出回路と00H検出回路であり、１
回目で正しく復号されなかったときには、第二のセレク
タ回路を切り替える。この判定と同時に、その入力符号
がどちらの組の符号語に属しているかの判定もでき、８
ビットの情報データの中の他の１ビットが判明する。

また、自己対称な符号語は、１対をなしている符号語
のうち復号可能な方の符号語ならばそのまま復号化を行
い、不可能な方の符号語ならば対をなしている対称な符
号語に変換してから７ビットへの復号化を行う。ここ
で、復号不可能な方の対称符号語かどうかを判定するの
が対称パターン検出回路、対の対称な符号語に変換する
のが対称パターン変換回路と第一のセレクタ回路であ
る。復号不可能な方の対称な符号語かどうかで、８ビッ
トの情報データの中の１ビットが判明する。

以上のようにして、簡単で、小規模な論理回路で、4/
11符号の復号化回路が構成できる。

［実施例］ 以下、これらの発明をその一実施例を示す図面に基づ
いて説明する。

第１図は、この発明に係る4/11符号復号化回路を組み
込んだ記憶装置の再生回路系を表すブロック図である。
光ディスク上に記録された信号は、光ヘッドによって再
生され、プリアンプ回路で電気信号に変換され、データ
検出回路でディジタル化される。11チャンネルビット中
の４ビットだけが「１」とされた形で、復号化回路に入
力される。復号化回路は、１バイト＝11チャンネルビッ
トの形で入力された信号を１バイト＝８ビットの情報デ
ータに復号化する。

第２図は、この発明に係る4/11符号復号化回路の詳細
を表すブロック図である。チャンネルビットd0〜d10
は、第一のセレクタ回路のＡ入力A0〜A10と、00H検出回
路と、対称パターン検出回路へ入力される。00H検出回
路では、チャンネルビットのパターンが復号されたとき
に00H、即ち、下位７ビットがすべて０であるオール０
のパターンかどうかを判定し、そうであれば、00H検出
信号z00を出力する。

z00＝d3・d7・d9・d10 対称パターン検出回路では、チャンネルビットのパタ
ーンが復号化回路の変換論理にはいっていない４つの対
称パターンであるかどうか判定し、そうであれば、対称
パターン検出信号s0,s1,s2,s3、及び、これらの論理和
信号ｓpを出力する。

s0＝d0・d3・d7・d10 s1＝d1・d2・d8・d9 s2＝d2・d3・d7・d8 s3＝d3・d4・d6・d7 ｓp＝s0＋s1＋s2＋s3 対称パターン変換回路では、対称パターン検出信号s
0,s1,s2,s3から、復号化回路の変換論理にはいっている
方の４つの対称パターンを生成して、第一のセレクタ回
路のＢ入力B0〜B10に供給する。

B0＝B10＝s0＋s1＋s3 B1＝B9＝s3 B2＝B8＝s1＋s2 B3＝B7＝０ B4＝B6＝s0＋s2 B5＝０ また、４つの対称パターン検出信号の論理和信号ｓp
で第一のセレクタ回路をＢ入力B0〜B10を選択出力する
ように切り替える。

ｓp＝０のとき： （C0,〜,C10）＝（A0,〜,A10） ｓp＝１のとき： （C0,〜,C10）＝（B0,〜,B10） これによって、対称パターンに変換が施されるときは
変換後のパターンが第一のセレクタ回路の出力となり、
対称パターンを含めてすべてのチャンネルビットパター
ンを復号化回路の変換論理で処理できるようになる。

第一のセレクタ回路の出力C0〜C10は、第二のセレク
タ回路のＤ入力D0〜D10へはそのままのビット順で、Ｅ
入力E0〜E10へは前後反転させたビット順で接続してい
る。後述する反転パターン検出信号ｉpで第二のセレク
タ回路をＥ入力E0〜E10を選択出力するように切り替え
る。

ｉp＝０のとき： （F0,〜,F10）＝（D0,〜,D10） ｉp＝１のとき： （F0,〜,F10）＝（E0,〜,E10） 第二のセレクタ回路の出力F0〜F10は、デコード回路
へ入力され、ここで、７ビットの情報データへ復号化さ
れる。F0〜F10がデコード回路で復号できないパターン
か、または、00Hに対応した符号語であれば、デコード
回路の７ビットの出力はすべて０となる。オール０検出
回路は、デコード回路の７ビットの出力がすべて０とな
ったとき、これを検知してオール０検出信号ｚa0を出力
する。

復号に際しては、まず、ｉp＝０としておいてF0〜F10
をデコード回路で復号してみる。前記の00H検出信号z00
が出力されていないにもかかわらず、デコード回路の７
ビットの出力b0〜b6がすべて０でオール０検出信号ｚa0
が出力されていれば、F0〜F10にデコード回路で復号で
きないパターンが出ているということになる。このとき
は、適当なタイミングで、ｉp＝１にすれば、第二のセ
レクタ回路の出力、即ち、デコード回路の11ビットの入
力c0〜c10は前後反転されたビット順に切り替わる。こ
のような反転パターン検出信号ｉpは、次のように表さ
れる。

ｉp＝（/z00）・（ｚa0） ここで、/z00は、z00の否定論理を示す。第一のセレ
クタ回路、第二のセレクタ回路の出力を対称パターン検
出信号ｓp、あるいは、反転パターン検出信号ｉpで切り
替えるときは、チャンネルビットパターンが、128語づ
つに分けた符号語の組のうち、特定の一方の組に対応し
ているときであり、したがって、ｓpとｉpとで復号デー
タ８ビットのうちの１ビットを復号生成することができ
る。復号した情報データa0〜a7は、デコード回路の出力
b0〜b6と、ｓpとｉpとで、次のように表される。

a0＝b0 ・・＝・・ a6＝b6 a7＝ｓp＋ｉp 第３図（ａ），（ｂ）は、11ビットから７ビットへの
復号化を行うデコード回路の内部論理の詳細を示す。

第４図（ａ），（ｂ），（ｃ），（ｄ）は、本実施例
の復号化回路を適用する4/11符号の符号変換規則を示す
一覧表である。８ビットの情報データと11ビットのチャ
ンネルビットの対応関係を示す。第４図（ａ）は情報デ
ータが00H〜3FH、（ｂ）は情報データが40H〜7FH、
（ｃ）は情報データが80H〜BFH、（ｄ）は情報データが
C0H〜FFHの場合である。

［発明の効果］ 以上説明したとおり、本発明の4/11符号復号化回路に
よれば、11ビットのチャンネルビットから８ビットの情
報ビットへの復号化を、ROM等の大規模な電子回路を使
用することなく、簡単で、小規模な回路で行うことが出
来る。

したがって、4/11符号復号化回路を含む記憶装置の電
子回路を小型化することに、効果がある。

【図面の簡単な説明】

第１図は、この発明に係る4/11符号復号化回路を組み込
んだ記憶装置の再生回路系を表すブロック図である。 第２図は、この発明に係る4/11符号復号化回路の詳細を
表すブロック図である。 第３図（ａ），（ｂ）は、11ビットから７ビットへの復
号化を行うデコード回路の内部論理の詳細を示す論理式
を示す説明図である。 第４図（ａ），（ｂ），（ｃ），（ｄ）は、本実施例の
復号化回路を適用する4/11符号の符号変換規則を示す説
明図である。

フロントページの続き (72)発明者 清瀬 泰広 兵庫県尼崎市塚口本町８丁目１番１号 三菱電機株式会社産業システム研究所内 (56)参考文献 特開 昭59−193655（ＪＰ，Ａ) 実公 昭48−2019（ＪＰ，Ｙ１) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H03M 7/20

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】８ビットのデータを11ビットに変換してそ
   の中の４ビットだけが有意であるパターンを生成する4/
   11符号に適用する回路であって、特に、 有意のビットが３ビット以上連続するパターン群と、 第１、２、３、９、10、11ビットの中で、第２、10ビッ
   トのみが有意であるパターン群と を除くパターン群を符号語として採用した符号化・復号
   化回路において、 11ビットの符号語が８ビットの情報データに復号された
   ときに、すべて有意でないビットのみになるような特定
   のパターンであるとき、これを検出する00H検出回路
   と、 11ビットの符号語が、そのビット順を反転させても、反
   転する以前のパターンと同一のパターンになるような特
   定のパターンであるとき、これを検出する対称パターン
   検出回路と、 前記対称パターンを特定の別の対称パターンに変換する
   対称パターン変換回路と、 前記11ビットの符号語か、または、前記対称パターン変
   換回路の出力のどちらか一方を、前記対称パターン検出
   回路の出力が有意であるか、有意でないかによって選択
   して出力する第一のセレクタ回路と、 前記第一のセレクタ回路の出力を、そのままのビット順
   か、または、反転させたビット順のどちらかの順かで選
   択して出力する第二のセレクタ回路と、 前記第二のセレクタ回路の11ビットの出力から、７ビッ
   トのデータを復号するデコード回路と、 前記デコード回路の出力がすべて有意でないビットのみ
   になったとき、これを検出するオール０検出回路と、 11ビットの符号語が復号後すべて有意でないビットにな
   るようなパターンではなく、かつ、前記オール０検出回
   路の出力が有意であるとき、これを検出する、と共に、
   その検出信号によって前記第二のセレクタ回路の選択を
   切り替える機能を持つ反転パターン検出回路と、 前記反転パターン検出回路の出力と前記対称パターン検
   出回路の出力とから復号データ８ビット中の１ビットを
   合成する論理和回路とからなり、 前記デコード回路の出力７ビットと、前記論理和回路の
   出力１ビットの合計８ビットを情報データの復号化結果
   として出力するように構成したことを特徴とする4/11符
   号復号化回路。