JPH0214816B2 - - Google Patents
Info
- Publication number
- JPH0214816B2 JPH0214816B2 JP61135085A JP13508586A JPH0214816B2 JP H0214816 B2 JPH0214816 B2 JP H0214816B2 JP 61135085 A JP61135085 A JP 61135085A JP 13508586 A JP13508586 A JP 13508586A JP H0214816 B2 JPH0214816 B2 JP H0214816B2
- Authority
- JP
- Japan
- Prior art keywords
- bits
- byte
- rll
- symbol
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 230000004044 response Effects 0.000 claims description 7
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 9
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 9
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 8
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000014509 gene expression Effects 0.000 description 6
- 238000012937 correction Methods 0.000 description 4
- 239000012634 fragment Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/005—Statistical coding, e.g. Huffman, run length coding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
Description
【発明の詳細な説明】
Ａ 産業上の利用分野
本発明は、データの連続する並列バイトをラ
ン・レングス制限された（rum−length−
limitedの頭文字を用いて以下単に「RLL」とす
る。）記号ストリングへ符号化する、又はRLL記
号ストリングからデータの並列バイトを復号する
ためのシステムに関する。
ン・レングス制限された（rum−length−
limitedの頭文字を用いて以下単に「RLL」とす
る。）記号ストリングへ符号化する、又はRLL記
号ストリングからデータの並列バイトを復号する
ためのシステムに関する。
Ｂ 従来の技術
通常のコンピユータ・システムでは、データの
記憶装置として磁気デイスクを用いている。デイ
スクに記憶されるデータの量を最大にするため
に、そのようなシステムの多くは、通常、デイス
クに記憶する前にある形式のRLL符号化法を用
いてデータを符号化している。これによつて、デ
イスクに記憶されるデータの記録密度を高めてい
る。
記憶装置として磁気デイスクを用いている。デイ
スクに記憶されるデータの量を最大にするため
に、そのようなシステムの多くは、通常、デイス
クに記憶する前にある形式のRLL符号化法を用
いてデータを符号化している。これによつて、デ
イスクに記憶されるデータの記録密度を高めてい
る。
RLL符号群の中では、（１、７）形式が、今日
の磁気デイスク技術に対する好ましいRLL符号
化法の形式として、受け入れれられてきている。
RLL（１、７）符号化形式の実施においては、一
連の符号化されていない即ち未符号２進データ
が、符号化されたビツト・スプリングに変換され
る。符号化されたビツト・シーケンスにおける各
「１」は、最近接の「１」なら少なくとも１個で
あるがしかし７個を越えない「０」によつて隔て
られなければならない。この形式では、最も有効
な符号化率は、２個の未符号データ・ビツトごと
に３個の符号化されたビツトへ変換するときに、
生じる。逆に、復合処理においては、３個の符号
化されたデータ・ビツトを２個の復号されたデー
タ・ビツトに変換するときである。この技術は、
米国特許第4413251号に教示されている。
の磁気デイスク技術に対する好ましいRLL符号
化法の形式として、受け入れれられてきている。
RLL（１、７）符号化形式の実施においては、一
連の符号化されていない即ち未符号２進データ
が、符号化されたビツト・スプリングに変換され
る。符号化されたビツト・シーケンスにおける各
「１」は、最近接の「１」なら少なくとも１個で
あるがしかし７個を越えない「０」によつて隔て
られなければならない。この形式では、最も有効
な符号化率は、２個の未符号データ・ビツトごと
に３個の符号化されたビツトへ変換するときに、
生じる。逆に、復合処理においては、３個の符号
化されたデータ・ビツトを２個の復号されたデー
タ・ビツトに変換するときである。この技術は、
米国特許第4413251号に教示されている。
磁気デイスク記憶システムにおいてRLL（１、
７）符号化法を実施する典型的な先行技術の構成
が、第９図に示してある。データ処理システムか
らの未符号データが、直列化器／非直列化器
（Ｓ／Ｄ）を通つて符号器／復号器（ENC／
DEC）の符号器の部分に提供される。データが
直列化器／非直列化器の部分に達したとき、デー
タは通常並列バイト形式になつている。この形式
になつているデータは、一連の２ビツト・グルー
プに直列化しなければならない。符号器へ各２ビ
ツト・グループを提供することは、結局、３個の
符号化されたビツトを提供することになる。これ
らの符号化されたビツトは、符号化されたビツト
幅のデータ・ストリングへ直列化するために、バ
ツフア(B)に送られる。このビツト幅のデータ・ス
トリングは、磁気デイスクに書込むための駆動回
路によつて処理される。当分野では、これは、ビ
ツト毎の符号化法として知られている。データが
デイスクから読取られるときには、ビツト幅の符
号化されたデータ・ストリングが、３個の符号化
されたビツトのグループが連続する形式で、バツ
フアＢを通つて符号器／復号器の復号器の部分に
提供される。３個の符号化されたビツトの各グル
ープは、２個のデータ・ビツトのグループに復号
される（ビツト毎の復号化法）。復号器からの連
続するビツト対は、直列化器／非直列化器によつ
て、連続するバイトに変換される。これらのバイ
トは、データ処理システムに送られる。
７）符号化法を実施する典型的な先行技術の構成
が、第９図に示してある。データ処理システムか
らの未符号データが、直列化器／非直列化器
（Ｓ／Ｄ）を通つて符号器／復号器（ENC／
DEC）の符号器の部分に提供される。データが
直列化器／非直列化器の部分に達したとき、デー
タは通常並列バイト形式になつている。この形式
になつているデータは、一連の２ビツト・グルー
プに直列化しなければならない。符号器へ各２ビ
ツト・グループを提供することは、結局、３個の
符号化されたビツトを提供することになる。これ
らの符号化されたビツトは、符号化されたビツト
幅のデータ・ストリングへ直列化するために、バ
ツフア(B)に送られる。このビツト幅のデータ・ス
トリングは、磁気デイスクに書込むための駆動回
路によつて処理される。当分野では、これは、ビ
ツト毎の符号化法として知られている。データが
デイスクから読取られるときには、ビツト幅の符
号化されたデータ・ストリングが、３個の符号化
されたビツトのグループが連続する形式で、バツ
フアＢを通つて符号器／復号器の復号器の部分に
提供される。３個の符号化されたビツトの各グル
ープは、２個のデータ・ビツトのグループに復号
される（ビツト毎の復号化法）。復号器からの連
続するビツト対は、直列化器／非直列化器によつ
て、連続するバイトに変換される。これらのバイ
トは、データ処理システムに送られる。
Ｃ 発明が解決しようとする問題点
第９図に示したビツト毎の符号化システムの構
成には、少なくとも２つの変換用クロツクが必要
である。即ち、符号化されたビツトのチヤネル用
のクロツクfCと、直列化器／非直列化器（Ｓ／
Ｄ）とバツフアＢとの間でデータ転送用のクロツ
ク2/3fCとである。
成には、少なくとも２つの変換用クロツクが必要
である。即ち、符号化されたビツトのチヤネル用
のクロツクfCと、直列化器／非直列化器（Ｓ／
Ｄ）とバツフアＢとの間でデータ転送用のクロツ
ク2/3fCとである。
fCクロツクは、デイスクへ情報を書込んでいる
間にデイスク・サーボ・クロツクから、又はデイ
スクから情報を読取つている間にデイスクから得
られる符号化された読取りデータから、通常導出
することができる。このfCは、いずれの場合に
も、電圧−周波数発振器（VFO）を介して得ら
れる。
間にデイスク・サーボ・クロツクから、又はデイ
スクから情報を読取つている間にデイスクから得
られる符号化された読取りデータから、通常導出
することができる。このfCは、いずれの場合に
も、電圧−周波数発振器（VFO）を介して得ら
れる。
2/3fCクロツクは、通常、fCクロツクに同期さ
せたもう１つのVFOを用いることにより、発生
される。このことは、ハードウエアの付加を必要
とし、また、fCクロツクのVFOに対するタイミ
ング源を切換えて用いるときに取られるような２
つのVFOの整定時間が必要である。
せたもう１つのVFOを用いることにより、発生
される。このことは、ハードウエアの付加を必要
とし、また、fCクロツクのVFOに対するタイミ
ング源を切換えて用いるときに取られるような２
つのVFOの整定時間が必要である。
その上、第９図の構成には、システムを更に複
雑にするような、未符号データ及び復号されたデ
ータが直列化器／非直列化器と符号器／復号器と
の間を通るための特別な形式の変換が必要であ
る。
雑にするような、未符号データ及び復号されたデ
ータが直列化器／非直列化器と符号器／復号器と
の間を通るための特別な形式の変換が必要であ
る。
さらに、先行技術の典型的なRLL（１、７）符
号器は、内部状態が３つの状態ビツトによつて示
される有限状態装置から成つている。複数の状態
ビツトは、符号器に関する論理と記憶のハードウ
エアの必要条件を増加させ、符号器がバイト幅の
符号化を行なうように並列にカスケード
（cascade）されることを難しくしている。
号器は、内部状態が３つの状態ビツトによつて示
される有限状態装置から成つている。複数の状態
ビツトは、符号器に関する論理と記憶のハードウ
エアの必要条件を増加させ、符号器がバイト幅の
符号化を行なうように並列にカスケード
（cascade）されることを難しくしている。
Ｄ 問題点を解決するための手段
本発明の目的は、データの連続する並列バイト
のシーケンスをバイト・レートで処理するチヤネ
ルと、RLL記号のストリングを記号ストリン
グ・レートで処理するチヤネルとの間で、双方向
の符号変換を行なうシステムを提供することであ
る。
のシーケンスをバイト・レートで処理するチヤネ
ルと、RLL記号のストリングを記号ストリン
グ・レートで処理するチヤネルとの間で、双方向
の符号変換を行なうシステムを提供することであ
る。
本発明によつて、先行技術の問題点、即ち符号
化チヤネルについてのビツト単位で未符号のデー
タ若しくは復号されたデータをシフトする2/3fC
という半端なクロツクの必要が除去された、双方
向の符号変換システムが提供される。本発明は、
データを１バイト全体についての同時的な符号変
換に基づいている。これによつて、そのシステム
は、復号されたデータ若しくは未符号のデータを
バイト単位で転送することができ、2/3という割
合の半端なクロツクの必要を除去できる。
化チヤネルについてのビツト単位で未符号のデー
タ若しくは復号されたデータをシフトする2/3fC
という半端なクロツクの必要が除去された、双方
向の符号変換システムが提供される。本発明は、
データを１バイト全体についての同時的な符号変
換に基づいている。これによつて、そのシステム
は、復号されたデータ若しくは未符号のデータを
バイト単位で転送することができ、2/3という割
合の半端なクロツクの必要を除去できる。
特に本発明によるシステムは、バイト幅の入力
データ・シーケンスをRLL記号の出力カストリ
ングに符号化し、RLL記号の入力カストリング
からバイト幅の出力データ・シーケンスに復号す
る。
データ・シーケンスをRLL記号の出力カストリ
ングに符号化し、RLL記号の入力カストリング
からバイト幅の出力データ・シーケンスに復号す
る。
そのシステムは、RLL符号器を含む。この符
号器は、バイト幅の入力データ・シーケンスにお
いてバイト単位で発生している連続した並列な未
符号バイトに応答して、並列なRLL記号の連続
したグループを含むRLL記号の出力シーケンス
を発生する。
号器は、バイト幅の入力データ・シーケンスにお
いてバイト単位で発生している連続した並列な未
符号バイトに応答して、並列なRLL記号の連続
したグループを含むRLL記号の出力シーケンス
を発生する。
形成変換器が、そのRLL符号器に接続される。
この変換器は、RLL記号の出力シーケンスを記
号ストリング・レートのRLL符号化された記号
の出力ストリングに変換する。その記号ストリン
グ・レートは、バイト・レートとは整数倍の関係
にある。その変換器は、さらに、入力記号ストリ
ング・レートのRLL記号の入力ストリングに応
答して、並列なRLL記号の連続したグループを
含むRLL記号の入力シーケンスを提供する。
この変換器は、RLL記号の出力シーケンスを記
号ストリング・レートのRLL符号化された記号
の出力ストリングに変換する。その記号ストリン
グ・レートは、バイト・レートとは整数倍の関係
にある。その変換器は、さらに、入力記号ストリ
ング・レートのRLL記号の入力ストリングに応
答して、並列なRLL記号の連続したグループを
含むRLL記号の入力シーケンスを提供する。
そのシステムは、RLL復号器も含む。この復
号器は、形成変換器によつて提供されたRLL記
号の入力シーケンスに応答して、復号されたデー
タの連続する並列なバイトを含むバイト幅の出力
データ・シーケンスを、バイト・レートで発生す
る。
号器は、形成変換器によつて提供されたRLL記
号の入力シーケンスに応答して、復号されたデー
タの連続する並列なバイトを含むバイト幅の出力
データ・シーケンスを、バイト・レートで発生す
る。
本発明によるシステムの符号器は、また、
RLL（１、７）符号器の内部状態を定める過多の
状態信号を発生して記憶する必要を除去してくれ
る。そのRLL（１、７）符号器は、制約を受けて
いないビツト・ストリングにおける２個のデー
タ・ビツトを、１度に2/3の符号化率で３個の制
約を受ける符号化されたビツトに符号化してい
る。本発明によるシステムの符号器は、必要な符
号化を実行するためのハードウエアが非常に簡単
にされている。その符号器は、その現内部状態を
定めるのにただ１つの状態ビツトしか必要としな
い。このように、その符号器は、３つの状態ビツ
トを必要とする先行技術のRLL（１、７）符号器
よりも優れている。
RLL（１、７）符号器の内部状態を定める過多の
状態信号を発生して記憶する必要を除去してくれ
る。そのRLL（１、７）符号器は、制約を受けて
いないビツト・ストリングにおける２個のデー
タ・ビツトを、１度に2/3の符号化率で３個の制
約を受ける符号化されたビツトに符号化してい
る。本発明によるシステムの符号器は、必要な符
号化を実行するためのハードウエアが非常に簡単
にされている。その符号器は、その現内部状態を
定めるのにただ１つの状態ビツトしか必要としな
い。このように、その符号器は、３つの状態ビツ
トを必要とする先行技術のRLL（１、７）符号器
よりも優れている。
特に、その符号器は、少なくとも４個の未符号
ビツトの制約を受けていないシーケンスを含むデ
ータ・ストリングに応答して、RLL（１、７）記
号の対応するストリングを発生する。その符号器
は、複数の記憶装置から成るバンク・メモリを含
む。これらの記憶装置は、前記データ・ストリン
グから２個の未符号ビツトを受取りまた、その受
取つた２個のビツトの直前の２ビツトを記憶す
る。さらに、その符号器は、単一の記憶装置も含
む。この記憶装置は、その受取つた２ビツトを符
号化する前に、その記憶した直前の２ビツトを符
号化から導出された単一の状態ビツトを受取る。
その符号器は、論理回路も含む。この論理回路
は、その受取つた２ビツト及び記憶されていた２
ビツト並びにその状態ビツトに応答して、RLL
（１、７）符号化記号及び次の状態ビツトを発生
する。この次の状態ビツトは、その受取つた２ビ
ツトの直ぐ後にデータ・ストリング中の制約を受
けていないビツト対を符号化するために用いられ
る。
ビツトの制約を受けていないシーケンスを含むデ
ータ・ストリングに応答して、RLL（１、７）記
号の対応するストリングを発生する。その符号器
は、複数の記憶装置から成るバンク・メモリを含
む。これらの記憶装置は、前記データ・ストリン
グから２個の未符号ビツトを受取りまた、その受
取つた２個のビツトの直前の２ビツトを記憶す
る。さらに、その符号器は、単一の記憶装置も含
む。この記憶装置は、その受取つた２ビツトを符
号化する前に、その記憶した直前の２ビツトを符
号化から導出された単一の状態ビツトを受取る。
その符号器は、論理回路も含む。この論理回路
は、その受取つた２ビツト及び記憶されていた２
ビツト並びにその状態ビツトに応答して、RLL
（１、７）符号化記号及び次の状態ビツトを発生
する。この次の状態ビツトは、その受取つた２ビ
ツトの直ぐ後にデータ・ストリング中の制約を受
けていないビツト対を符号化するために用いられ
る。
Ｅ 実施例
以下の説明においては、１バイトのデータが、
通常の意味のように、１単位として処理される８
個の隣接する２進数字（ビツト）のシーケンス即
ち列を示すために、用いられる。並列１バイト
は、８個の並列な伝送パスを含む１個のデータ・
チヤネルにおいて同時に転送される８ビツトを表
わす。ストリングは、ビツトのリニア・シーケン
ス即ち直線的な列を表わす。符号化記号は、３個
の連続ビツトの１グループから成る。それらのビ
ツトは、未符号データの２ビツトについて行なわ
れる符号化処理から生じる。記号のストリング
は、３ビツトの連続するグループが連続する記号
を形成している符号化ビツトのストリングであ
る。
通常の意味のように、１単位として処理される８
個の隣接する２進数字（ビツト）のシーケンス即
ち列を示すために、用いられる。並列１バイト
は、８個の並列な伝送パスを含む１個のデータ・
チヤネルにおいて同時に転送される８ビツトを表
わす。ストリングは、ビツトのリニア・シーケン
ス即ち直線的な列を表わす。符号化記号は、３個
の連続ビツトの１グループから成る。それらのビ
ツトは、未符号データの２ビツトについて行なわ
れる符号化処理から生じる。記号のストリング
は、３ビツトの連続するグループが連続する記号
を形成している符号化ビツトのストリングであ
る。
磁気デイスク記憶技術においては、データ・ス
トリング中のビツトに、そのストリングにおける
その位置に応じて、重み付けがなされる。最初の
ビツトは、最も重要なビツト即ちMSBであり、
最も若い番号の添字が与えられる。例えばx0であ
る。MBSより後に来るビツトは、対応してその
重要性は低くなるが、添字の番号は大きくなる。
このように、１バイトでは、ビツトx0（最初のビ
ツト）がMBSであり、ビツトx7（最後のビツト）
が重要性の最も低いビツト即ちLSBである。以
下の説明では、この重要性についての約束ごと
が、未符号ビツト（ｘ）、符号化ビツト（ｙ）及
び記号（Ｙ）について適用されている。
トリング中のビツトに、そのストリングにおける
その位置に応じて、重み付けがなされる。最初の
ビツトは、最も重要なビツト即ちMSBであり、
最も若い番号の添字が与えられる。例えばx0であ
る。MBSより後に来るビツトは、対応してその
重要性は低くなるが、添字の番号は大きくなる。
このように、１バイトでは、ビツトx0（最初のビ
ツト）がMBSであり、ビツトx7（最後のビツト）
が重要性の最も低いビツト即ちLSBである。以
下の説明では、この重要性についての約束ごと
が、未符号ビツト（ｘ）、符号化ビツト（ｙ）及
び記号（Ｙ）について適用されている。
第１図に示すように、参照番号10で示され１点
鎖線で囲まれた本発明によるシステムは、８ビツ
ト幅のデータ・チヤネルにおいて、連続した並列
バイトから成る入力バイト・シーケンスを受取
る。各バイトは、８個の同時に転送されるビツト
から成る。このバイト・シーケンスは、システム
１０に提供された、RLL（１、７）符号化記号の
ストリングから成る出力に符号化される。
鎖線で囲まれた本発明によるシステムは、８ビツ
ト幅のデータ・チヤネルにおいて、連続した並列
バイトから成る入力バイト・シーケンスを受取
る。各バイトは、８個の同時に転送されるビツト
から成る。このバイト・シーケンスは、システム
１０に提供された、RLL（１、７）符号化記号の
ストリングから成る出力に符号化される。
入力バイト・シーケンスは、通常のデータ処理
システム（図示せず）から提供されて、記憶及び
後の検索のために磁気デイスク（図示せず）に書
込まれ得る。その入力バイト・シーケンスは、本
発明によるシステムによつて出力記号ストリング
に変換され、その変換された形式で、デイスクに
記憶される。
システム（図示せず）から提供されて、記憶及び
後の検索のために磁気デイスク（図示せず）に書
込まれ得る。その入力バイト・シーケンスは、本
発明によるシステムによつて出力記号ストリング
に変換され、その変換された形式で、デイスクに
記憶される。
磁気デイスクに記憶されたデータが検索される
即ち読取られるとき、そのデイスクから入力信号
ストリングが得られ、復号された出力バイト・シ
ーケンスに変換するためにシステム１０に提供さ
れる。そのバイト・シーケンスは、データ処理シ
ステムに送られる。
即ち読取られるとき、そのデイスクから入力信号
ストリングが得られ、復号された出力バイト・シ
ーケンスに変換するためにシステム１０に提供さ
れる。そのバイト・シーケンスは、データ処理シ
ステムに送られる。
システム１０は、通常のデイスク制御論理１２
と共に動作する。このデイスク制御論理１２は、
システム１０の動作モードを定める読取り／書込
み（Ｒ／Ｗ）ゲート信号を提供する。そのＲ／Ｗ
信号は、一方の状態のとき、デイスクの読取り動
作を示し、そして他方の状態のとき、デイスクの
書込み動作を示す。その制御論理は、記号チヤネ
ルのクロツクfC及び多相（multi−phose）バイ
ト・クロツクfBを発生するVFO（図示せず）を含
む。この多相バイト・クロツクfBは、fCを整数で
割り切つたものとされる。制御論理１２は、ま
た、システム１０における通常の多重化及び形成
変換回路を制御するための信号MUX１及び
MUX２を提供する。
と共に動作する。このデイスク制御論理１２は、
システム１０の動作モードを定める読取り／書込
み（Ｒ／Ｗ）ゲート信号を提供する。そのＲ／Ｗ
信号は、一方の状態のとき、デイスクの読取り動
作を示し、そして他方の状態のとき、デイスクの
書込み動作を示す。その制御論理は、記号チヤネ
ルのクロツクfC及び多相（multi−phose）バイ
ト・クロツクfBを発生するVFO（図示せず）を含
む。この多相バイト・クロツクfBは、fCを整数で
割り切つたものとされる。制御論理１２は、ま
た、システム１０における通常の多重化及び形成
変換回路を制御するための信号MUX１及び
MUX２を提供する。
システム１０は、RLL（１、７）符号化用の１
バイト幅の符号器及び復号器であり、RLL符号
器１６を含む。この符号器１６は、バイト・レー
トfBで入力バイト・シーケンスの連続するバイト
を受取り、RLL（１、７）符号化規制に従つて、
それらを書込み記号グループ・シーケンス
（WSGS）に符号化する。この書込み記号グルー
プ・シーケンスは、並列符号化記号ビツト・グル
ープのシーケンスから成る。2/3変換率は、書込
み記号グループ・シーケンスの各グループを、４
個の記号を形成する12ビツトにする。
バイト幅の符号器及び復号器であり、RLL符号
器１６を含む。この符号器１６は、バイト・レー
トfBで入力バイト・シーケンスの連続するバイト
を受取り、RLL（１、７）符号化規制に従つて、
それらを書込み記号グループ・シーケンス
（WSGS）に符号化する。この書込み記号グルー
プ・シーケンスは、並列符号化記号ビツト・グル
ープのシーケンスから成る。2/3変換率は、書込
み記号グループ・シーケンスの各グループを、４
個の記号を形成する12ビツトにする。
書込み記号グループ・シーケンスは、直列化
器／非直列化器回路１８に提供される。この回路
１８は、動作の書込みモードの間に並列から直列
への形式変換を実行して、12ビツト幅の書込み記
号グループ・シーケンスを、ストリング・レート
fCを有する１ビツト幅の出力記号ストリングに変
換する。そのストリング・レートfCは、12fBに等
しい。
器／非直列化器回路１８に提供される。この回路
１８は、動作の書込みモードの間に並列から直列
への形式変換を実行して、12ビツト幅の書込み記
号グループ・シーケンスを、ストリング・レート
fCを有する１ビツト幅の出力記号ストリングに変
換する。そのストリング・レートfCは、12fBに等
しい。
直列化器／非直列化器回路１８は、動作の読取
りモードの間にストリング・レートfCで１ビツト
幅の入力記号ストリングを受取り、その入力スト
リングについて直列から並列への形式変換を実行
して、12個の並列符号化データ・ビツトの連続し
たグループから成る読取り記号グループ・シーケ
ンス（RSGS）を作る。その読取り記号グルー
プ・シーケンスは、RLL復号器２０に提供され
る。この復号器２０は、そのシーケンスを符号化
ビツトの対応する並列バイト・シーケンスに変換
する。この並列バイト・シーケンスは、バイト・
レートfBで読取りデータとしてデータ処理システ
ムに送られる。
りモードの間にストリング・レートfCで１ビツト
幅の入力記号ストリングを受取り、その入力スト
リングについて直列から並列への形式変換を実行
して、12個の並列符号化データ・ビツトの連続し
たグループから成る読取り記号グループ・シーケ
ンス（RSGS）を作る。その読取り記号グルー
プ・シーケンスは、RLL復号器２０に提供され
る。この復号器２０は、そのシーケンスを符号化
ビツトの対応する並列バイト・シーケンスに変換
する。この並列バイト・シーケンスは、バイト・
レートfBで読取りデータとしてデータ処理システ
ムに送られる。
記号ストリングと並列バイト・シーケンスとの
間の変換時のシステム１０の動作においては、以
下に説明するように、２個のクロツク信号fC及び
fBしか必要でない。バイト・クロツクfBは、並列
バイトをシステム１０へ入れたり出したりするた
め、そして、符号器１６と形式変換器１８との間
及び形式変換器１８と復号器２０との間で記号グ
ループを移動させるために必要である。記号チヤ
ネル・クロツクfCは、符号化データ・ストリング
をシステム１０へ入れたり出したりするために必
要である。従つて、システム１０の利点は、第１
図に明らかに示されている。即ち、符号化及び復
号を助ける半端な2/3のクロツクの必要が、除去
されることである。
間の変換時のシステム１０の動作においては、以
下に説明するように、２個のクロツク信号fC及び
fBしか必要でない。バイト・クロツクfBは、並列
バイトをシステム１０へ入れたり出したりするた
め、そして、符号器１６と形式変換器１８との間
及び形式変換器１８と復号器２０との間で記号グ
ループを移動させるために必要である。記号チヤ
ネル・クロツクfCは、符号化データ・ストリング
をシステム１０へ入れたり出したりするために必
要である。従つて、システム１０の利点は、第１
図に明らかに示されている。即ち、符号化及び復
号を助ける半端な2/3のクロツクの必要が、除去
されることである。
さて、第２図及び第３図を参照するに、システ
ム１０は、磁気デイスクに書込まれるデータの並
列バイト・シーケンスを符号化するために、通常
の磁気デイスク記憶装置において動作することが
好ましい。並列バイト・ストリームは、データ処
理システム（図示せず）から書込みデータとして
提供され、未符号のままシステム１０に入力され
る。その書込みデータは、本発明によるシステム
によつてRLL（１、７）符号化ビツト・ストリン
グに変換される。このビツト・ストリングは、記
号チヤネル書込みデータを含む。このデータは、
デイスク駆動電子装置（図示せず）に入力され
て、磁気デイスク（図示せず）に書込まれる。動
作のこのモードは、以下では書込みモードと呼
び、制御論理１２で作られるＲ／Ｗ信号の書込み
状態によつて示される。
ム１０は、磁気デイスクに書込まれるデータの並
列バイト・シーケンスを符号化するために、通常
の磁気デイスク記憶装置において動作することが
好ましい。並列バイト・ストリームは、データ処
理システム（図示せず）から書込みデータとして
提供され、未符号のままシステム１０に入力され
る。その書込みデータは、本発明によるシステム
によつてRLL（１、７）符号化ビツト・ストリン
グに変換される。このビツト・ストリングは、記
号チヤネル書込みデータを含む。このデータは、
デイスク駆動電子装置（図示せず）に入力され
て、磁気デイスク（図示せず）に書込まれる。動
作のこのモードは、以下では書込みモードと呼
び、制御論理１２で作られるＲ／Ｗ信号の書込み
状態によつて示される。
動作の続取りモード（Ｒ／Ｗ信号の読取り状態
によつて示される）においては、データ処理シス
テムへ提供するためにデイスク駆動電子装置から
得られた記号チヤネル読取りデータから成る
RLL（１、７）符号化ビツト・ストリングが、シ
ステム１０に入力されて、復号並列バイト・シー
ケンスに変換され、このシーケンスが通常の手段
によつてデータ処理システムに転送される。
によつて示される）においては、データ処理シス
テムへ提供するためにデイスク駆動電子装置から
得られた記号チヤネル読取りデータから成る
RLL（１、７）符号化ビツト・ストリングが、シ
ステム１０に入力されて、復号並列バイト・シー
ケンスに変換され、このシーケンスが通常の手段
によつてデータ処理システムに転送される。
動作の書込みモードにおいては、RLL（１、
７）符号用のバイト幅の符号器及び復号器のシス
テムが第２図に示されているが、磁気デイスクに
書込まれるように符号化されることになつている
並列バイト・シーケンスが、最初の入力ラツチ３
０を通してシステム１０へバイト毎に入力され
る。この入力ラツチ３０は、Ｒ／Ｗ記号の書込み
状態によつて付勢（enable）される。一旦、その
ラツチ３０に入力されると、未符号データのバイ
トが、ラツチ３０の出力から２番目のラツチ３２
及びRLL（１、７）バイト幅符号器１６へ利用可
能となる。符号器１６は、８個の並列ビツトx0−
x7（x0＝MSB）から成る未符号データの１バイト
（バイト（Ｎ））を、前のバイト（バイト（Ｎ−
１））の下位２ビツトx′6及びx′7と共に受取つて、
2/3の符号率を有する公知のRLL（１、７）変換
アルゴリズムに従つてバイト（Ｎ）を符号化する
ことができる。
７）符号用のバイト幅の符号器及び復号器のシス
テムが第２図に示されているが、磁気デイスクに
書込まれるように符号化されることになつている
並列バイト・シーケンスが、最初の入力ラツチ３
０を通してシステム１０へバイト毎に入力され
る。この入力ラツチ３０は、Ｒ／Ｗ記号の書込み
状態によつて付勢（enable）される。一旦、その
ラツチ３０に入力されると、未符号データのバイ
トが、ラツチ３０の出力から２番目のラツチ３２
及びRLL（１、７）バイト幅符号器１６へ利用可
能となる。符号器１６は、８個の並列ビツトx0−
x7（x0＝MSB）から成る未符号データの１バイト
（バイト（Ｎ））を、前のバイト（バイト（Ｎ−
１））の下位２ビツトx′6及びx′7と共に受取つて、
2/3の符号率を有する公知のRLL（１、７）変換
アルゴリズムに従つてバイト（Ｎ）を符号化する
ことができる。
2/3符号化率の結果、バイト（Ｎ）の符号化は、
その符号器により結局、12個の符号化ビツトy0−
y11（y0＝MSB）の書込み記号グループ（WSG
（Ｎ））を生じる。符号化規則により、12個の符号
化ビツトの各グループは、４個の記号Y0−Y3
（Y0が最も重要な記号である。）から成る。各記
号は、３個の符号化ビツトから成る夫々の組によ
つて、規定される。従つて、例えば、記号Y1は、
符号化ビツトy3−y5によつて規定される。
その符号器により結局、12個の符号化ビツトy0−
y11（y0＝MSB）の書込み記号グループ（WSG
（Ｎ））を生じる。符号化規則により、12個の符号
化ビツトの各グループは、４個の記号Y0−Y3
（Y0が最も重要な記号である。）から成る。各記
号は、３個の符号化ビツトから成る夫々の組によ
つて、規定される。従つて、例えば、記号Y1は、
符号化ビツトy3−y5によつて規定される。
入力ラツチ３０から符号器１６へ入力された並
列バイト・シーケンスは、結局、その符号器によ
つて、書込み記号グループ・シーケンス
（WSGS）と名付けられた書込み記号グループの
対応するシーケンスを提供する。この書込み記号
グループ・シーケンスは、Ｓ／Ｄ回路１８を構成
している１対の直列化器／非直列化器（Ｓ／Ｄ）
３６及び３８へ同時に入力される。
列バイト・シーケンスは、結局、その符号器によ
つて、書込み記号グループ・シーケンス
（WSGS）と名付けられた書込み記号グループの
対応するシーケンスを提供する。この書込み記号
グループ・シーケンスは、Ｓ／Ｄ回路１８を構成
している１対の直列化器／非直列化器（Ｓ／Ｄ）
３６及び３８へ同時に入力される。
Ｓ／Ｄ３６及び３８の夫々は、Pi（並列入力）
部及びSi（直列入力）部を有する。本発明による
システムが符号化を実行して書込み動作を支援す
るとき、Ｓ／ＤのＣ（制御）部におけるMUX２
信号の交互のレベルによつて、符号器１６から
Ｓ／ＤのPi部を通つて提供される書込み記号グル
ープの交互の入力が可能となる。Ｓ／Ｄ３６又は
３８のいずれか一方が、符号器１６から１書込み
記号グループを受取つている間に、他方は、Ｓ／
ＤのＯ（出力）部に接続された12個の信号リード
のうちの１個を通つて前の書込み記号グループの
ビツトを直列にシフトすることによつて、前のグ
ループの並列形式を変換する。直列化された記号
グループは、２から１へのマルチプレクサ４０に
提供される。このマルチプレクサ４０は、制御論
理１２に応答して動作し、Ｓ／Ｄ３６及び３８か
ら交互に提供される直列記号グループを、符号化
ビツトの連続する記号ストリングにインターリー
ブする。マルチプレクサ４０による記号ストリン
グ出力は、回路４２に提供される。この回路４２
は、その出力記号ストリングのビツトについて事
前に補正を行なつて、それらが磁気デイスクに記
号チヤネル書込みデータとして書込まれるように
準備する。
部及びSi（直列入力）部を有する。本発明による
システムが符号化を実行して書込み動作を支援す
るとき、Ｓ／ＤのＣ（制御）部におけるMUX２
信号の交互のレベルによつて、符号器１６から
Ｓ／ＤのPi部を通つて提供される書込み記号グル
ープの交互の入力が可能となる。Ｓ／Ｄ３６又は
３８のいずれか一方が、符号器１６から１書込み
記号グループを受取つている間に、他方は、Ｓ／
ＤのＯ（出力）部に接続された12個の信号リード
のうちの１個を通つて前の書込み記号グループの
ビツトを直列にシフトすることによつて、前のグ
ループの並列形式を変換する。直列化された記号
グループは、２から１へのマルチプレクサ４０に
提供される。このマルチプレクサ４０は、制御論
理１２に応答して動作し、Ｓ／Ｄ３６及び３８か
ら交互に提供される直列記号グループを、符号化
ビツトの連続する記号ストリングにインターリー
ブする。マルチプレクサ４０による記号ストリン
グ出力は、回路４２に提供される。この回路４２
は、その出力記号ストリングのビツトについて事
前に補正を行なつて、それらが磁気デイスクに記
号チヤネル書込みデータとして書込まれるように
準備する。
書込動作の間、１書込み記号グループ、例えば
WSG（Ｎ）を夫々Ｓ／ＤへそのPi部を通して入力
した後であつて、マルチプレクサ４０にそのグル
ープを直列にシフトする前に、書込み信号グルー
プ（Ｎ）は、もう１つの２から１へのマルチプレ
クサ４４に並列に提供される。それは、他方の
Ｓ／Ｄが前の書込み記号グループWSG（Ｎ−１）
をマルチプレクサ４０に直列にシフトしている間
に、行なわれる。このように、マルチプレクサ４
４は、記号グループをインターリーブして、書込
み記号グループ・シーケンスを改正（reform）
する。この書込み記号グループ・シーケンスは、
書込み動作の間、マルチプレクサ４４の出力を通
つて、通常１対の直列接続されたラツチ４６及び
４８へ提供される。第２図に示されるように、各
記号グループの下位10ビツトのみが、ラツチ４６
及び４８へ入力される。一方、目下符号化されて
いる記号グループの上位６ビツトが、前に符号化
された記号グループの下位10ビツトと共に、
RLLバイト幅復号器２０に入力される。
WSG（Ｎ）を夫々Ｓ／ＤへそのPi部を通して入力
した後であつて、マルチプレクサ４０にそのグル
ープを直列にシフトする前に、書込み信号グルー
プ（Ｎ）は、もう１つの２から１へのマルチプレ
クサ４４に並列に提供される。それは、他方の
Ｓ／Ｄが前の書込み記号グループWSG（Ｎ−１）
をマルチプレクサ４０に直列にシフトしている間
に、行なわれる。このように、マルチプレクサ４
４は、記号グループをインターリーブして、書込
み記号グループ・シーケンスを改正（reform）
する。この書込み記号グループ・シーケンスは、
書込み動作の間、マルチプレクサ４４の出力を通
つて、通常１対の直列接続されたラツチ４６及び
４８へ提供される。第２図に示されるように、各
記号グループの下位10ビツトのみが、ラツチ４６
及び４８へ入力される。一方、目下符号化されて
いる記号グループの上位６ビツトが、前に符号化
された記号グループの下位10ビツトと共に、
RLLバイト幅復号器２０に入力される。
以下説明するように、WSG（Ｎ）がマルチプレ
クサ４０を通つて直列にシフトされる前に、復号
器２０は、WSG（Ｎ）の６個の符号化された記号
ビツトを受取つて、それらをラツチ４８に記憶さ
れているWSG（Ｎ−１）の下位10ビツトと共に用
いて、WSG（Ｎ−１）が符号化されたバイト（Ｎ
−１）を復号する。復号されたバイト（Ｎ−１）
は、復号器２０によつて、デジタル比較器５２に
提供される。そこで、復号されたバイト（Ｎ−
１）は、ラツチ３２に記憶されている未符号形式
のバイト（Ｎ−１）と比較される。
クサ４０を通つて直列にシフトされる前に、復号
器２０は、WSG（Ｎ）の６個の符号化された記号
ビツトを受取つて、それらをラツチ４８に記憶さ
れているWSG（Ｎ−１）の下位10ビツトと共に用
いて、WSG（Ｎ−１）が符号化されたバイト（Ｎ
−１）を復号する。復号されたバイト（Ｎ−１）
は、復号器２０によつて、デジタル比較器５２に
提供される。そこで、復号されたバイト（Ｎ−
１）は、ラツチ３２に記憶されている未符号形式
のバイト（Ｎ−１）と比較される。
比較器５２の出力は、書込みチエツク信号から
成る。この信号は、一方の状態のとき、復号器２
０から利用できる復号されたバイトとラツチ３２
から利用できる記憶されたバイトとの間の一致を
示す。書込みチエツク信号の他方の状態は、それ
らの不一致を示すばかりでなく、デイスク・イン
ターフエースの他の構成部分に標準的なエラー訂
正手順を設けるために用いられ得る。本発明によ
るシステムは、そのデイスク・インターフエース
と共に用いられる。
成る。この信号は、一方の状態のとき、復号器２
０から利用できる復号されたバイトとラツチ３２
から利用できる記憶されたバイトとの間の一致を
示す。書込みチエツク信号の他方の状態は、それ
らの不一致を示すばかりでなく、デイスク・イン
ターフエースの他の構成部分に標準的なエラー訂
正手順を設けるために用いられ得る。本発明によ
るシステムは、そのデイスク・インターフエース
と共に用いられる。
データが、磁気デイスクから符号化された形式
で得られ、そして復号されてデータ処理システム
に戻されるべきときには、制御論理１２は、Ｒ／
Ｗ信号をその読取り状態に変え、デイスク駆動回
路は、符号化された入力記号ストリング形式で、
磁気デイスクから得られた記号チヤネル読取りデ
ータを提供する。入力記号ストリングが、シフト
レジスタ５４を通してＳ／Ｄ３６及び３８のSi部
に入力される。これらのＳ／Ｄは、入力ストリン
グからの符号化された12ビツトの交互のグループ
を受取り、それらを並列形式で交互にマルチプレ
クサ４を通して復号器２０へ先に述べたごとく提
供するように、制御される。符号化された並列ビ
ツトの交互のグループは、マルチプレクサ４４に
よつて、先に述べたごとく復号器２０に入力され
る読取り記号グループ・シーケンスへと形成され
る。この読取り記号グループ・シーケンスは、復
号器２０によつて並列バイトの出力シーケンスへ
と復号される。この並列バイトの出力シーケンス
は、出力レジスタ５６を通して読取りデータとし
てデータ処理システムに戻される。
で得られ、そして復号されてデータ処理システム
に戻されるべきときには、制御論理１２は、Ｒ／
Ｗ信号をその読取り状態に変え、デイスク駆動回
路は、符号化された入力記号ストリング形式で、
磁気デイスクから得られた記号チヤネル読取りデ
ータを提供する。入力記号ストリングが、シフト
レジスタ５４を通してＳ／Ｄ３６及び３８のSi部
に入力される。これらのＳ／Ｄは、入力ストリン
グからの符号化された12ビツトの交互のグループ
を受取り、それらを並列形式で交互にマルチプレ
クサ４を通して復号器２０へ先に述べたごとく提
供するように、制御される。符号化された並列ビ
ツトの交互のグループは、マルチプレクサ４４に
よつて、先に述べたごとく復号器２０に入力され
る読取り記号グループ・シーケンスへと形成され
る。この読取り記号グループ・シーケンスは、復
号器２０によつて並列バイトの出力シーケンスへ
と復号される。この並列バイトの出力シーケンス
は、出力レジスタ５６を通して読取りデータとし
てデータ処理システムに戻される。
書込み及び読取りに関係する動作の間における
システム１０が行なう動作順序は、第２図乃至第
４図を参照することによつて、理解することがで
きる。第３図は、書込み及び読取りの動作順序の
タイミングを示す。第３図では、記号ストリング
のクロツクがfCと印されている。さらに、バイ
ト・クロツク信号は、位相調整された（phased）
１連のバイト・クロツク信号（fB1−fB4）を表わ
す。このバイト・クロツク信号は、システム１０
によつて符号化又は復号されるデータの各バイト
について、１サイクルをなす。未符号から符号化
へのビツト交換率が2/3なので、バイト・クロツ
クの１サイクルは、fCの12パルスごとに完了す
る。そして、各バイト・クロツクは、fC／12の周
波数を有する。fCの12パルスごとが、システム１
０によつて受取られ又は提供されるデータの各バ
イトについての１回の符号化又は復号動作の完了
と一致する。
システム１０が行なう動作順序は、第２図乃至第
４図を参照することによつて、理解することがで
きる。第３図は、書込み及び読取りの動作順序の
タイミングを示す。第３図では、記号ストリング
のクロツクがfCと印されている。さらに、バイ
ト・クロツク信号は、位相調整された（phased）
１連のバイト・クロツク信号（fB1−fB4）を表わ
す。このバイト・クロツク信号は、システム１０
によつて符号化又は復号されるデータの各バイト
について、１サイクルをなす。未符号から符号化
へのビツト交換率が2/3なので、バイト・クロツ
クの１サイクルは、fCの12パルスごとに完了す
る。そして、各バイト・クロツクは、fC／12の周
波数を有する。fCの12パルスごとが、システム１
０によつて受取られ又は提供されるデータの各バ
イトについての１回の符号化又は復号動作の完了
と一致する。
第３図に示されたシステム１０に提供される動
作信号の全てが、制御論理１２によつて発生され
る。第３図に示された信号に相当する信号を発生
することができるデイスク制御装置は、当分野で
は周知である。
作信号の全てが、制御論理１２によつて発生され
る。第３図に示された信号に相当する信号を発生
することができるデイスク制御装置は、当分野で
は周知である。
書込みモードは、システム１０へＲ／Ｗ信号の
書込み状態を提供することによつて始まる。Ｒ／
Ｗ信号の書込み状態によつて、ラツチ３０及び３
２、マルチプレクサ４０、事前補正回路４２及び
比較器５２が、付勢される。その信号は、反転さ
れた形でシフトレジスタ５４及び出力レジスタ５
６に提供され、書込モードの間それらの動作を防
止する。書込み動作の間、Ｒ／Ｗ信号は、fB3を
ラツチ４６にそしてfB4をラツチ４８にゲートす
る。書込みモードの動作順序には、ラツチ３０へ
データの並列バイト（バイト（Ｎ））を提供する
ことが含まれる。そのバイトは、fB1のダウン・
レベルでラツチされて、そのラツチの入力部に存
在する。そのバイトがラツチされるとすぐに、そ
れは、ラツチ３０の出力に存在し、符号器１６に
よつて符号化される。符号化の後に、バイト
（Ｎ）の符号化から結果として生じた並列12ビツ
トの記号グループWSG（Ｎ）は、ゲートされた書
込みグループ・ロード・パルス５７によつて、
Ｓ／Ｄ３６にロードされる。このパルス５７は、
第３図に示すように書込みモードの間CLK１に
生じるパルスである。このパルス５７は、バイ
ト・クロツクの２番目の位相（B2）の間に発生
する。次の符号化サイクルでは、12個のシフト・
パルスがCLK１において提供され、パルス５７
によつて入力されたWSGを連続的にシフトアウ
トする。
書込み状態を提供することによつて始まる。Ｒ／
Ｗ信号の書込み状態によつて、ラツチ３０及び３
２、マルチプレクサ４０、事前補正回路４２及び
比較器５２が、付勢される。その信号は、反転さ
れた形でシフトレジスタ５４及び出力レジスタ５
６に提供され、書込モードの間それらの動作を防
止する。書込み動作の間、Ｒ／Ｗ信号は、fB3を
ラツチ４６にそしてfB4をラツチ４８にゲートす
る。書込みモードの動作順序には、ラツチ３０へ
データの並列バイト（バイト（Ｎ））を提供する
ことが含まれる。そのバイトは、fB1のダウン・
レベルでラツチされて、そのラツチの入力部に存
在する。そのバイトがラツチされるとすぐに、そ
れは、ラツチ３０の出力に存在し、符号器１６に
よつて符号化される。符号化の後に、バイト
（Ｎ）の符号化から結果として生じた並列12ビツ
トの記号グループWSG（Ｎ）は、ゲートされた書
込みグループ・ロード・パルス５７によつて、
Ｓ／Ｄ３６にロードされる。このパルス５７は、
第３図に示すように書込みモードの間CLK１に
生じるパルスである。このパルス５７は、バイ
ト・クロツクの２番目の位相（B2）の間に発生
する。次の符号化サイクルでは、12個のシフト・
パルスがCLK１において提供され、パルス５７
によつて入力されたWSGを連続的にシフトアウ
トする。
MUX２信号のアツプ状態によつて、Ｓ／Ｄ３
６の並列出力がマルチプレクサ４４に結合され
る。先に述べたように、書込み記号グループ
（Ｎ）の上位６ビツトが復号器２０に対して利用
できるようになる。その時、復号器２０は、
WSG（Ｎ−１）を復号する。fB3のダウン・レベ
ルで、書込み記号グループ（Ｎ）の下位10ビツト
が、ラツチ４６に入力される。この時点では、前
の記号グループ（Ｎ−１）は、前もつてラツチ４
６からラツチ４８へシフトされている。書込み記
号グループ（Ｎ）の下位10ビツトがラツチ４６に
入力されると同時に、バイト・クロツクfB3は比
較器５２をセツトする。それで、記号グループ
（Ｎ−１）に対応する復号されたバイト（即ち、
バイト（Ｎ−１））は、ラツチ３２に記憶されて
いる未符号のバイト（Ｎ−１）と比較される。未
符号バイトと復号されたバイトとが一致するな
ら、制御論理１２は、バイト・クロツクの４番目
の位相Ｂ４の間に、fB4を発生する。このfB4は、
バイト（Ｎ）をラツチ３２に入力させ、また、記
号グループ（Ｎ）の下位10ビツトをラツチ４８に
入力させる。
６の並列出力がマルチプレクサ４４に結合され
る。先に述べたように、書込み記号グループ
（Ｎ）の上位６ビツトが復号器２０に対して利用
できるようになる。その時、復号器２０は、
WSG（Ｎ−１）を復号する。fB3のダウン・レベ
ルで、書込み記号グループ（Ｎ）の下位10ビツト
が、ラツチ４６に入力される。この時点では、前
の記号グループ（Ｎ−１）は、前もつてラツチ４
６からラツチ４８へシフトされている。書込み記
号グループ（Ｎ）の下位10ビツトがラツチ４６に
入力されると同時に、バイト・クロツクfB3は比
較器５２をセツトする。それで、記号グループ
（Ｎ−１）に対応する復号されたバイト（即ち、
バイト（Ｎ−１））は、ラツチ３２に記憶されて
いる未符号のバイト（Ｎ−１）と比較される。未
符号バイトと復号されたバイトとが一致するな
ら、制御論理１２は、バイト・クロツクの４番目
の位相Ｂ４の間に、fB4を発生する。このfB4は、
バイト（Ｎ）をラツチ３２に入力させ、また、記
号グループ（Ｎ）の下位10ビツトをラツチ４８に
入力させる。
バイト（Ｎ）についての符号化の間に、ゲート
されたクロツク信号CLK２の12個のシフト・パ
ルスが、制御論理１２によつてＳ／Ｄ３８に提供
され、Ｓ／Ｄを付勢して書込み記号グループ（Ｎ
−１）をマルチプレクサ４０へ連続的にシフトす
る。MUX１信号のダウン状態によつて、直列化
された書込み記号グループ（Ｎ−１）は、事前補
正回路４２に通される。
されたクロツク信号CLK２の12個のシフト・パ
ルスが、制御論理１２によつてＳ／Ｄ３８に提供
され、Ｓ／Ｄを付勢して書込み記号グループ（Ｎ
−１）をマルチプレクサ４０へ連続的にシフトす
る。MUX１信号のダウン状態によつて、直列化
された書込み記号グループ（Ｎ−１）は、事前補
正回路４２に通される。
次に、バイト（Ｎ＋１）が磁気デイスクへの書
込みに利用できるときには、Ｓ／Ｄ３６及び３８
の役割が逆になることを除いて、上記符号化サイ
クルが再び実行される。即ち、バイト（Ｎ＋１）
がfB1によつてラツチ３０に入力され、符号化さ
れて、書込み記号グループ（Ｎ＋１）が発生す
る。その書込み記号グループ（Ｎ＋１）は、並列
にＳ／Ｄ３８へ、そこにゲートされた書込みグル
ープ・ロード・パルス５９を提供することによつ
て、入力される。このパルス５９は、書込みやモ
ードの間CLK２において発生する。もはや、
MUX１及びMUX２の状態が逆にされているの
で、書込み記号グループ（Ｎ）は、CLK１信号
の12個のパルスをＳ／Ｄ３６に提供することによ
つて、Ｓ／Ｄ３６からマルチプレクサ４０を通つ
てシフトされる。CLK１及びCLK２の信号は、
MUX１及びMUX２の信号と同位相（in phase）
になつていることに注意すべきである。これによ
つて、マルチプレクサ４０は、直列化された記号
グループを連続的にインターリーブすることがで
きる。さらに、CLK１及びCLK２の12個のシフ
ト・パルスは、fCの周波数を有し、それ故に、符
号化されたビツト・ストリングがfCの周波数を有
することは確かである。
込みに利用できるときには、Ｓ／Ｄ３６及び３８
の役割が逆になることを除いて、上記符号化サイ
クルが再び実行される。即ち、バイト（Ｎ＋１）
がfB1によつてラツチ３０に入力され、符号化さ
れて、書込み記号グループ（Ｎ＋１）が発生す
る。その書込み記号グループ（Ｎ＋１）は、並列
にＳ／Ｄ３８へ、そこにゲートされた書込みグル
ープ・ロード・パルス５９を提供することによつ
て、入力される。このパルス５９は、書込みやモ
ードの間CLK２において発生する。もはや、
MUX１及びMUX２の状態が逆にされているの
で、書込み記号グループ（Ｎ）は、CLK１信号
の12個のパルスをＳ／Ｄ３６に提供することによ
つて、Ｓ／Ｄ３６からマルチプレクサ４０を通つ
てシフトされる。CLK１及びCLK２の信号は、
MUX１及びMUX２の信号と同位相（in phase）
になつていることに注意すべきである。これによ
つて、マルチプレクサ４０は、直列化された記号
グループを連続的にインターリーブすることがで
きる。さらに、CLK１及びCLK２の12個のシフ
ト・パルスは、fCの周波数を有し、それ故に、符
号化されたビツト・ストリングがfCの周波数を有
することは確かである。
書込み記号グループ（Ｎ）がＳ／Ｄ３６から連
続的にシフトされるときには、MUX２信号のダ
ウン状態により、記号グループ（Ｎ＋１）がマル
チプレクサ４４を通つて提供され、記号グループ
（Ｎ）の復号の際に用いられる。これによつて、
復号されたバイト（Ｎ）が、ラツチ３２に記憶さ
れている未符号のバイト（Ｎ）と比較され得る。
続的にシフトされるときには、MUX２信号のダ
ウン状態により、記号グループ（Ｎ＋１）がマル
チプレクサ４４を通つて提供され、記号グループ
（Ｎ）の復号の際に用いられる。これによつて、
復号されたバイト（Ｎ）が、ラツチ３２に記憶さ
れている未符号のバイト（Ｎ）と比較され得る。
さて、第４図を参照することによつて、Ｓ／Ｄ
３６及び３８の動作を説明する。第４図は、Ｓ／
Ｄ３６を示しており、それは、アンドゲート６０
ａ乃至６０ｌのアレイを含んでいる。これらのア
ンド・ゲートは、夫々、オア・ゲート６２ａ乃至
６２ｌを通つて、クロツク動作の記憶装置６４ａ
乃至６４ｌのＤ入力部につながつている。同様
に、アンド・ゲート６６ａ乃至６６ｌは、夫々、
オア・ゲート６２ａ乃至６２ｌを通つて、記憶装
置６４ａ乃至６４ｌのＤ入力部につながつてい
る。Ｓ／Ｄ３６へ書込み記号グループの12ビツト
を並列に入力することが、アンド・ゲート６６ａ
乃至６６ｌを付勢するMUX２信号のアツプ状態
によつて可能となる。即ち、CLK１のロード・
パルス５７が記憶装置６４ａ乃至６４ｌのクロツ
ク入力部に同時に入力されるとき、目下の書込み
記号グループがＳ／Ｄ３６に入力される。次に続
く符号化サイクルにおいてその記号グループをシ
フトアウトするために、MUX２信号は、ダウン
することによつて状態を変える。示されるよう
に、MUX２のダウン状態は、インバータ６７ａ
乃至６７ｌによつて反転され、通常の反転論理信
号２を発生する。この反転信号は、アンド
ゲート６０ａ乃至６０ｌを付勢する。MUX２が
高いときには、記号グループのビツトは、Ｓ／Ｄ
３６を通つて記憶装置６４ａから６４ｌまでに順
次提供され、その直列出力は、記憶装置６４ｌの
Ｑ出力部で利用できる。
３６及び３８の動作を説明する。第４図は、Ｓ／
Ｄ３６を示しており、それは、アンドゲート６０
ａ乃至６０ｌのアレイを含んでいる。これらのア
ンド・ゲートは、夫々、オア・ゲート６２ａ乃至
６２ｌを通つて、クロツク動作の記憶装置６４ａ
乃至６４ｌのＤ入力部につながつている。同様
に、アンド・ゲート６６ａ乃至６６ｌは、夫々、
オア・ゲート６２ａ乃至６２ｌを通つて、記憶装
置６４ａ乃至６４ｌのＤ入力部につながつてい
る。Ｓ／Ｄ３６へ書込み記号グループの12ビツト
を並列に入力することが、アンド・ゲート６６ａ
乃至６６ｌを付勢するMUX２信号のアツプ状態
によつて可能となる。即ち、CLK１のロード・
パルス５７が記憶装置６４ａ乃至６４ｌのクロツ
ク入力部に同時に入力されるとき、目下の書込み
記号グループがＳ／Ｄ３６に入力される。次に続
く符号化サイクルにおいてその記号グループをシ
フトアウトするために、MUX２信号は、ダウン
することによつて状態を変える。示されるよう
に、MUX２のダウン状態は、インバータ６７ａ
乃至６７ｌによつて反転され、通常の反転論理信
号２を発生する。この反転信号は、アンド
ゲート６０ａ乃至６０ｌを付勢する。MUX２が
高いときには、記号グループのビツトは、Ｓ／Ｄ
３６を通つて記憶装置６４ａから６４ｌまでに順
次提供され、その直列出力は、記憶装置６４ｌの
Ｑ出力部で利用できる。
Ｓ／Ｄ３８が、MUX２及び２の信号を
交換するだけで、第４図でＳ／Ｄ３６について示
したとおりに実施できることは、明らかである。
その場合、MUX２信号のアツプ状態がゲート６
０ａ乃至６０ｌを付勢しそしてその反転された状
態２がゲート６６ａ乃至６６ｌを付勢す
る。さらに、クロツク信号の入力は、CLK２に
変えられる。
交換するだけで、第４図でＳ／Ｄ３６について示
したとおりに実施できることは、明らかである。
その場合、MUX２信号のアツプ状態がゲート６
０ａ乃至６０ｌを付勢しそしてその反転された状
態２がゲート６６ａ乃至６６ｌを付勢す
る。さらに、クロツク信号の入力は、CLK２に
変えられる。
読取りモードの動作は、一連の復号サイクルか
ら成る。各サイクルは、連続する４個の位相バイ
ト・クロツクＢ１乃至Ｂ４によつて、定められ
る。Ｂ／Ｗ信号の読取り状態は、ラツチ３０及び
３２、マルチプレクサ４０及び比較器５２を滅勢
（disable）し、レジスタ５４及び５６を付勢す
る。Ｒ／Ｗ信号の書込み状態は、ラツチ４６に
fB1をそしてラツチ４８にfB3をゲートする。
ら成る。各サイクルは、連続する４個の位相バイ
ト・クロツクＢ１乃至Ｂ４によつて、定められ
る。Ｂ／Ｗ信号の読取り状態は、ラツチ３０及び
３２、マルチプレクサ４０及び比較器５２を滅勢
（disable）し、レジスタ５４及び５６を付勢す
る。Ｒ／Ｗ信号の書込み状態は、ラツチ４６に
fB1をそしてラツチ４８にfB3をゲートする。
読取りモードの動作では、読取られるデータ・
フイールドにプリアンブルを含む符号化されたビ
ツトの標準的なパターンについて探索するため
に、データ処理装置から読取り要求即ち指令が提
供されることによつて、制御論理１２は、注意換
起される。通常、アドレスされた記憶セグメント
が最初に磁気デイスクから読取られるとき、読取
りデータが、デイスク駆動電子装置からシフトレ
ジスタ５４へ連続的にシフトされる。シフトレジ
スタ５４の内容は、制御論理１２によつて並列に
連続して読取られる。それで、アドレスされた記
憶セクタの始まりを示すプリアンブルが認識され
たときには、制御論理１２は、ゲートされたクロ
ツクCLK１及びCLK２をＳ／Ｄ３６及び３８に
提供することを同期させることができる。このよ
うに、ゲートされたクロツクのうちの１つについ
て12個のシフト・パルスのうちの最初のパルス
が、Ｓ／Ｄ３６又は３８のうちの１つに対して同
相で利用可能にされる。これには、シフトレジス
タ５４の直列出力において入力ビツト・ストリン
グの最初の符号化されたビツトが利用可能になる
ことを伴なう。
フイールドにプリアンブルを含む符号化されたビ
ツトの標準的なパターンについて探索するため
に、データ処理装置から読取り要求即ち指令が提
供されることによつて、制御論理１２は、注意換
起される。通常、アドレスされた記憶セグメント
が最初に磁気デイスクから読取られるとき、読取
りデータが、デイスク駆動電子装置からシフトレ
ジスタ５４へ連続的にシフトされる。シフトレジ
スタ５４の内容は、制御論理１２によつて並列に
連続して読取られる。それで、アドレスされた記
憶セクタの始まりを示すプリアンブルが認識され
たときには、制御論理１２は、ゲートされたクロ
ツクCLK１及びCLK２をＳ／Ｄ３６及び３８に
提供することを同期させることができる。このよ
うに、ゲートされたクロツクのうちの１つについ
て12個のシフト・パルスのうちの最初のパルス
が、Ｓ／Ｄ３６又は３８のうちの１つに対して同
相で利用可能にされる。これには、シフトレジス
タ５４の直列出力において入力ビツト・ストリン
グの最初の符号化されたビツトが利用可能になる
ことを伴なう。
そのプリアンブルが検出されると、入力記号ス
トリングから直列12ビツトのグループを交互に捕
えるように、Ｓ／Ｄは、位相が外れて駆動され
る。一方のＳ／Ｄが符号化された12ビツトを受取
つている間に、他方は、入力信号グループ
（ISG）として、並列に前の12ビツトをマルチプ
レクサ４４を通して復号器２０にロードする。従
つて、第４図では、MUX２がダウン状態になつ
てCLK１がオンにゲートされるときには、記号
ビツトが、レジスタ５４からゲート６０ａ乃至６
０ｌへ連続的にシフトされる。CLK１の12個の
シフトパルスの後に、12個の記号ビツトが、Ｓ／
Ｄ３６に保持されることになる。それから、
MUX２がアツプ状態になつてCLK２がオンにゲ
ートされるときには、Ｓ／Ｄ３８は、入力信号ス
トリングにおける次の12ビツトを得る。
トリングから直列12ビツトのグループを交互に捕
えるように、Ｓ／Ｄは、位相が外れて駆動され
る。一方のＳ／Ｄが符号化された12ビツトを受取
つている間に、他方は、入力信号グループ
（ISG）として、並列に前の12ビツトをマルチプ
レクサ４４を通して復号器２０にロードする。従
つて、第４図では、MUX２がダウン状態になつ
てCLK１がオンにゲートされるときには、記号
ビツトが、レジスタ５４からゲート６０ａ乃至６
０ｌへ連続的にシフトされる。CLK１の12個の
シフトパルスの後に、12個の記号ビツトが、Ｓ／
Ｄ３６に保持されることになる。それから、
MUX２がアツプ状態になつてCLK２がオンにゲ
ートされるときには、Ｓ／Ｄ３８は、入力信号ス
トリングにおける次の12ビツトを得る。
さて、入力信号グループ（Ｎ）がＳ／Ｄ３６に
入力されたと仮定すると、１バイトの復号サイク
ルが、ゲートされたクロツクCLK２の最初のパ
ルスの立上り端の直後に、開始する。ゲートされ
たクロツクの12個のシフト・パルス及びMUX２
信号のアツプ状態によつて、入力信号グループ
（Ｎ＋１）の符号化された12ビツトが、Ｓ／Ｄ３
８にシフトされる。復号サイクルの最初のバイ
ト・クロツクの位相Ｂ１の間に、MUX２信号の
アツプ状態によつて、入力信号グループ（Ｎ）が
マルチプレクサ４４の出力で利用可能となる。こ
れによつて、利用可能な記号グループ（Ｎ）の上
位６ビツトが復号器に提供され、それにより、記
号グループ（Ｎ−１）の復号が可能になる。その
バイト・クロツクの最初の位相の間に、Ｒ／Ｗ信
号の読取り状態によつて、fB1がラツチ４６にゲ
ートされ、また、記号グループ（Ｎ）の下位10ビ
ツトがラツチ４６に入力される。次に、fB2が出
力レジスタ５６に提供される。この出力レジスタ
５６は、復号されたバイト（Ｎ−１）をクロツク
動作で取り込む。これによつて、それを並列バイ
ト形式で読取りデータとしてデータ処理システム
へ提供することができる。最後に、Ｒ／Ｗ信号に
よつて、fB3がラツチ４８にゲートされ、ラツチ
４８へ入力記号グループ（Ｎ）の下位10ビツトが
転送される。読取りモードにおける次の復号サイ
クルの間に、入力記号グループ（Ｎ＋１）が、
Ｓ／Ｄ３８から並列に転送され、マルチプレクサ
４４を介して利用できる。これによつて、入力記
号グループ（Ｎ＋１）及び（Ｎ）の実施例で先に
説明した復号サイクルの動作順序で、復号器５０
は、入力記号グループ（Ｎ）を出力バイト（Ｎ）
に変換することができる。
入力されたと仮定すると、１バイトの復号サイク
ルが、ゲートされたクロツクCLK２の最初のパ
ルスの立上り端の直後に、開始する。ゲートされ
たクロツクの12個のシフト・パルス及びMUX２
信号のアツプ状態によつて、入力信号グループ
（Ｎ＋１）の符号化された12ビツトが、Ｓ／Ｄ３
８にシフトされる。復号サイクルの最初のバイ
ト・クロツクの位相Ｂ１の間に、MUX２信号の
アツプ状態によつて、入力信号グループ（Ｎ）が
マルチプレクサ４４の出力で利用可能となる。こ
れによつて、利用可能な記号グループ（Ｎ）の上
位６ビツトが復号器に提供され、それにより、記
号グループ（Ｎ−１）の復号が可能になる。その
バイト・クロツクの最初の位相の間に、Ｒ／Ｗ信
号の読取り状態によつて、fB1がラツチ４６にゲ
ートされ、また、記号グループ（Ｎ）の下位10ビ
ツトがラツチ４６に入力される。次に、fB2が出
力レジスタ５６に提供される。この出力レジスタ
５６は、復号されたバイト（Ｎ−１）をクロツク
動作で取り込む。これによつて、それを並列バイ
ト形式で読取りデータとしてデータ処理システム
へ提供することができる。最後に、Ｒ／Ｗ信号に
よつて、fB3がラツチ４８にゲートされ、ラツチ
４８へ入力記号グループ（Ｎ）の下位10ビツトが
転送される。読取りモードにおける次の復号サイ
クルの間に、入力記号グループ（Ｎ＋１）が、
Ｓ／Ｄ３８から並列に転送され、マルチプレクサ
４４を介して利用できる。これによつて、入力記
号グループ（Ｎ＋１）及び（Ｎ）の実施例で先に
説明した復号サイクルの動作順序で、復号器５０
は、入力記号グループ（Ｎ）を出力バイト（Ｎ）
に変換することができる。
レジスタ４６及び４８へバイト・クロツクをゲ
ートするためにＲ／Ｗ信号を使用することについ
ては、第８図を参照することによつて理解するこ
とができる。第８図では、Ｒ／Ｗ信号の一方の状
態によつて、fB1が、２ゲート（G1及びG3）を通
つて、例えばレジスタ４６のクロツク入力まで達
することができる。そして、Ｒ／Ｗ信号の他方の
状態によつて、fB3が、ゲートG2及びG3を通つて、
そのクロツク入力まで達することができる。ゲー
トG4は、Ｒ／Ｗ信号のいずれかの状態において
も、そのレジスタの付勢部分に通じている。
ートするためにＲ／Ｗ信号を使用することについ
ては、第８図を参照することによつて理解するこ
とができる。第８図では、Ｒ／Ｗ信号の一方の状
態によつて、fB1が、２ゲート（G1及びG3）を通
つて、例えばレジスタ４６のクロツク入力まで達
することができる。そして、Ｒ／Ｗ信号の他方の
状態によつて、fB3が、ゲートG2及びG3を通つて、
そのクロツク入力まで達することができる。ゲー
トG4は、Ｒ／Ｗ信号のいずれかの状態において
も、そのレジスタの付勢部分に通じている。
さて、第５図及び第６図を参照するに、これら
の図から、RLLバイト幅復号器２０及びRLLバ
イト幅符号器１６の構造及び動作について、理解
することができる。以下の説明では、米国特許第
4413251号が、復号器及び符号器の符号変換動作
についての数学的基礎を確立するために、参照さ
れる。2/3変換率でビツトごとに符号化するRLL
（１、７）符号化アルゴリズムの表にした表現が、
その米国特許の表に示されている。その米国特
許で教示されているように、３個のRLL記号即
ち、 Yn＝（yo、yo+1、yo+2） Yo+1＝（yo+3、yo+4、yo+5） Yo+2＝（yo+6、yo+7、yo+8） からビツトxo及びxo+1を得るRLL（１、７）復号
器についてのハードウエアの実現は、以下のブー
ル式から導びかれる。ブール式は、それらのノア
式に相当するものに変換されている。
の図から、RLLバイト幅復号器２０及びRLLバ
イト幅符号器１６の構造及び動作について、理解
することができる。以下の説明では、米国特許第
4413251号が、復号器及び符号器の符号変換動作
についての数学的基礎を確立するために、参照さ
れる。2/3変換率でビツトごとに符号化するRLL
（１、７）符号化アルゴリズムの表にした表現が、
その米国特許の表に示されている。その米国特
許で教示されているように、３個のRLL記号即
ち、 Yn＝（yo、yo+1、yo+2） Yo+1＝（yo+3、yo+4、yo+5） Yo+2＝（yo+6、yo+7、yo+8） からビツトxo及びxo+1を得るRLL（１、７）復号
器についてのハードウエアの実現は、以下のブー
ル式から導びかれる。ブール式は、それらのノア
式に相当するものに変換されている。
ノア式(1)及び(2)は、第５図における復号器のノ
ア・ゲート・セクシヨン６０及び６２によつて
夫々実現される。６個の隣接する記号Y′0−Y′1に
及ぶ符号化された16ビツトから１バイト（符号化
された８ビツト）の同時符号化を行なために、ノ
ア・セクシヨン６０及び６２のそのような組が４
組設けられることは、明らかである。従つて、次
のチヤネルの２記号Y′0及びY′1に対する先読み即
ちルツク・アヘツドを行なうことができる。第５
図では、符号化された16ビツトは、ラツチ４８に
記憶された記号グループ（Ｎ）の下位10ビツトと
記号グループ（Ｎ＋１）の上位６ビツトから提供
される。この上位６ビツトは、マルチプレクサ４
４の出力から復号器２０に対して利用可能となつ
ているものである。
ア・ゲート・セクシヨン６０及び６２によつて
夫々実現される。６個の隣接する記号Y′0−Y′1に
及ぶ符号化された16ビツトから１バイト（符号化
された８ビツト）の同時符号化を行なために、ノ
ア・セクシヨン６０及び６２のそのような組が４
組設けられることは、明らかである。従つて、次
のチヤネルの２記号Y′0及びY′1に対する先読み即
ちルツク・アヘツドを行なうことができる。第５
図では、符号化された16ビツトは、ラツチ４８に
記憶された記号グループ（Ｎ）の下位10ビツトと
記号グループ（Ｎ＋１）の上位６ビツトから提供
される。この上位６ビツトは、マルチプレクサ４
４の出力から復号器２０に対して利用可能となつ
ているものである。
バイト幅の符号器もまた、符号化された12ビツ
ト（４個の記号）を１度に発生するように、前記
米国特許に示された符号器を４個設けることによ
つて、実現される。しかしながら、前記米国特許
の符号器は、符号化された各記号を発生するの
に、中間の３−ビツト状態の発生及び記憶に依存
している。その中間の３−ビツト状態を発生して
記憶する回路を複数個設けることは、複雑でしか
も遅い動作速度の符号器を生じることになる。第
６図に示した符号器は、符号化された各ビツトの
依存を未符号データの２ビツトから４ビツトへ拡
張することにより、３−ビツト状態の回転の連結
を避けている。これにより、RLL（１、７）符号
器の実現が可能となる。この符号器は、データの
並列１バイトを同時に符号化する。そのデータの
得られる各記号は、各符号化動作について１つの
状態ビツト（４個の未符号ビツトに加えて）にの
み依存する。
ト（４個の記号）を１度に発生するように、前記
米国特許に示された符号器を４個設けることによ
つて、実現される。しかしながら、前記米国特許
の符号器は、符号化された各記号を発生するの
に、中間の３−ビツト状態の発生及び記憶に依存
している。その中間の３−ビツト状態を発生して
記憶する回路を複数個設けることは、複雑でしか
も遅い動作速度の符号器を生じることになる。第
６図に示した符号器は、符号化された各ビツトの
依存を未符号データの２ビツトから４ビツトへ拡
張することにより、３−ビツト状態の回転の連結
を避けている。これにより、RLL（１、７）符号
器の実現が可能となる。この符号器は、データの
並列１バイトを同時に符号化する。そのデータの
得られる各記号は、各符号化動作について１つの
状態ビツト（４個の未符号ビツトに加えて）にの
み依存する。
第６図に示した符号器の動作を理解するため
に、符号化された３個の記号ビツトから成り、ビ
ツト・ストリング・フラグメント…x0x1x2x3…に
含まれる未符号ビツトx0及びx1から前記米国特許
のアルゴリズムに従つて符号化されるような現記
号Ｙを考える。
に、符号化された３個の記号ビツトから成り、ビ
ツト・ストリング・フラグメント…x0x1x2x3…に
含まれる未符号ビツトx0及びx1から前記米国特許
のアルゴリズムに従つて符号化されるような現記
号Ｙを考える。
前記米国特許の符号化アルゴリズムに従つて、
現記号Ｙは、次の式(3)で示されるような関数関係
にある。即ち、 Ｙ＝ｆ（z1、z2、z3、x0、x1） (3) ここで、z1、z2及びz3は、Ｙの直前の記号の符
号化から生じた現状態ビツトであり、x0及びx1
は、Ｙを符号化する際に用いられる２個の未符号
ビツトである。
現記号Ｙは、次の式(3)で示されるような関数関係
にある。即ち、 Ｙ＝ｆ（z1、z2、z3、x0、x1） (3) ここで、z1、z2及びz3は、Ｙの直前の記号の符
号化から生じた現状態ビツトであり、x0及びx1
は、Ｙを符号化する際に用いられる２個の未符号
ビツトである。
先行技術の符号器では、記号Ｙを形成している
符号ビツトを定義するブール式は、次の等式(4)乃
至(6)によつて与えられる。即ち、 y0＝（1・z2） (4) y2＝（z3・（0・1）） (6) 記号Ｙが符号化されている間に、先行技術の符
号器では、符号化されるべき次の記号（Y′）に
ついての状態変数（z′1、z′2及びz′3）が次の等式
(7)乃至(9)によつて決定される。即ち、 z′1＝（x0・z3） (7) z′2＝（x0・3） (8) z′3＝（x1・（0・3）） (9) 最後に、記号Ｙに続く次の記号Y′＝（y′2、
y′1y′0）についての式は、z1、z2及びz3の代わり
に夫々等式(7)乃至(9)を用い、そして、ビツトx0及
びx1の代わりに２つの未符号ビツトx2及びx3を用
いることにより、等式(4)乃至(6)から得られる。次
の記号についての式は、次の変形されたブール式
(10)乃至(12)によつて与えられる。即ち、 y′0＝（′1・z′2） ＝（（0・3）・x0） (10) y′2＝（z′3・（2・3）） ＝（x1・（0・3）・（2・3））(12) 次の記号についての状態式(7)乃至(9)及び次の記
号についての等式(10)乃至(12)において、変数z3は常
にx0・z3の形でx0と共に現われていることに注意
されたい。それらは、次の等式（13）によつて与
えられる新しい状態変数ｗで定義される。即ち、 ｗ＝（0・3） （13） これにより、等式(10)乃至(12)が、以下に与えられ
る等式（14）乃至（16）へ更に変形される。即
ち、 y′0＝（ｗ・x0） （14） y′2＝（ｗ・x1・（2・3）） （16） 最後に、次に続く記号を符号化するための次の
状態変数w′が、次の等式（17）によつて与えら
れる。即ち、 w′＝（2・′3）＝（2・1・） （17） 等式（14）乃至（17）の組によつて、４個の制
約を受けない未符号ビツトx0乃至x3及び１個の状
態変数ｗに基づいたRLL（１、７）記号Y′を生じ
る符号化動作が定まる。
符号ビツトを定義するブール式は、次の等式(4)乃
至(6)によつて与えられる。即ち、 y0＝（1・z2） (4) y2＝（z3・（0・1）） (6) 記号Ｙが符号化されている間に、先行技術の符
号器では、符号化されるべき次の記号（Y′）に
ついての状態変数（z′1、z′2及びz′3）が次の等式
(7)乃至(9)によつて決定される。即ち、 z′1＝（x0・z3） (7) z′2＝（x0・3） (8) z′3＝（x1・（0・3）） (9) 最後に、記号Ｙに続く次の記号Y′＝（y′2、
y′1y′0）についての式は、z1、z2及びz3の代わり
に夫々等式(7)乃至(9)を用い、そして、ビツトx0及
びx1の代わりに２つの未符号ビツトx2及びx3を用
いることにより、等式(4)乃至(6)から得られる。次
の記号についての式は、次の変形されたブール式
(10)乃至(12)によつて与えられる。即ち、 y′0＝（′1・z′2） ＝（（0・3）・x0） (10) y′2＝（z′3・（2・3）） ＝（x1・（0・3）・（2・3））(12) 次の記号についての状態式(7)乃至(9)及び次の記
号についての等式(10)乃至(12)において、変数z3は常
にx0・z3の形でx0と共に現われていることに注意
されたい。それらは、次の等式（13）によつて与
えられる新しい状態変数ｗで定義される。即ち、 ｗ＝（0・3） （13） これにより、等式(10)乃至(12)が、以下に与えられ
る等式（14）乃至（16）へ更に変形される。即
ち、 y′0＝（ｗ・x0） （14） y′2＝（ｗ・x1・（2・3）） （16） 最後に、次に続く記号を符号化するための次の
状態変数w′が、次の等式（17）によつて与えら
れる。即ち、 w′＝（2・′3）＝（2・1・） （17） 等式（14）乃至（17）の組によつて、４個の制
約を受けない未符号ビツトx0乃至x3及び１個の状
態変数ｗに基づいたRLL（１、７）記号Y′を生じ
る符号化動作が定まる。
第７図に、符号化等式（14）乃至（16）及び次
の状態の等式（17）を実現する符号器が示されて
いる。明らかに、符号器は、１組の２ビツト記憶
装置６３及び６４を有している。記憶装置６３の
出力は、記憶装置６４への入力を構成している。
両記憶装置６３及び６４は、クロツク・パルス
CPの同じレベルに応答する。もう１つの記憶装
置６６は、記憶装置６３及び６４と同じようにク
ロツク・パルスCPのその同じレベルに応答する。
記憶装置６３，６４及び６６の出力は全て、論理
回路６７に提供される。この論理回路は、変形さ
れた等式（14）乃至（16）を実現する。さらに、
記憶装置６３及び６４の選択された出力は、記憶
装置６６の出力と共に、等式（17）を実現するナ
ンド・ゲート６８へ入力される。
の状態の等式（17）を実現する符号器が示されて
いる。明らかに、符号器は、１組の２ビツト記憶
装置６３及び６４を有している。記憶装置６３の
出力は、記憶装置６４への入力を構成している。
両記憶装置６３及び６４は、クロツク・パルス
CPの同じレベルに応答する。もう１つの記憶装
置６６は、記憶装置６３及び６４と同じようにク
ロツク・パルスCPのその同じレベルに応答する。
記憶装置６３，６４及び６６の出力は全て、論理
回路６７に提供される。この論理回路は、変形さ
れた等式（14）乃至（16）を実現する。さらに、
記憶装置６３及び６４の選択された出力は、記憶
装置６６の出力と共に、等式（17）を実現するナ
ンド・ゲート６８へ入力される。
動作については、制約を受けていないデータ・
ストリングからの未符号データ・ビツトが、１度
に２個、記憶装置６３及び６４に入力される。従
つて、データ・ストリング・フラグメント…
x0x1x2x3x4x5…では、まず初めにビツトx0及びx1
が記憶装置６３に入力される。次のクロツク・レ
ベルで、ビツトx0及びx1は、記憶装置６３から記
憶装置６４へ移される。同時に、ビツトx2及びx3
が記憶装置６３に入力される。ビツトx0乃至x3が
記憶装置６３及び６４に記憶されているとき、そ
れら４ビツトは、記憶装置６６により出力される
状態ビツトｗ（x0及びx1よりも前の２ビツトにつ
いての符号化より生じる。）と共に、論理回路６
７に記号Ｙを発生させる。その記号Ｙは、等式
（14）乃至（16）に従つて夫々符号化されたビツ
トy0乃至y2から成る。さらに、制約を受けていな
いデータ・ストリングからの２ビツトx1及びx2
が、現状態ビツトｗと共にナンド・ゲート６８に
入力される。ナンド・ゲート６８は、等式（17）
に従つてそれらを組合せ、次の符号化動作で用い
られるべき次の状態ビツトw′を発生する。次の
符号化動作は、クロツク・パルスの次のレベルで
始まり、x2及びx3が記憶装置６４に入力され、次
の２ビツトx4及びx5が記憶装置６３に入力され
て、そして、次の状態ビツトw′が記憶装置６６
に入力される。第７図に示した符号器の特徴は、
符号器の基本的な論理を実現する部分のいくつか
即ち、論理セクシヨン６７及びナンド・ゲート６
８を、並列にカスケード（cascade）することが
でき、従つて、どのサイズのデータ・ストリン
グ・フラグメントも対応する数の記号に同時に符
号化することができることである。カスケードさ
れたセクシヨンに対し記憶について要求されるこ
とは、最下位の記号を符号化する論理セクシヨン
から次の状態ビツトを受取るのが単一の記憶装置
であり、前のデータ・ストリング・フラグメント
の下位２ビツトに加えて符号化されるべきデー
タ・ストリング・フラグメントを受取るのに十分
な記憶装置であることである。
ストリングからの未符号データ・ビツトが、１度
に２個、記憶装置６３及び６４に入力される。従
つて、データ・ストリング・フラグメント…
x0x1x2x3x4x5…では、まず初めにビツトx0及びx1
が記憶装置６３に入力される。次のクロツク・レ
ベルで、ビツトx0及びx1は、記憶装置６３から記
憶装置６４へ移される。同時に、ビツトx2及びx3
が記憶装置６３に入力される。ビツトx0乃至x3が
記憶装置６３及び６４に記憶されているとき、そ
れら４ビツトは、記憶装置６６により出力される
状態ビツトｗ（x0及びx1よりも前の２ビツトにつ
いての符号化より生じる。）と共に、論理回路６
７に記号Ｙを発生させる。その記号Ｙは、等式
（14）乃至（16）に従つて夫々符号化されたビツ
トy0乃至y2から成る。さらに、制約を受けていな
いデータ・ストリングからの２ビツトx1及びx2
が、現状態ビツトｗと共にナンド・ゲート６８に
入力される。ナンド・ゲート６８は、等式（17）
に従つてそれらを組合せ、次の符号化動作で用い
られるべき次の状態ビツトw′を発生する。次の
符号化動作は、クロツク・パルスの次のレベルで
始まり、x2及びx3が記憶装置６４に入力され、次
の２ビツトx4及びx5が記憶装置６３に入力され
て、そして、次の状態ビツトw′が記憶装置６６
に入力される。第７図に示した符号器の特徴は、
符号器の基本的な論理を実現する部分のいくつか
即ち、論理セクシヨン６７及びナンド・ゲート６
８を、並列にカスケード（cascade）することが
でき、従つて、どのサイズのデータ・ストリン
グ・フラグメントも対応する数の記号に同時に符
号化することができることである。カスケードさ
れたセクシヨンに対し記憶について要求されるこ
とは、最下位の記号を符号化する論理セクシヨン
から次の状態ビツトを受取るのが単一の記憶装置
であり、前のデータ・ストリング・フラグメント
の下位２ビツトに加えて符号化されるべきデー
タ・ストリング・フラグメントを受取るのに十分
な記憶装置であることである。
第６図には、バイト幅の符号器が示されてい
る。第６図では、参照番号７０で示され一点鎖線
で囲まれた符号器１６の部分が、モジユール論理
回路形式で符号化等式（14）乃至（16）を実現し
ている。通常の１ビツト・データ記憶装置７２
は、現状態変数ｗをモジユール回路７０に提供す
る。第６図に示されているように、未符号ビツト
x′0乃至x′7は、ラツチ３２に記憶されたバイト
（Ｎ−１）を構成する。未符号ビツトx0乃至x7は、
そのバイト（Ｎ−１）に続くバイト（Ｎ）を構成
し、ラツチ３０に記憶される。ビツトx0乃至x7
は、符号器１６及びラツチ３２の両方に提供され
る。等式（14）乃至（16）によつて必要とされる
ように、隣接するビツトx′6x′7x0x1が、ｗと共に
モジユール回路７０に提供され、モジユール回路
７０は、符号化動作を実行し、符号化されたビツ
トy0、y1、及びy2を生じる。これらのビツトは、
書込み記号グループWSG（Ｎ）の最上位（最も重
要な）記号Y0を形成する。
る。第６図では、参照番号７０で示され一点鎖線
で囲まれた符号器１６の部分が、モジユール論理
回路形式で符号化等式（14）乃至（16）を実現し
ている。通常の１ビツト・データ記憶装置７２
は、現状態変数ｗをモジユール回路７０に提供す
る。第６図に示されているように、未符号ビツト
x′0乃至x′7は、ラツチ３２に記憶されたバイト
（Ｎ−１）を構成する。未符号ビツトx0乃至x7は、
そのバイト（Ｎ−１）に続くバイト（Ｎ）を構成
し、ラツチ３０に記憶される。ビツトx0乃至x7
は、符号器１６及びラツチ３２の両方に提供され
る。等式（14）乃至（16）によつて必要とされる
ように、隣接するビツトx′6x′7x0x1が、ｗと共に
モジユール回路７０に提供され、モジユール回路
７０は、符号化動作を実行し、符号化されたビツ
トy0、y1、及びy2を生じる。これらのビツトは、
書込み記号グループWSG（Ｎ）の最上位（最も重
要な）記号Y0を形成する。
WSG（Ｎ）の下位（重要度が低い）記号Y1乃
至Y3を符号化するために、状態変数ｗ、w″及び
ｗが、ナンド・ゲート７４，７６及び７８によ
つて発生される。これらのゲートの各々は、状態
変数の等式（17）を実現している。ナンド・ゲー
ト７４，７６及び７８により発生された状態変数
の各々は、WSG（Ｎ）の残りの記号Y1，Y2及び
Y3を発生するように、モジユール回路７０に相
当する夫々のモジユール回路において、バイト
（Ｎ）中の適切なビツトと組合される。
至Y3を符号化するために、状態変数ｗ、w″及び
ｗが、ナンド・ゲート７４，７６及び７８によ
つて発生される。これらのゲートの各々は、状態
変数の等式（17）を実現している。ナンド・ゲー
ト７４，７６及び７８により発生された状態変数
の各々は、WSG（Ｎ）の残りの記号Y1，Y2及び
Y3を発生するように、モジユール回路７０に相
当する夫々のモジユール回路において、バイト
（Ｎ）中の適切なビツトと組合される。
次の状態変数ｗ′′′′が、ナンド・ゲート８０に
よつて発生され、記憶装置７２に入力される。特
に、その状態変数は、書込みモードの符号化サイ
クルの間にfB4の発生によつてその記憶装置７２
に入力される。従つて、バイト（Ｎ）がラツチ３
２に入力され、バイト（Ｎ＋１）が次の書込み符
号化サイクルの準備のためにラツチ３０に入力さ
れるときには、状態変数ｗ′′′′は、WSG（Ｎ＋１）
を発生する符号化動作を付勢する現状態変数ｗを
含むことになる。
よつて発生され、記憶装置７２に入力される。特
に、その状態変数は、書込みモードの符号化サイ
クルの間にfB4の発生によつてその記憶装置７２
に入力される。従つて、バイト（Ｎ）がラツチ３
２に入力され、バイト（Ｎ＋１）が次の書込み符
号化サイクルの準備のためにラツチ３０に入力さ
れるときには、状態変数ｗ′′′′は、WSG（Ｎ＋１）
を発生する符号化動作を付勢する現状態変数ｗを
含むことになる。
図面を用いて説明してきた特定の実施例は、単
に例示のためであつて、本発明を制限しないこと
は、理解されるべきである。例えば、本発明によ
るシステムのバイト幅の動作は、より大きな又は
より小さなデータのグループで動作するように変
えることができる。従つて、符号器、復号器及び
Ｓ／Ｄは、ワード幅のデータ・グループに適合す
るように拡張することができる。
に例示のためであつて、本発明を制限しないこと
は、理解されるべきである。例えば、本発明によ
るシステムのバイト幅の動作は、より大きな又は
より小さなデータのグループで動作するように変
えることができる。従つて、符号器、復号器及び
Ｓ／Ｄは、ワード幅のデータ・グループに適合す
るように拡張することができる。
Ｆ 発明の効果
本発明により、記号チヤネルについての2/3周
波数を有する半端なクロツク信号の必要が除去さ
れる。従つて、本発明により、簡単且つ廉価に双
方向の符号変換システムを達成ることができる。
波数を有する半端なクロツク信号の必要が除去さ
れる。従つて、本発明により、簡単且つ廉価に双
方向の符号変換システムを達成ることができる。
第１図は、本発明によるシステムの概略的な構
成を示すブロツク図、第２図は、本発明によるシ
ステムを詳細に示した機能ブロツク図、第３図
は、本発明によるシステムの動作を示す波形図、
第４図は、本発明によるシステムで用いられる形
式変換を示すブロツク図、第５図は、符号化され
たデータの12ビツトを復号されたデータの並列１
バイトへ同時に変換するための復号器を示すブロ
ツク図、第６図は、未符号データの１バイトを符
号化されたデータの12ビツトへ同時に符号化する
ための符号器を示すブロツク図、第７図は、その
符号器の基本的な回路の回路図、第８図は、本発
明によるシステムの動作の間にバイト・クロツク
信号を制御するために用いられるゲート回路の回
路図、及び第９図は、先行技術の符号変換構成を
示すブロツク図である。 １６……符号器、１８……直列化器／非直列化
器、２０……復号器。
成を示すブロツク図、第２図は、本発明によるシ
ステムを詳細に示した機能ブロツク図、第３図
は、本発明によるシステムの動作を示す波形図、
第４図は、本発明によるシステムで用いられる形
式変換を示すブロツク図、第５図は、符号化され
たデータの12ビツトを復号されたデータの並列１
バイトへ同時に変換するための復号器を示すブロ
ツク図、第６図は、未符号データの１バイトを符
号化されたデータの12ビツトへ同時に符号化する
ための符号器を示すブロツク図、第７図は、その
符号器の基本的な回路の回路図、第８図は、本発
明によるシステムの動作の間にバイト・クロツク
信号を制御するために用いられるゲート回路の回
路図、及び第９図は、先行技術の符号変換構成を
示すブロツク図である。 １６……符号器、１８……直列化器／非直列化
器、２０……復号器。
Claims (1)
- 【特許請求の範囲】 １ バイト・シーケンスをラン・レングス制限
（RLL）記号ストリングへ符号化し、RLL記号ス
トリングをバイト・シーケンスへ復号するシステ
ムであつて、 入力バイト・シーケンスにおいて所定のバイ
ト・レートで生じる符号化されていない連続する
並列バイトに応答して、連続する並列RLL記号
を含む第１のRLL記号シーケンスを生成する
RLL符号手段と、 第１のモードでは、前記RLL記号シーケンス
を受取つて前記バイト・レートの整数倍の記号ス
トリング・レートを有する出力RLL記号ストリ
ングへ変換し、第２のモードでは、前記記号スト
リング・レートを有する入力RLL記号ストリン
グを受取つて連続する並列RLL記号を含む第２
のRLL記号シーケンスを前記バイト・レートで
供給する形式変換手段と、 前記第２のRLL記号シーケンスに応答して、
前記バイト・レートで生じる連続する並列バイト
を含む出力バイト・シーケンスを生成するRLL
復号手段と、 前記形式変換手段に対して前記第１モード又は
前記第２モードを指定する手段と、 を含むラン・レングス制限符号・復号化システ
ム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US745255 | 1985-06-13 | ||
| US06/745,242 US4688016A (en) | 1985-06-13 | 1985-06-13 | Byte-wide encoder and decoder system for RLL (1,7) code |
| US745242 | 1985-06-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61288624A JPS61288624A (ja) | 1986-12-18 |
| JPH0214816B2 true JPH0214816B2 (ja) | 1990-04-10 |
Family
ID=24995854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61135085A Granted JPS61288624A (ja) | 1985-06-13 | 1986-06-12 | ラン・レングス制限符号・復号化システム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4688016A (ja) |
| EP (1) | EP0205009B1 (ja) |
| JP (1) | JPS61288624A (ja) |
| CA (1) | CA1252895A (ja) |
| DE (1) | DE3678206D1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833470A (en) * | 1986-07-15 | 1989-05-23 | Matsushita Electric Industrial Co., Ltd. | Code conversion apparatus |
| JPH061608B2 (ja) * | 1986-12-08 | 1994-01-05 | 富士通株式会社 | デ−タの変復調装置 |
| US4914438A (en) * | 1987-09-01 | 1990-04-03 | Hitachi, Ltd. | Digital information coding system |
| US4868690A (en) * | 1987-11-05 | 1989-09-19 | Magnetic Peripherals Inc. | Self-initializing 1,7 code decoder with low sensitivity to errors in preamble |
| JPH01286626A (ja) * | 1988-01-18 | 1989-11-17 | Hitachi Ltd | データ符号化方式 |
| US4870414A (en) * | 1988-03-18 | 1989-09-26 | International Business Machines Corporation | Even mark modulation coding method |
| US5737632A (en) * | 1989-12-19 | 1998-04-07 | Hitachi, Ltd. | Magnetic disc control apparatus with parallel data transfer between disc control unit and encoder/decoder circuit |
| US5047767A (en) * | 1990-05-21 | 1991-09-10 | Eastman Kodak Company | Apparatus utilizing a four state encoder for encoding and decoding A sliding block (1,7) code |
| DE69024045T2 (de) * | 1990-08-16 | 1996-06-20 | Ibm | Kodierungsverfahren und Vorrichtung zur Pipeline- und Parallelverarbeitung. |
| US5392168A (en) * | 1990-08-31 | 1995-02-21 | Matsushita Electric Industrial Co., Ltd. | Method of recording digital video and audio data |
| US5231545A (en) * | 1991-06-04 | 1993-07-27 | Quantum Corporation | Fault tolerant rll data sector address mark decoder |
| JP2987206B2 (ja) * | 1991-12-13 | 1999-12-06 | アヴィッド・テクノロジー・インコーポレーテッド | バッファ及びフレーム索引作成 |
| US5946445A (en) * | 1992-04-10 | 1999-08-31 | Avid Technology, Inc. | Media recorder for capture and playback of live and prerecorded audio and/or video information |
| US6678461B1 (en) | 1992-04-10 | 2004-01-13 | Avid Technology, Inc. | Media recorder for capture and playback of live and prerecorded audio and/or video information |
| US5424881A (en) * | 1993-02-01 | 1995-06-13 | Cirrus Logic, Inc. | Synchronous read channel |
| US6977673B1 (en) | 1995-02-23 | 2005-12-20 | Avid Technology, Inc. | Portable moving picture recording device including switching control for multiple data flow configurations |
| US5999406A (en) * | 1995-02-23 | 1999-12-07 | Avid Technology, Inc. | Dockable electronic equipment container |
| US7623754B1 (en) | 1995-02-23 | 2009-11-24 | Avid Technology, Inc. | Motion picture recording device using digital, computer-readable non-linear media |
| US7532807B2 (en) * | 1995-04-07 | 2009-05-12 | Avid Technology, Inc. | Combined editing system and digital moving picture recording system |
| US6775217B1 (en) * | 2000-05-18 | 2004-08-10 | Cirrus Logic, Inc. | Multi-stage ring oscillator for providing stable delays on EFM data pulses for recording CD-R and CD-RW medium |
| US6763477B1 (en) | 2000-07-31 | 2004-07-13 | Hewlett-Packard Development Company, L.P. | Method and apparatus for transmitting and receiving data using a self clocking link protocol |
| US6504493B1 (en) | 2000-10-31 | 2003-01-07 | Marvell International, Ltd. | Method and apparatus for encoding/decoding data |
| US7502433B1 (en) | 2004-08-17 | 2009-03-10 | Xilinx, Inc. | Bimodal source synchronous interface |
| US7091890B1 (en) * | 2004-08-17 | 2006-08-15 | Xilinx, Inc. | Multi-purpose source synchronous interface circuitry |
| US7787526B2 (en) * | 2005-07-12 | 2010-08-31 | Mcgee James Ridenour | Circuits and methods for a multi-differential embedded-clock channel |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5634266A (en) * | 1979-08-29 | 1981-04-06 | Hitachi Ltd | Double run length encoding system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3685033A (en) * | 1970-08-24 | 1972-08-15 | Honeywell Inc | Block encoding for magnetic recording systems |
| US3852687A (en) * | 1973-07-02 | 1974-12-03 | Ibm | High rate digital modulation/demodulation method |
| DE2508706C2 (de) * | 1974-05-02 | 1984-10-11 | International Business Machines Corp., Armonk, N.Y. | Schaltungsanordnung zur Codierung von Datenbitfolgen |
| US4337458A (en) * | 1980-02-19 | 1982-06-29 | Sperry Corporation | Data encoding method and system employing two-thirds code rate with full word look-ahead |
| US4413251A (en) * | 1981-07-16 | 1983-11-01 | International Business Machines Corporation | Method and apparatus for generating a noiseless sliding block code for a (1,7) channel with rate 2/3 |
| US4488142A (en) * | 1981-12-31 | 1984-12-11 | International Business Machines Corporation | Apparatus for encoding unconstrained data onto a (1,7) format with rate 2/3 |
-
1985
- 1985-06-13 US US06/745,242 patent/US4688016A/en not_active Expired - Fee Related
-
1986
- 1986-04-11 CA CA000506442A patent/CA1252895A/en not_active Expired
- 1986-05-23 DE DE8686107017T patent/DE3678206D1/de not_active Expired - Fee Related
- 1986-05-23 EP EP86107017A patent/EP0205009B1/en not_active Expired
- 1986-06-12 JP JP61135085A patent/JPS61288624A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5634266A (en) * | 1979-08-29 | 1981-04-06 | Hitachi Ltd | Double run length encoding system |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0205009A3 (en) | 1989-05-03 |
| EP0205009A2 (en) | 1986-12-17 |
| EP0205009B1 (en) | 1991-03-20 |
| JPS61288624A (ja) | 1986-12-18 |
| US4688016A (en) | 1987-08-18 |
| CA1252895A (en) | 1989-04-18 |
| DE3678206D1 (de) | 1991-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0214816B2 (ja) | ||
| US5436626A (en) | Variable-length codeword encoder | |
| JPS6129578B2 (ja) | ||
| JPH05274811A (ja) | Ｐｒｍｌコードを実行するための方法と装置 | |
| JPH0526271B2 (ja) | ||
| EP0344903A2 (en) | Traversed (d, k) code translation | |
| JPS5857774B2 (ja) | ラン長制限可変長語コ−ドの逐次解読装置 | |
| US4691193A (en) | Methods and apparatus for encoding and decoding data to and from a (2,7) format | |
| JPH0319735B2 (ja) | ||
| US4684921A (en) | RLL (1,7) encoder with single state bit | |
| US3906485A (en) | Data coding circuits for encoded waveform with constrained charge accumulation | |
| JPH0588583B2 (ja) | ||
| JP3935217B2 (ja) | ｍビット情報ワードのシーケンスから変調信号への変換 | |
| US4398225A (en) | Combined serializer encoder and decoder for data storage system | |
| EP0209671B1 (en) | Run length limited encoder and its method of operation | |
| JP2593662B2 (ja) | パンクチャド符号化回路 | |
| GB2109200A (en) | Digital data encoding | |
| JPS60128722A (ja) | 可変長符号化復号化方式 | |
| JP2600148B2 (ja) | コード変換方法 | |
| JPS60128720A (ja) | 逐次復号化回路 | |
| JP2728818B2 (ja) | 可変長復号化器 | |
| JPH02265329A (ja) | 符号逆変換装置 | |
| JPH01314023A (ja) | ディジタル信号処理回路 | |
| JPH02119434A (ja) | 符合化回路及び復合化回路 | |
| JPS60152154A (ja) | ２進デ−タの符号化方式およびその装置 |