JPS60128722A

JPS60128722A - 可変長符号化復号化方式

Info

Publication number: JPS60128722A
Application number: JP23639883A
Authority: JP
Inventors: Masaaki Kato; 正昭加藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1983-12-16
Filing date: 1983-12-16
Publication date: 1985-07-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は２１直デイジタルデ一タ列を磁気記録に嗟した
信号系列に変換する符号化復号化方式に係り、特にその
逐次符号化回路及び逐次復号化回路に関する。

〔発明の技術的背喰とその問題点〕

２値ディジタルデータ列で表わされる情報を磁気テープ
や磁気ディスク等の磁気記録媒体に記録しようとする場
合、上記２値ディジタルデータ列を磁気記録に適した信
号系列に変換することが行われる。このような信号系列
への変換および逆変換すなわち符号化復号化方式上して
本出願人は先にデータ列を２ビツト長及び３ビツト長の
データワードに区切ってそれぞれのデータワードを４ビ
ツト１〉及び６ビツト長のコードワードに変換する可変
語陽の杓号化復号化方式を提案した。この可変長符号化
復号化方式は２値データ列を４種類の２ビツト長データ
ワードから選択された３種類の２ビツト長データワード
及び上記選択から除かれた２ビツト長データを上位ビッ
トとする２種類の３ビツト畏データワードに区゛切り上
記３種；Ａの２ビツト長データワードを（］、、０，０
．０）、（０，１゜０．０）、（０，Ｏ，１，０）から
なるコードワードにそれぞれ対応させると共に、前記２
種類の３ビツト長データワードを（１，０，０，１，０
，０）、（０゜０、Ｏ，１，０，０）からなるコードワ
ードにそれぞれ対応させて前記２値データ列を区切った
谷データーワードをそれぞれコードワードに変１隣し、
＆洟されたコードワード列中の（１，０，１）ｒ、２更
に（０，０，１）に変換して前記データ列を符号化し、
符号化データ列を上記対応関係に従って逆変換して復号
化する符号化復号化方式である。そして磁気記録媒体に
記録する場合に、コードワード列の（１）の符号のとこ
ろで記録信号を反転させる。

従って、上記可変長符号化復号化方式においてはコード
ワード列の隣接する（１）の間に最小限２個。

最大限７個の（０１が介在しているので原２値データの
ビットセルの期間をＴとした時最小反転間隔Ｔ　ｍｉｎ
は１．５Ｔとなり、最大反転間隔Ｔ　ｍａｘは４Ｔとな
る。

第１表は上記可変長符号化復号化方式のデータフードと
コードワードの対応関係の一例を示す変１裂表、粥１図
はその符号化回路、第２図は復号化回路の従来例である
。

第１表第１表の変防表の中で符号■）は次のコードワードの先
頭のビットが（０１の時のみ（１）を表わす符号でコー
ドワード列中の（１、０、１）８（０，０，１，１に変
換することに対応している。

さて、このような符号化処理は＄１図において次のよう
にして行われる。入力される２値デ゛−タ列は端子１１
から３段のシフトレジスタ１２に順に入力される。この
シフトレジスタ１２は端子１３から与えられる周波数ｆ
。のクロック信号ＣＫ　。

を受けて動作するものである。ＡＮＤ回路１４゜１５．
１６及びＮ　Ａ　Ｎ　Ｄ回路１７，１８．１９からなる
論理回路は、前記シフトレジスタ１２にセットされたデ
ータＡＩ　、Ａｔ　、Ａｓ　からなるデータワードを受
けてＰｒ　＝Ａｔ　Ａｍ　＋Ａ、Ａ。

Ｐ、　＝Ａ、　Ａ。

なる演算を並列的に行っている。尚、この論理回路では
、前記（Ｙｌが常に（１）となる演算がなされている。

一方、並列入力のシフトレジスタ２０は端子２１より入
力される周波数２ｆｏｑるクロック信号ｃＫ！、２受ケ
−（シフ　）　ｉｔｌ＞作をする。このシフトレジスタ
２０はロード信号をＳ／Ｌ端子で受けて前記論理回路か
らのデータＰ１．Ｐ、　、Ｐ３．Ｐ４　を並列的に入力
すると共に直列入力端子ＳＩにｐ、、ｐ、に相当する（
０）ヲ人カーするものである。このロード信号はｊ’ｊ
Ｊ　ｉｔクロック惰号ＣＫ、をインバータ２２”ｅ介り
。

て入力するカウンタ２３と、その出力を論理処理するＮ
ＡＮＤ回路２４によって生成されるものでカウンタ２３
は前記データＰ４をインバータ２５を介して入力して２
進／３進動作が切換えられるものとなっている。っまり
カウンタ２３はＰ４がｔｅｌなる時ｔこ２進カウンタ（
１）なる時に３進カゲンタさして動作するように＃＃成
されている。これによって、シフトレジスタ１２７ζセ
ツトされたデータの上位２ビツトが（０，１）、（１，
０）、（１゜１）の場合、カウンタ２３は２進動作して
、　Ｎ　ＡＩＤ回路２４出力よりロード信号を出力しそ
の時のアートワードＰＩｗ”ｌ　ｅ”ａ　ｅ’Ｐ４６’
　レシスｌ　２０　ニ。

−ドされる。また上記上位ビットのデータが（０，０）
の場合にはカウンタ２３は３進動作し、その時のコード
ワードはＰ、　、Ｐｔ、Ｐ、　、Ｐ４カ５レジスタ２Ｏ
にロードされると共に、　Ｐ、　、Ｐ６か直列入力端子
より（０）の符号で入力される。これによって入力２値
データ列は２ピツト長データワードまたは３ビツト長デ
ータワードに区切られ、その区切られたデータワードが
論理回路によって前記対応関係に示したコードワードに
変換され、シフトレジスタ２０に格納される。そしてこ
のシフトレジスタ２０に入力されたコードワードは、前
記クロック信号ＣＫ、に従ってロード信号の印加期間を
除（期間にシフトされる。すなわち２ビツト長データワ
ードに区切られた場合には４ビツト分シフトされ、また
３ビツト長データワードに区切られた場合には６ビツト
分シフトされる。

そして、このシフトレジスタ２０からの出力データＱは
前記クロック信号ＣＫ、を受けて動作する２ビツトのシ
フトレジスタ２６を介して遅延されてＡＮＤ回路２７で
シフトレジスタ２０のＱ出力と論理積をとる。これによ
り、シフトレジスタ２０からのＱ出力データ列が（ｉ、
ｏ、ｉ）の場合。

（０，（１，１）７ｊるデータ列に変換される。つまり
前記（Ｙｌ　ｆ、ｌる頓として仮りに定められた（１）
なる符号が次のコードワードの１ビツト目の符号に応じ
てつまり次のコードワードの１ビツト目が（１）の時。

（（））に変更されて出力されている。

これによって、前記対応関係に示されるコードワード列
が生成され、フリップ７０ツブ２８にセットされて出力
される。

尚、このフリップフロップ２８の出力をＤ入力端子とＱ
出力端子とが接続されたＤフリップフロップ２９のクロ
ック入力端子に入力すれば（１）するデータかイ４↑ら
れる都度記録信号の反転処理が行われることにｒＬ′る
。

また、　七ｈｉ、　２図の夜号化回１１烙は次のように
して復号化を行つ０閤冗されたコードワード列が入力端
子３１より入力され、端子３２より入力される再生され
た固液りη２ｆｏのクロック信号によって４檜のシフト
レジスタ３３１こスト了されてパラレルデータＰ１　ｍ
ＰＲ＋　”ｍ　＊　”４を得る。これらのパラレルデー
タＰ１．Ｐ、　、Ｐ、、Ｐ、をＡＮＤ回路３４　、３５
゜３６からなる論理回路によってＡＩ＝Ｐ、・Ｐ４Ａ、＝Ｐ、・Ｐ４Ａ、＝Ｐ１・Ｐ４としてデータワードをめこれをシフトレジスタ３７に入
力する。このシフトレジスタ３７はカウンタ３８及びＮ
ＡＮＤ回路３９によってロード及びシフト動作がｉδ１
」御されるものである。すなわち、カウンタ３８は前記
再生クロック信号をインバータ４Ｏを介して入力し、１
段目でこれ８２汗周して周波数ｆ。のクロックを再生し
、シフトレジスタ３７のシフトクロックとして与える。

またカウンタ３８は前記データＰ４の反転Ｐ４を２段目
に入力して４進または、６位動作が制御されておりＮＡ
ＮＤ回路３９の出力を前記シフトレジスタ３７に対する
ロード信号どしている。すなわちＰ４の値に応じて復元
されたコードワード列より再生されたデータが２ビツト
長に対応するものｅあるかあるいは３ビツト長に対応す
るものであるかを刊・こしその時のＡ、　、Ａ２．Ａ、
でなるデータをシフトレジスタに格納している。そして
２ビット１−’データである時にはそのうちの上位２ビ
ツトのみを出力し、３ビツト長データである場合には３
ビツト全てを出力することによってデータワード列を４
１４生している。

し、かじながら上記可変長符号化復号化方式を実ψ、す
る従来の符長化回路及び復号化回路は次のようｐ問題が
あった。従来の符号化回路及び復号化回路ζこおいては
ｉｆ　６１ビツトのデータワード及びコードワードを並
列に論理処理を行って変換及び逆変換を行う為に変換し
た後のコードワードあるいは逆変換し′＃ｆ子のデータ
ワードを複数の並列入力のシフトレジスタに格納してか
ら順次読出さなければｔ【らない。このことは多くのＤ
フリップフロップから１ｒるシフトレジスタを必要とし
集積化する場合の回路規模が大きくなる。すなわち集積
回踏とする場合に、ゲート数か多（なるという問題があ
った。

〔発明の目的〕

本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、上記可変長符号化復号化方式に
おいて、逐次的に符号化あるいは復号化が可能な回路規
模を小さくすることが可能な実用性の高い構成の逐次符
号化回路及び逐次復号化回路を実現することができる可
変長符号化復号化方式を提供することにある。

〔発明の概要〕

本発明は２値データ列を４Ｎ類の２ビツト長データから
選択された３種類の２ビツト長データワードと上記選択
から除かれた２ビツト長データを上位ビットとする２種
類の３ビツト長データワードに区切り、上記３種類の２
ビツト長データワードに対しては次のコードワードの先
頭のビットが（０）である時のみ（１）となる符号をｍ
として（ｉ、ｏ。

０．０）、（０，１，０，０）、（ｏ、ｏ、ｙ、ｏ）か
らなるコードワードにそれぞれ対応付けると共に前記２
種類の３ビツト長データワードに対しては（１゜０、Ｏ
，１，Ｏ，Ｏ）、（０，０，０，１，０，０）からなる
コードワードにそれぞれ対応させて前記各データワード
をそれぞれコードワードに変換して前記２１１σデ一タ
列をイ〕゛号化し、またこの符号化されたコードワード
列を上記対応関係に従って逆変換して１友号化１−５ｂ
よりにした可変長符号化復号化方式にＡ３いご、コード
ワード列の（０）から（１）に変化する時点−０反＋１
六処理・３行うことを前提にすると共にデータワードに
区切るための可変分周器のカウンタの２１．３のフリン
プフロゾプの伏聾に応じて符号変換′？Ｊ−るｉｊ：ｊ
ｌｌ　ｔ・（神Ｉ各の演（ネガ式を変えることによって
符シ号化回路のコートワード及び・復号化回路のデータ
ワードを格納下るシフトレジスタを少な（した逐次的に
符号麦：４出米る狩−帰化回路及び復号化回路を処」μ
したものである。

〔発明の効果〕

かくして本発明は２値データ列を２ビツト長データワー
ド２３ビツト長データワードに区切って符号変換・２行
’）　ｎｔｌ記可変可変長符号化復号化方式ける符号化
回路のコードワード用シフトレジスタ復号化回路の（−
タワード用シフトレジスタを少なくすることが出来１回
路規模が小さくなり、集積化する場合のゲート数が小さ
く実用件が筒Ｇ）等の利点がある。

〔発明の実施例〕

以下１表および図面を参照して本発明の一実施例につへ
説明する。

紀２表（ａｌは本発明における符号変換にａｌンれるデ
ータワードとコードワードと対応関係を示す変換表、第
２表（ｂｌはそのデータワードとカウンタの状態の対応
関係を示す図、第２　看（ｃｌはカウンタの状態に対し
て逐次的に出力されるコードピットの対応間１糸を示す
図、第３図は本発明を適用して構成さＸＩ、る符号化回
路、第３表（ａｌは本発明ζこおける符号変換に使われ
るデータワードと変換されたコードワードの対応関係を
示す変換表、第３Ｐ（ｂｌはそのデータワードとカウン
タの状態の対応関係を示す図、第３表（ｃｌはカウンタ
の状態に対して逐と（的に出力されるデータの対応関係
を示す図、嘉４図は本発明を適用゛して構成される復号
化回路である。

第２表（ａ）（ｂ）（り第　３　表（ａ）（ｂ）（Ｃ）本発明におりるコードワード列への符号変換は符号化さ
れたコードワード列の（１）の存在するところで反転処
理を行うのではな（コードワード列の（０；から（１１
に変化する時点で反転処理を行うことをＡｊｌ　＋Ｈに
している。すなわち第２表［ａｌのデータワードとコー
ドワードとの対応関係を示す変換表において（′Ｙｌは
第１表と同様に次のコードワードの先頭のビットが（０
１である時のみ（１）となる符号を表わしく　Ｘ、）　
、　（Ｘｚ　）は（０）または（１）の任意の符号で良
く。

（Ｘｔ　）　−（Ｘｔ　）によって反転処理された記録
信号が変化することはない。第２表（ｂｌはデータワー
ドに対するデータワード長を決める可変分局器のカウン
タの状態ヲ示す図で１本発明による符号化回路では４ビ
ツトのカウンタを用いデータワード長によってカウンタ
をプリセットし、２ビツト長の時は（０，１）、（１，
０）の状態を３ビツト長の時は（ｏ、ｏ）、（ｏ、１）
、（１，０）の状態ヲ１史っている。そして逐次的にコ
ードビットを出力′「るためにはカウンタの状態に応じ
てＡＩのデータに対してｐ、、ｐ、のコードビット’Ｅ
ｋ＊ｌＣ対してＰ、、Ｐ、を、Ａ、に対してＰ、、Ｐ、
ｌを出力すれば逐次コービットに変換出来る。すなわち
コードピットＰ１．Ｐ１．Ｐ−の奇数番目のコードピッ
トをＣ１，コードピットＰ、　、Ｐ４．Ｐ、の偶数番目
のコードピットをＣ８で表わした時２ビツト畏データワ
ードが入力しカウンタの状態が（０，１）であれば変換
すべき現在のデータＤＩかＡ２１次のデータＤ、がＡｌ
Ｓその次のデータＤｓが人８゜更に次のデータＤ、かＡ
４となるがカウンタの状態−Ａ鷲（ｉ、ｏ）で；られば
現在のデータＤ、がＡ。

Ｄ、かＡｌｌ　、Ｄ、　がＡ、、Ｄ、がＡ５　となる。

また、３ビツト長データワードが入力し、カウンタの状
態が（０，０）であれば、現在のデータＩ）ｌｉ）ＥＡ
、、　Ｄ、がＡ、、Ｄ、がＡ、、Ｄ、がＡ４となりカウ
ンタの状態が（ｏ、ｉ）であれば現在のデータＤ１ｄ！
Ａ、、Ｄ、がＡ、、Ｄ、力ぶＡ、、Ｄ。

がＡ、となり、カウンタの状態が（１，０）であれば現
在のデータＤ、がＡ、、１）２がＡ、、Ｄｌｌ、１３！
Ａ、、Ｄ、がＡ６となる。従ってカウンタの状態に対し
て出力コードビットｃ、、ｃ、を第２表（ａＪの変換表
からめれば（ＸＩ）　−（Ｘｔ）の任意の符号の存在を
考慮して第２表（Ｃ）のようになる。仁の時符号（Ｘ＋
　）、（ＸＩ　＞はｔ’Ｙ＋に等しくなる。入力データ
のビｙトセルのｔ［ＪＪ　Ｉ！＋　Ｔのうち助手の’ｌ
’　／　２が（ＩＪｃ、ｒ＆半の１゛／２が（０）であ
るデータのクロック信ｐｊ　ｆ　ＣＫ４と■れは逐次的
に出力するコードピットＣｏはとなる。

このような符号化処理は第３図の符号化回路に１（いて
次のようにして行われる。入力される２値データ列は端
子５１から４段のシフトレジスタ５２に順に入力される
。このシフトレジスタ５２は端子５３から与えられる周
波数ｆ。のクロック信号ＣＫ、ｚ受けて動作するもので
ある。ＮＡＮＤ回路５４．５５，５６，５７．５８．５
９及びインバータ６０からなる論理回路は前記シフトレ
ジスタ５２にセットされたデータＤＩ乃至Ｄ４を受けて
前記第（１）式の演算を行い、コードピットＣｏは端子
６１より入力される周波数２ｆ０のクロック信号ＣＫ、
により動作するＤフリップフロップ６２に格納される。

一方カウンタ６３は前記クロック信号ＣＫ１．ｉ受けて
動作し、カウンタ６３の状態が（１，１）であることを
検出するＮＡＮＤｌ路６４の出力をダイレクトロード端
子ＬＤに入力して端子Ａ、Ｂからの入力を直ちにカウン
タ６３にセットしている。

カウンタ６３の端子人にはシフトレジスタ５２にセット
されたデータを受けて、ＮＡＮＤ回路６５によりＭ、ｘも、戊＝Ｄ、　−４−Ｄ、　・・・・・・・・・
・・・（２）なる演算をしたＭ２が入力され、データワ
ードの境界が洩出された時すなわちカウンタ６３にロー
ド信号が入力された時の値ｆｖｌ、＝Ａ、＋Ａ、がカウ
ンタ６３にセットされる。従ってカウンタ６３はデータ
ワード長が２ビツトの時Ｍ、＝１となって（０，１）、
（１，０ンの２状態をとって２進動作をし、データフー
ド長が３ビツトの時は（ｏ。

０〕、（０，１）、（１，０）の３状態をとって３進動
作をする。このようにカウンタ６３の状態とシフトレジ
スタ５２にセットされたデータにより演算されたコード
ピットＣ８はＤフリップフロップ６２に格納された後、
Ｄ端子とＱ端子が接続されたＤフリップ７０ツブ６６の
クロック端子に入力されて（０）から（１）に変化する
点で反転処理か行われ、　ｉｆ込み信号が得られること
になる。

本発明におけるデータ列への変換は復元されたコードワ
ードを別のコートワードに変換し、変換さイア、たコー
ドワードからデータビットを逐次変換している。丁ｐわ
ち、本来のデータワードとコートワードの対応関係を示
す第１表の変換表からコードワードを、１１３表ｔａｌ
に示（コードワードｐ／、乃臂Ｐ′６に変換する。ｐｒ
、乃至ＰＩ、はＰ、乃至Ｐ６から次のようにしてめられ
る〇第３表ｔｂ＋は符号化回路と同様にデータワード長を決
める可変分周器のカウンタの状態を示す図で符号化回路
における娼２表（ｂｌと同じなのでＩ究明を省略する。

逐次的にデータビットを出力するためにはカウンタの状
態に応じてＰ’Ｓ　ｅ　Ｐ　ｔよりＡ、８Ｐ−、Ｐ−よ
りＡ、を＊　Ｐ　’Ｒ＋　Ｐ　′６　よりＡ３を出力出
来れは良い。コードワードでＰ　１．　、　Ｐ；　、　
ｐ／。

の奇数番目のコードピットをＣ１＊　Ｐ’ｔ　＋　Ｐ’
４　＋Ｐ′６の偶数番目のコードピットをＣ２で表わし
た時カウンタの状態に対して出力データピットＤ。

を第３表ｆａｌの変換表からめれば第３表（ｃｌのよう
にめられる。従って逐次的に出力するデータピッ　ト　
Ｄ　。　はＤｏ　”　Ｃ１３ＣＩ＋Ｑｃ　Ｃ＋　（３１となる。

このような復号化処理は第４図の復号化回路において次
のようにして行われる。復元されたコードワード列が入
力端子７１より入力され、端子７２より入力される再生
された周波１ｆｆｉ２ｆｏのクロック１Ｊ号によって、
５１ｇ−１のＤフリップフロップ７３゜７４　、７５　
、７６　、７７　より構成される５段のシフトレジスタ
にストアてれてパラレルデータＰ１乃至Ｐ５を侍る。こ
れらのＰ、乃至ＰＩからＮＡＮＤＩＬＪｌｉｌ、’Ｓ　
７８　、７９４Ｃヨッテｇ（２１式（ＤＰ’Ｂ　、　Ｐ
’Ｂ　〕？！蝉ヲ行いＤフリップフロップ７３及び７５
をプリセットしてＤフリップフロップ７３，７４，７５
，７６゜７７（υ内容’、Ｓ”　Ｐ　’１乃至Ｐ′、に
変換する。カウンタ８（）は１）１■記（Ｊ）化クロッ
ク信号を分周する可変分周器で、１段目でこれを２分周
して周波数ｆ。

０Ｊ　クロック信号を作ると共にＤフリップフロップ７
４のＱ出力であるＰ、を２段目のプリセット入力端子に
入力してＮＡＮＤ回路８１にロード信号によりカウンタ
８０をプリセットすることにより４進動作と６進動作を
行っている。前記Ｄフリップフロップ７３及び７５のプ
リセットは前記ロード１１）号との論理４７４　’ｊ：
とって行われる。逐次的な出力データ１）。は上、１ｃ
カウンタ８ｏの状態とＤフリップフロップ７７の出力で
あるＣＩ及びＤフリップ７６の出力であるＣ３からＮＡ
ＮＤ回路８２゜８３．８４によって前記第（３１式の如
（演算され。

端子７２よりの周波数２ｆ０のクロック１ｇ号とカウン
タ８０からの周波数ｆ０のクロックがＮＡＮＤ回路８５
を介してクロック端子に入力されているＤフリップフロ
ップ８６にストアされ出力される。

以上説明したように本発明による２ビツト長データワー
ドと３ビツト長データワードｆｌｉりた可変長符号化復
号化方式の逐次符号化及び逐次復号化によると、従来の
符号化回路及び復号化回路に比べて符号化回路ではコー
ドワード用のシフトレジスタ復号化回路ではデータワー
ド用のシフトレジスタが少なくて良（回路規模か小さく
なる。例えばＤフリップフロップのゲート数を６個とし
て従来の回路とのゲート数を比較すれば第１図の符号化
回路が約１００ゲート、第２図の復号化回路が約７５ゲ
ートに対して、本発明による第３図の符号化回路か約６
０ゲート、第４図の復号化回路が約６５ゲートとなる。

従って１本発明による符号化復号化方式は逐次的に符号
化、復号化出来ると共に１回路規模が−小さくなり、集
積回路とする場合、その実用的利点は大きい。

尚、仁究明は上記実捲例に限定されるものではない。例
えば２ビツト長データワードの選択を。

（０，ｔｌ）、（０，１Ｌ（１，０）の３種類とし％３
ビット反データワードを（１，１，，０）、（１，１，
１）としても良（、また他の組合せも空輸可能である。

：４：た、１ｊデータワードに対応するコードワードの
設定の仕方も仕意に定めれば良（、要はその対しｌ；１
ｉｌＪ係ｆ　１　％ｌ　１に屋めれば良い。そして、そ
の対１、ｌｊｍ係に応じて論理演算のアルゴリズムを組
換えればＪｑい。またカウンタの状態として（０，０）
。

（０，１）、（１，０）　の３状態をとったがカウンタ
の伏ｊ甜として他の状態の組合せも可能であることは勿
論である。要するに本発明はその安上を逸脱しない範囲
でＮ（Ｍ々変形して実施することが出来る。

【図面の簡単な説明】

第１図は従来の符号化回路、第２図は従来の復号化回路
、第３図は本発明を適用した符号化回路、第４図は本発
明を適用した１夏号化回路である。１２．２０．２６．３３．３７．５２・・・シフトレジ
スタ。２３．３８，６３．８０・・・カウンタ、１４，１５，
１６゜２７．３４，３５．３６・・・ＡＮＤ回路、１７
，１８，１９゜２４．３９，５４，５５，５６，５７，
５８，５９，６４，６５゜７８．７９，８１，８２，８
３．８５・・・Ｎ　Ａ　Ｎ　Ｄ　ＩＪ路、２８゜２９．
６２，６６．７３．７４．７５，７６．７７．８６・・
・Ｄフリップフロップ。代理人弁理士　則　近　憲　佑（はが１名）第１図第２図第８図第４図 γ０　？６

Claims

【特許請求の範囲】

（１）２値データ列を４種類の２ビツト長データから選
択された３種類の２ビツト長データワードと上記選択か
ら除かれた２ビツト長データを上位ビットとする２種類
の３ビツト長データワードに区切り上記３柿知の２ビツ
ト長データワードに対しては、次のコードワードの先頭
のビットが（０）である時のみ（１）となる符号を（Ｙ
ｌとして（１，０，０，０λ（ｎ、ｉ、ｏ、ｏ）、（ｏ
、ｏ、ｙ、ｏ）　からなるコードワードにそれぞれ対応
付けると共に前記２種類の３ビツト１ナデータワードに
対しては（１，、Ｏ，Ｏ。１．０．０）、（０，０，０，１，０，０）からｆｊる
コードワードにそれぞれ対応させて前記各データワード
をそれぞれコードワードに変換して前記２値データ列を
符号化しまたこの符号化されたコードワード列を上記対
応関係に従って逆変換するようにした５１変長符号化復
号化方式において、コードワード列の（０）から（１）
に変化する時点で反転処理を行って記録信号を作ること
を前提にして。前記３種類のコードワードを（１，０，０，０）、（０
゜１、Ｙ、０）、（０，０，Ｙ、０月こ、前記２種類の
コードワードを（１，０，０，１，Ｙ、０）、（０，０
，０，１゜０．０）として、データワードに区切るため
の可変分局器のカウンタの２個のフリップフロップの状
態に応じて符号変換する論理回路の演算を変えることに
よって、前記２値データ列のデータビットから逐次的に
コードピットに変換するようにしたことを特徴とする可
変長符号化復号化方式。
（２）前記３種類のコードワードのうち（ｏ、ｉ、ｏ。０）を（０，１，１，０）に、（Ｑ、ｏ、ｙ、ｏ）を（
０，０１，０）に変換し、前記２種類のコードワードの
うち（１ｅＯｅＯｅｌｅ０ｅＯ）を（１，０，０，１，
１，０）に変換した後にデータワードを区切るための可
変分局器のカウンタの２個のフリップフロップの状態に
応じて、符号変換する論理回路の演算を変えることによ
って、コードワード列から前記２値データ列に逐次的に
変換するようにしたことを特徴とする特許請求の範囲第
１項記載の可ｇＩ１．１号化復号化方式。