JP3956090B2 - デジタルデータ変調装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
デジタルデータ変調装置に関し、特に例えば光ディスク等の記録媒体にデジタルデータを記録する際に、その記録されるデータのＤＣ（直流）成分を抑制するように変調を行うデジタルデータ変調装置の改良に関する。
【０００２】
【従来の技術】
光の反射率の違いを利用してデジタルデータを蓄積し、これを必要に応じて取り出すことができるようにした光ディスクとして、例えば音声を記録したＣＤ（Compact Disk）や、さらに記録密度を向上し映像等も記録可能としたＤＶＤ（Digital Versatile Disk）等が開発されている。
【０００３】
近年、相変化記録方式等を用いて書き換えをも可能としたＣＤ−ＲＷ（Rewritable）や、ＤＶＤ−ＲＷ(Rewritable)も用意されており、音声や映像に限らず多岐に渡るデジタルデータの記録・再生に用いられている。
【０００４】
しかしながら、これらの光ディスクでは音声データやデジタル圧縮された映像データ等のデジタルデータ（以下、ユーザデータ）をそのままバイナリ（２進数）の形式で媒体に記録することは少なく、スクランブル（Scramble）を施して規則性を排した後、それぞれの光ディスクに適した変調を行い、この変調で得られたデータをＮＲＺＩ（Non Return to Zero Inverted）記録するのが普通である。
【０００５】
ここで用いられる変調には、１−７変調、２−７変調、ＣＤで用いられているＥＦＭ（Eight to Fourteen Modulation）変調、ＤＶＤで用いられている８／１６変調などの種類がある。これらの変調は、変換テーブルを用いてｍビットのユーザデータをｎビットの記録データ（以下、チャネルデータ）に変換するものである。
【０００６】
例えば８／１６変調ではｍ＝８、ｎ＝１６である。
【０００７】
こうして得られたチャネルデータ列は、バイナリの「１」が現れた後、次の「１」が現れるまで、最小ｄ個、最大ｋ個の「０」が連続するという特徴をもったデジタルデータ列となる。
【０００８】
例えば８／１６変調では、ｄ＝２、ｋ＝１０である。このような特徴により、読み取りデータが読み取り分解能を越えず、また読み取りデータから読み取りに用いるクロックを抽出するのが容易となる。
【０００９】
一方、光ディスクではチャネルデータにＤＣ（直流）成分が重畳していると読み取り性能に悪影響を及ぼすため、ＤＳＶ（Digital Sum Value）の絶対値を抑制する必要がある。
【００１０】
ＤＳＶとはバイナリの「１」を＋１、「０」を−１と置き換えて、チャネルデータ列に対してその総和をとったものであり、すなわちチャネルデータ列のＤＣ成分の大きさを表すものである。
【００１１】
ＥＦＭ変調ではｎ（＝１４）のチャネルビットに対し３ビットのＤＳＶ制御コードを付加することによりＤＳＶの絶対値を抑制している。
【００１２】
８／１６変調では一つのｍ（＝８）ビットユーザデータに対しｎ（＝１６）ビットチャネルデータに対応するテーブルを複数用意し、これらを選択して使用することによりＤＳＶの制御を行っている。
【００１３】
一つのｍビットユーザデータに対して、ｎビットチャネルデータに対応するテーブルを複数用いてＤＳＶの抑制を実現する変調装置については、例えば、特開平９−１６２７４４に開示されている。
【００１４】
図７は従来技術による、ＤＳＶ制御機能を備えた８／１６変調装置であり、図８はここで用いられている変換テーブルを示している。
【００１５】
変換テーブルの内容については本発明の主目的ではないため、図８では一部省略してある。
【００１６】
まず、図８を用いて８ビットユーザデータを１６ビットチャネルデータに変換する手順について説明する。
【００１７】
変換テーブルは２５６通り（「００００００００」〜「１１１１１１１１」）のユーザデータに対して、図８（ａ）に示す主変換テーブル、図８（ｂ）に示す副変換テーブルの２通りの変換テーブル組をもち、またそれぞれの変換テーブル組は状態１、状態２、状態３、状態４の４つのテーブルからなり、計８（２Ｘ４）通りの１６ビットチャネルデータ候補をもつ。
【００１８】
ただし、副変換テーブルについては、「００００００００」〜「０１０１０１１１」の範囲のユーザデータに対してのみチャネルデータ候補を持つため、「０１０１１０００」〜「１１１１１１１１」の範囲のユーザデータは、主変換テーブルの４通りのチャネルデータ候補しかもたない。
【００１９】
実際に光ディスク等に記録する場合は、この他に同期用の特殊なチャネルデータを一定周期毎に挿入するが、本発明の主目的ではないため記述を省略する。
【００２０】
変調器にはカレントステート（現在の状態）を記憶するメモリ（図示せず）が存在し、変調開始時の初期値は状態１に定められている。
【００２１】
ある時刻ｔにおいて、カレントステートが例えば状態１であって、ユーザデータがＵ（ｔ）であれば、主変換テーブル、副変換テーブルでのそれぞれの状態１のテーブルから、２つのチャネルデータ候補が取り出される。
【００２２】
この２つの候補のうち、後述する手法によりＤＳＶが抑制されるようにいずれかが選択される。この際、図８中の選択されたチャネルデータの右に記載されているＮＳ（ネクストステート、次の状態）が時刻ｔ＋１のカレントステートとなり、Ｕ（ｔ＋１）をユーザデータとして以下同様に変調が続けられる。
【００２３】
しかし、ユーザデータＵ（ｔ）が「０１０１１０００」〜「１１１１１１１１」の場合には副変換テーブルが存在しないため、以下の規則により代替の候補が定められる。
【００２４】
（ａ）カレントステートが状態１または状態４の場合：カレントステートが状態１または状態４の場合は主変換テーブルにおいて状態１と状態４を入れ替えたものが代替候補となる。
【００２５】
ただし、前のチャネルデータとの結合部において、前述のｄ＝２、ｋ＝１０を満たさなければならない。
【００２６】
満たさない場合には代替候補は無しとする。
【００２７】
（ｂ）カレントステートが状態２または状態３の場合：カレントステートが状態２または状態３の場合では代替候補は無しとする。
【００２８】
ユーザデータが「００００００００」〜「０１０１０１１１」の場合も含め、代替候補が存在する場合、その代替候補となるチャネルデータをＤＣＣ（DC Control、直流制御）コードと呼ぶ。
【００２９】
次に、図７を用いて上記ＤＣＣコードを利用した、従来技術におけるＤＳＶ制御方法について説明する。
【００３０】
前置変換器２０１は、８ビットユーザデータに応じた、前述の２系統での１６ビットチャネルデータの候補をＰ／Ｓ（Parallel/Serial、並列／直列）変換器２０２ａ、２０２ｂへ出力する。
【００３１】
ＤＣＣコードが存在しない場合は、２０２ｂへの出力はダミーとなる。
【００３２】
同時にＤＣＣコードの有無をＤＳＶ制御器２０７へ通知する。
【００３３】
Ｐ／Ｓ変換器２０２ａ、２０２ｂから出力されたシリアル（Serial、直列）データはそれぞれＤＳＶカウンタ２０３ａ、２０３ｂに入力されＤＳＶ値の積算が行われると同時に、Ｓ／Ｐ（Serial/Parallel、直列／並列）変換器２０４ａ、２０４ｂに入力され再度パラレル（Parallel、並列）データに変換されバッファメモリ２０６ａ、２０６ｂに蓄積される。
【００３４】
バッファメモリ２０６ａ、２０６ｂの書込アドレスおよび読み出しアドレスはアドレス制御器２０５ａ、２０５ｂにより制御され、バッファメモリ２０６ａ、２０６ｂから読み出された２系統の１６ビットチャネルデータは、ＤＳＶ制御器２０７の制御により、セレクタ２０８により選択され、Ｐ／Ｓ変換器２０９により並列直列変換されて最終的なチャネルデータとして出力される。
【００３５】
ＤＳＶ制御器２０７の動作は次に説明する通りである。
【００３６】
Ｕ（ｔ）がＤＣＣコードを持つ場合、即座にそのいずれかを選択せず、次にＤＣＣコードが現れるまで最初の２つのコードに関して独立に２系統の変調を続ける。
【００３７】
次にＤＣＣコードが現れた場合、前述の２系統のうちＤＳＶでの絶対値が小さい方を選択し、選択された系統の最後のチャネルデータに対して新たに２系統のコード列を作成する。
【００３８】
これを繰り返すことにより、ＤＳＶの絶対値が抑制されたチャネルデータ列が出力される。
【００３９】
このような手法はルックアヘッド（Look Ahead）ＤＳＶ制御と呼ばれている。
【００４０】
【発明が解決しようとする課題】
しかしながら、前記の装置を用いると２系統のバッファメモリ２０６ａ、２０６ｂはそれぞれｎビット幅を持った深さｋのバッファメモリを用意しなければならず、回路規模が非常に大きくなるという第１の問題があった。
【００４１】
また、前置変換器２０１の出力を一度直列データに変換してからＤＳＶカウンタ２０３ａ、３０３ｂによりカウントしているため、ＤＳＶカウントのためのクロックを非常に高速にしなければならない。
【００４２】
このため、光ディスク等への記録転送速度を向上させるのが非常に困難となるという第２の問題があった。
【００４３】
本発明は、これらの問題点に鑑み行ったもので、ｍビットユーザデータを複数の変換テーブルを用いてＤＳＶを抑制しながらｎビットチャネルビット変換するデジタルデータ変調装置において、回路規模を大幅に削減し、クロックの高速化を防いで光ディスク等への記録転送速度向上を容易にすることを目的とする。
【００４４】
【課題を解決するための手段】
本発明の第１の観点によれば、複数のデジタルデータ変換テーブルを用いてルックアヘッド（Look Ahead）ＤＳＶ（Digital Sum Value）制御手法によりチャネルデータのＤＳＶの絶対値を抑制しながらデジタルデータの変換を行うデジタルデータ変調装置において、ユーザデータを入力する手段と、全ての種類のユーザデータと対応して、ＣＳＶ（Code Sum Value）群と、次に選択されるテーブルを示す選択情報群と、変調されたチャネルデータの末尾におけるラン長に関する情報群と、前記チャネルデータのＮＲＺＩ（Non Return to Zero Inverted）変換された後の反転回数情報群とを予め記憶している第１の記憶部群と、現在のＤＳＶ値と、選択情報とにより、前記第１の記憶部郡からの出力を複数の系統別に抽出する手段と、前記抽出手段により出力されたＣＳＶ値を、前記系統毎に累積加減算してＤＳＶ値を出力する手段と、前記抽出手段により出力された次に選択されるテーブルを示す情報と、前記複数の系統のいずれを選択するかを示す情報とを、前記選択情報として出力する手段と、ルックアヘッドＤＳＶ制御に必要な一連の前記選択情報を保持するために必要十分な記憶容量を有する第２の記憶部と、前記第２の記憶部に前記選択情報を前記系統毎に登録する手段と、ルックアヘッドＤＳＶ制御に必要な一連のユーザデータを保持するために必要十分な記憶容量を有する第３の記憶部と、前記第３の記憶部に、入力された前記ユーザデータを登録する手段と、前記全ての種類のユーザデータと前記選択情報とに対応する前記チャネルデータのみを予め記憶し、前記第２の記憶部からの出力と前記第３の記憶部からの出力をもとに、ＤＳＶの絶対値が抑制されたＮＲＺＩ変換後のチャネルデータを出力する前記第４の記憶部を備え、前記ユーザデータに対応した前記ＮＲＺＩ変換後のチャネルデータのＤＳＶ値を抑制することを特徴としたデジタルデータ変調装置が提供される。
【００４５】
本発明の第２の観点によれば、複数のデジタルデータ変換テーブルを用いてルックアヘッド（Look Ahead）ＤＳＶ（Digital Sum Value）制御手法によりチャネルデータのＤＳＶの絶対値を抑制しながらデジタルデータの変換を行うデジタルデータ変調方法において、ユーザデータを入力するステップと、全ての種類のユーザデータと対応するＣＳＶ（Code Sum Value）群を第１の記憶部群に予め登録するステップと、前記全ての種類のユーザデータと対応し、次に選択されるテーブルを示す選択情報群を前記第１の記憶部群に予め登録するステップと、前記全ての種類のユーザデータと対応し、変調されたチャネルデータの末尾におけるラン長に関する情報群を前記第１の記憶部群に予め登録するステップと、前記全ての種類のユーザデータと対応し、前記チャネルデータのＮＲＺＩ（Non Return to Zero Inverted）変換された後の反転回数情報群を前記第１の記憶部群に予め登録するステップと、現在のＤＳＶ値と、選択情報とにより、前記第１の記憶部郡からの出力を複数の系統別に抽出するステップと、前記抽出ステップにより出力されたＣＳＶ値を、前記系統毎に累積加減算してＤＳＶ値を出力するステップと、前記抽出ステップにより出力された次に選択されるテーブルを示す情報と、前記複数の系統のいずれを選択するかを示す情報とを、前記選択情報として出力するステップと、ルックアヘッドＤＳＶ制御に必要な一連の前記選択情報を保持するために必要十分な記憶容量を有する第２の記憶部に前記選択情報を前記系統毎に登録するステップと、ルックアヘッドＤＳＶ制御に必要な一連のユーザデータを保持するために必要十分な記憶容量を有する第３の記憶部に、入力されたユーザデータを登録するステップと、前記全ての種類のユーザデータと前記選択情報とに対応する前記チャネルデータのみを予め記憶し、前記第２の記憶部からの出力と前記第３の記憶部からの出力をもとに、ＤＳＶの絶対値が抑制されたＮＲＺＩ変換後のチャネルデータを前記第４の記憶部から出力するステップとを有し、前記ユーザデータに対応した前記ＮＲＺＩ変換後のチャネルデータのＤＳＶ値を抑制することを特徴としたデジタルデータ変調方法が提供される。
【００４６】
【発明の実施の形態】
本発明の実施の形態につき詳細に説明する。
【００４７】
図１には、本発明の実施の形態としての、８ビットユーザデータを１６ビットチャネルデータに変調するデジタルデータ変調装置が示されている。
【００４８】
本デジタルデータ変調回路において、ユーザデータは例えば光ディスクドライブインターフェース（図示せず）上の半導体ＲＡＭ（Random Access Memory）（図示せず）等から８ビットパラレル（並列）データとして供給され、ＣＳＶ（Code Sum Value）／ステート／ＲＬ（Run Length）／極性テーブル１０１、１０２、１０３、１０４、１０５、１０６、１０７および１０８に入力される。
【００４９】
ＣＳＶ／ステート／ＲＬ／極性テーブル１０１、１０２、１０３、１０４、１０５、１０６、１０７および１０８は、与えられた８ビットユーザデータにより、それぞれを図２に示す９ビットのＣＳＶ／ステート／ＲＬ／極性データを出力する。
【００５０】
実際に光ディスク等の変調に用いる場合は、この他に同期用の特殊パターンを挿入するが、本発明の主目的ではないため、記述しない。
【００５１】
以下、同期用の特殊パターンについても他のデータと同様に扱うものとする。
【００５２】
図２の９ビット出力の詳細については後述する。
【００５３】
ＣＳＶ／ステート／ＲＬ／極性テーブル１０１、１０２、１０３、１０４、１０５、１０６、１０７および１０８から出力された９ビットＣＳＶ／ステート／ＲＬ／極性データはセレクタ１０９ａ、１０９ｂ、１１０ａ、１１０ｂおよび１１１ａ、１１１ｂにより選択され、４ビットのＣＳＶデータ、２ビットのステートデータ、２ビットのＲＬデータ、１ビットの極性データに分割される。ＣＳＶデータはセレクタ１１３ａ、１１３ｂで選択されたＤＳＶデータと加減算器１１５ａ、１１５ｂにより加減算が施され、メモリ１１９ａ、１１９ｂにＤＳＶデータとして格納される。
【００５４】
また、ステートデータはメモリ１１６ａ、１１６ｂに格納され、ＲＬデータはメモリ１１７ａ、１１７ｂに格納される。
【００５５】
そして、極性データはセレクタ１１２ａ、１１２ｂで選択された前状態の極性データと演算器１１４ａ、１１４ｂにより排他的論理和がとられ、メモリ１１８ａ、１１８ｂに格納される。
【００５６】
コントローラ１２０は、これらＣＳＶ／ステート／ＲＬ／極性データを元にセレクタ１１１ａ、１１１ｂへ選択信号を出力する。
【００５７】
また、メモリ１１６ａ、１１６ｂの出力はそれぞれ、セレクタ１０９ａおよび１１０ａ、１０９ｂおよび１１０ｂの選択信号にも用いられる。
【００５８】
メモリ１１６ａ、１１６ｂの出力およびコントローラ１２０の出力、および８ビットユーザデータは本発明に従ってバッファメモリ１２１、１２２に供給され、これらバッファメモリの出力はコードテーブル１２３に入力される。
【００５９】
コードテーブル１２３は図３に示す変換テーブルに従って、１６ビットチャネルデータを出力する。
【００６０】
１６ビットチャネルデータはＰ／Ｓ変換器（図示せず）およびＮＲＺＩ変換器（図示せず）を経由し、ＮＲＺＩシリアルデータとして、光ディスクのＬＤ（Laser Diode）ドライブ回路等（図示せず）に供給される。
【００６１】
以下、本実施の形態の動作につき説明する。
【００６２】
まず、ＣＳＶ／ステート／ＲＬ／極性テーブル１０１、１０２、１０３、１０４、１０５、１０６、１０７、１０８の動作について図２を用いて説明する。
【００６３】
ＣＳＶ／ステート／ＲＬ／極性テーブル１０１、１０２、１０３、１０４は８ビットユーザデータが入力されると、その２５６通りの入力に従い、それぞれを図２（ａ）に示す９ビットのデジタルデータを出力する。
【００６４】
同様に、ＣＳＶ／ステート／ＲＬ／極性テーブル１０５、１０６、１０７、１０８は図２（ｂ）に示す９ビットデジタルデータを出力する。
【００６５】
ただし、８ビットユーザデータが「０１０１１０００」〜「１１１１１１１１」の場合の出力は不定である。
【００６６】
これら９ビット出力データは、図２の上位から順にＣＳＶ、ＮＳ、ＲＬ、Ｐ（極性、Polarity）を表す。
【００６７】
ＣＳＶは図８における一つのチャネルデータのＤＣ成分を表すものであり、例えば図８（ａ）でカレントステートが状態１であり、ユーザデータが「００００００００」である場合のＣＳＶの求め方を、図４を用いて説明する。
【００６８】
チャネルデータは「００１０００００００００１００１」であるが、実際にディスク上に記録されるときにはＮＲＺＩ変換されるため、例えば直前に記録されたデータがスペース（ＮＲＺＩの「０」にアサイン）であった場合、図４（ａ）に示すような波形で記録されることとなる。
【００６９】
この時、記録データの「０」を−１、「１」を＋１として１６ビットについて積算すると合計は＋６となる。
【００７０】
ところが一つのチャネルデータは１６ビットで偶数個のビットで構成されているため、ＣＳＶの値は必ず偶数となる。
【００７１】
このため、ＣＳＶの値として積算値を２で除した値を用いてもなんら問題ない。このようにして求められた値を図２にバイナリ値「００１１」（＋３）として記録してある。
【００７２】
当然、直前に記録されたデータがマーク（ＮＲＺＩの「１」にアサイン）であった場合、図４（ｂ）に示すようにＣＳＶ値は異なるが、これは、符号を逆転することにより容易に求められるので、ここではスペースから始まる場合の値が割り当てられている。
【００７３】
求められたＣＳＶ値が負であるときには、２'ｓＣ（２の補数表現）で記録する。
【００７４】
以上の作業を図８の全てのチャネルデータについて行うことにより、図２のＣＳＶ値が構成される。
【００７５】
図示した例では、このようにして求めたＣＳＶ値は−５〜＋５の範囲であるため、４ビットで格納してある。
【００７６】
図２におけるＮＳの値は、図８におけるＮＳを２進数により表現したもので、状態１を「００」、状態２を「０１」、状態３を「１０」、状態４を「１１」と置き換えたものである。図２におけるＲＬは図８におけるチャネルデータの末尾に「０」がいくつ連なっているかを示したもので、図５の規則に従って割り当てられている。
【００７７】
図５中の「ＸＸ」は不定（Don't Care）を示している。
【００７８】
例えば、図８（ｂ）でカレントステートが状態１であり、ユーザデータが「００００００００」である場合、ＮＳが状態４でチャネルデータが「０００００１００１０００００００」であるから、末尾に「０」が７個連なっていることから、図５（ｃ）によりＲＬは「０１」となる。
【００７９】
図８の例では、図５の状態以外は存在しない。
【００８０】
同様にして図８の全てのチャネルデータについて値を求めたものが図２のＲＬとなる。
【００８１】
前述したように、先に挙げたＣＳＶを積算してＤＳＶを求める場合、チャネルデータがスペースから始まるか、マークから始まるかを常に知る必要がある。
【００８２】
これを知るために設けられたものが、図２におけるＰであり、これは図８における各々のチャネルデータ中に、「１」の数が何個含まれるかにより、偶数個含まれる場合は「０」となり、奇数個含まれる場合は「１」となる。
【００８３】
このＰをチャネルコード列に従って、順次排他的論理和を求めていくと、常にそのチャネルコードの末尾における極性がわかる。
【００８４】
例えば、コード列の最初がスペースから始まるとした場合、あるチャネルデータの末尾でＰの排他的論理和の積算が「１」であった場合は、そのデータの末尾での極性は「１」（マーク）であることがわかる。
【００８５】
次に、これら８つのＣＳＶ／ステート／ＲＬ／極性データのうち、セレクタ１０９ａ、１０９ｂ、１１０ａ、１１０ｂ、１１１ａ、１１１ｂによって候補となる２つのＣＳＶ／ステート／ＲＬ／極性データを選択する手順について説明する。
【００８６】
セレクタ１０９ａはメモリ１１６ａの出力に従って、「００」〜「１１」に対してそれぞれ、ＣＳＶ／ステート／ＲＬ／極性テーブル１０１〜１０４の出力を選択する。
【００８７】
セレクタ１０９ｂについても同様にメモリ１１６ｂの出力に従って選択する。
【００８８】
セレクタ１１０ａはメモリ１１６ａの出力の他、８ビットユーザデータも考慮する。
【００８９】
８ビットユーザデータが「００００００００」〜「０１０１０１１１」の範囲である場合は、メモリ１１６ａの出力に従いＣＳＶ／ステート／ＲＬ／極性テーブル１０５〜１０８の出力を選択する。
【００９０】
「０１０１１０００」〜「１１１１１１１１」の範囲である場合はメモリ１１６ａの出力が「００」である場合、ＣＳＶ／ステート／ＲＬ／極性テーブル１０４の出力を選択し、「１１」である場合、ＣＳＶ／ステート／ＲＬ／極性テーブル１０１の出力を選択する。
【００９１】
「０１」および「１０」である場合は、出力値は不定となる。
【００９２】
セレクタ１１０ｂの出力についても、メモリ１１６ｂの出力および８ビットユーザデータの内容により同様に選択する。
【００９３】
セレクタ１１１ａはコントローラ１２０の出力内容により、セレクタ１０９ａ、１０９ｂのいずれかの出力を選択し、セレクタ１１１ｂは同様にセレクタ１１０ａ、１０９ｂ、１１０ｂのいずれかの出力を選択する。
【００９４】
コントローラ１２０の動作については後述する。
【００９５】
以上の操作により、セレクタ１１１ａ、１１１ｂからはチャネルデータとして用いられる１６ビットデータの２つの候補についてのＣＳＶ／ステート／ＲＬ／極性情報が出力される事となる。
【００９６】
これらは、それぞれ４ビットＣＳＶデータ、２ビットステートデータ、２ビットＲＬデータ、１ビット極性データに分離され、以下の処理によりＤＳＶの制御が行われる。
【００９７】
コントローラ１２０は、まずメモリ１１９ａ、１１９ｂの出力での絶対値の大小関係を比較し、１１９ａの出力での絶対値の方が小さいあるいは等しい場合、まず次に続くコードにＤＣＣコードがあるかどうかを調べる。
【００９８】
その方法は以下のようにして行う。
【００９９】
次に続く８ビットユーザデータが「０１０１１０００」〜「１１１１１１１１」の範囲であればＤＣＣコードが存在する。
【０１００】
それ以外の時でメモリ１１６ａの出力が「０１」または「１０」である時にはＤＣＣコードが存在しない。
【０１０１】
「００」である場合、図６に示す先頭ＲＬテーブルの状態４の欄を用いて、この出力とメモリ１１７ａの出力を加算し、合計が２以上の場合ＤＣＣコードが存在する。
【０１０２】
「１１」である場合、図６に示す先頭ＲＬテーブルの状態１の欄を用いて、この出力とメモリ１１７ａの出力を加算し、合計が３未満ならＤＣＣコードが存在する。
【０１０３】
それ以外はＤＣＣコードが存在しない。
【０１０４】
以上の操作から、ＤＣＣコードが存在する場合は、セレクタ１１１ａはセレクタ１０９ａの出力を、セレクタ１１１ｂはセレクタ１１０ａの出力を選択する。
【０１０５】
ＤＣＣコードが存在しない場合は、セレクタ１１１ａは１０９ａの出力を、セレクタ１１１ｂは１０９ｂの出力を選択する。
【０１０６】
ＤＳＶの絶対値比較においてメモリ１１９ｂの絶対値がメモリ１１９ａより大きい場合は、メモリ１１６ｂ、１１７ｂの出力を用いて同様にＤＣＣコードの存在を確認し、ＤＣＣコードが存在するときにはセレクタ１１１ａはセレクタ１０９ｂの出力を、１１１ｂは１１０ｂの出力を選択する。
【０１０７】
ＤＣＣコードが存在しないときには、それぞれ１０９ａ、１０９ｂの出力を選択する。
【０１０８】
選択された２系統のＣＳＶ／ステート／ＲＬ／極性データより、以下のように次のＤＳＶを求める。
【０１０９】
セレクタ１１１ａがセレクタ１０９ａを選択した場合、セレクタ１１２ａ、１１３ａはそれぞれメモリ１１８ａ、１１９ａの出力を選択し、メモリ１１８ａには以前の極性データと選択されたコードの極性データの排他的論理和がとられ、新たな極性データが格納される。
【０１１０】
メモリ１１９ａにはメモリ１１８ａの極性に従って、加減算器１１５ａによりＣＳＶ値が加算または減算され新たなＤＳＶとしてメモリ１１９ａに格納される。
【０１１１】
セレクタ１１１ａがセレクタ１０９ｂを選択した場合は、セレクタ１１２ａ、１１３ａはそれぞれメモリ１１８ｂ、１１９ｂの出力が選択され、同様に新たな極性、ＤＳＶ値が計算される。もう１方の系統についても同様である。
【０１１２】
メモリ１１６ａ、１１６ｂの出力は、コントローラ１２０の出力とともにバッファメモリ１２１に入力される。
【０１１３】
一方、８ビットユーザデータはバッファメモリ１２２に入力される。
【０１１４】
バッファメモリ１２１、１２２はともにルックアヘッドＤＳＶ制御に必要な充分な深さをもっている。
【０１１５】
バッファメモリ１２１は２ビットステート信号と、１ビットの主テーブル／副テーブル選択信号を出力する。
【０１１６】
これらとバッファメモリ１２２の出力をコードテーブル１２３に入力することにより、コードテーブル１２３は図３に従って１６ビットチャネルデータを出力する。
【０１１７】
本実施例においては、従来技術ではバッファメモリに２系統の１６ビットチャネルデータ（計３２ビット）をルックアヘッドＤＳＶ制御に必要な充分な深さ格納しなければならないのに対し、２系統の、２ビットステートデータおよび１ビットテーブル選択信号（計６ビット）のみを格納すれば良いため、大幅に回路規模が削減できる。
【０１１８】
また、全ての処理は８ビットユーザデータ単位で行うことが出来るため、ＤＳＶの累積演算についても処理クロックを高速化しなくても処理することができる。
【０１１９】
このため、光ディスク等の記録速度の高速化にも最適な装置構成である。
【０１２０】
これらは、ＣＳＶ／ステート／ＲＬ／極性テーブルとコードテーブルを完全に分離し、またコードテーブルをバッファメモリの後段に配置することによって得られた効果である。
【０１２１】
更に本装置構成はパイプライン処理にも最適であり、実回路にて、８ビットユーザデータについてわずか２クロックで処理を行うことも可能となった。
【０１２２】
本発明での他の実施の形態として、その基本的構成は上記の通りであるが、その他にも数多くの実施の形態があり、以上の開示に基づいて多様に改変することが可能である。
【０１２３】
例えば、テーブルの構成データの内容は勿論のこと、ユーザデータのビット数、チャネルデータのビット数、ステートの数やＲＬＬ制限、バッファメモリに格納する系統の数などについてもなんら限定を加えるものではない。
【０１２４】
また、上記同様の動作をコンピュータを用いてソフト的に構成することも可能である。
【０１２５】
前記実施例に示した論理値も一例であり、何ら実施例に限定されるものではない。
【０１２６】
【発明の効果】
本発明の第１の効果は、ＣＳＶ／ステート／ＲＬ／極性テーブルおよびコードテーブルを独立に持ち、コードテーブルをバッファメモリの後段に配置するという基本構成に基づき、ｍビットユーザデータを複数の変換テーブルを用いてＤＳＶを抑制しながらｎビットチャネルビット変換するデジタルデータ変調装置において、回路規模を大幅に削減できることである。
【０１２７】
本発明の第２の効果は、クロックの高速化を防いで光ディスク等への記録転送速度向上が容易にできることである。
【図面の簡単な説明】
【図１】本発明における実施の形態におけるデジタルデータ変調装置の構成を示したブロック図である。
【図２】本発明における実施の形態におけるＣＳＶ／ステート／ＲＬ／極性テーブルを示したテーブル図である。
【図３】本発明における実施の形態におけるコードテーブルを示したテーブル図である。
【図４】本発明における実施の形態におけるＣＳＶ計算の例を示したチャート図である。
【図５】本発明における実施の形態におけるＲＬの格納規則を示した規則図である。
【図６】本発明における実施の形態における先頭ＲＬテーブルを示したテーブル図である。
【図７】従来技術に基づくデジタルデータ変調装置の構成を示したブロック図である。
【図８】従来技術の実施例における、デジタルデータ変調テーブルを示したテーブル図である。
【符号の説明】
１０１ ＣＳＶ／ステート／ＲＬ／極性テーブル
１０２ ＣＳＶ／ステート／ＲＬ／極性テーブル
１０３ ＣＳＶ／ステート／ＲＬ／極性テーブル
１０４ ＣＳＶ／ステート／ＲＬ／極性テーブル
１０５ ＣＳＶ／ステート／ＲＬ／極性テーブル
１０６ ＣＳＶ／ステート／ＲＬ／極性テーブル
１０７ ＣＳＶ／ステート／ＲＬ／極性テーブル
１０８ ＣＳＶ／ステート／ＲＬ／極性テーブル
１０９ａ セレクタ
１０９ｂ セレクタ
１１０ａ セレクタ
１１０ｂ セレクタ
１１１ａ セレクタ
１１１ｂ セレクタ
１１２ａ セレクタ
１１２ｂ セレクタ
１１３ａ セレクタ
１１３ｂ セレクタ
１１４ａ 排他的論理和演算器
１１４ｂ 排他的論理和演算器
１１５ａ 加減算器
１１５ｂ 加減算器
１１６ａ メモリ
１１６ｂ メモリ
１１７ａ メモリ
１１７ｂ メモリ
１１８ａ メモリ
１１８ｂ メモリ
１１９ａ メモリ
１１９ｂ メモリ
１２０ コントローラ
１２１ バッファメモリ
１２２ バッファメモリ
１２３ コードテーブル

Claims (2)

1. 複数のデジタルデータ変換テーブルを用いてルックアヘッド（Look Ahead）ＤＳＶ（Digital Sum Value）制御手法によりチャネルデータのＤＳＶの絶対値を抑制しながらデジタルデータの変換を行うデジタルデータ変調装置において、
   ユーザデータを入力する手段と、
   全ての種類のユーザデータと対応して、ＣＳＶ（Code Sum Value）群と、
   次に選択されるテーブルを示す選択情報群と、
   変調されたチャネルデータの末尾におけるラン長に関する情報群と、
   前記チャネルデータのＮＲＺＩ（Non Return to Zero Inverted）変換された後の反転回数情報群とを予め記憶している第１の記憶部群と、
   現在のＤＳＶ値と、選択情報とにより、前記第１の記憶部郡からの出力を複数の系統別に抽出する手段と、
   前記抽出手段により出力されたＣＳＶ値を、前記系統毎に累積加減算してＤＳＶ値を出力する手段と、
   前記抽出手段により出力された次に選択されるテーブルを示す情報と、前記複数の系統のいずれを選択するかを示す情報とを、前記選択情報として出力する手段と、
   ルックアヘッドＤＳＶ制御に必要な一連の前記選択情報を保持するために必要十分な記憶容量を有する第２の記憶部と、
   前記第２の記憶部に前記選択情報を前記系統毎に登録する手段と、
   ルックアヘッドＤＳＶ制御に必要な一連のユーザデータを保持するために必要十分な記憶容量を有する第３の記憶部と、
   前記第３の記憶部に、入力された前記ユーザデータを登録する手段と、
   前記全ての種類のユーザデータと前記選択情報とに対応する前記チャネルデータのみを予め記憶し、前記第２の記憶部からの出力と前記第３の記憶部からの出力をもとに、ＤＳＶの絶対値が抑制されたＮＲＺＩ変換後のチャネルデータを出力する前記第４の記憶部を備え、
   前記ユーザデータに対応した前記ＮＲＺＩ変換後のチャネルデータのＤＳＶ値を抑制することを特徴としたデジタルデータ変調装置。
2. 複数のデジタルデータ変換テーブルを用いてルックアヘッド（Look Ahead）ＤＳＶ（Digital Sum Value）制御手法によりチャネルデータのＤＳＶの絶対値を抑制しながらデジタルデータの変換を行うデジタルデータ変調方法において、
   ユーザデータを入力するステップと、
   全ての種類のユーザデータと対応するＣＳＶ（Code Sum Value）群を第１の記憶部群に予め登録するステップと、
   前記全ての種類のユーザデータと対応し、次に選択されるテーブルを示す選択情報群を前記第１の記憶部群に予め登録するステップと、
   前記全ての種類のユーザデータと対応し、変調されたチャネルデータの末尾におけるラン長に関する情報群を前記第１の記憶部群に予め登録するステップと、
   前記全ての種類のユーザデータと対応し、前記チャネルデータのＮＲＺＩ（Non Return to Zero Inverted）変換された後の反転回数情報群を前記第１の記憶部群に予め登録するステップと、
   現在のＤＳＶ値と、選択情報とにより、前記第１の記憶部郡からの出力を複数の系統別に抽出するステップと、
   前記抽出ステップにより出力されたＣＳＶ値を、前記系統毎に累積加減算してＤＳＶ値を出力するステップと、
   前記抽出ステップにより出力された次に選択されるテーブルを示す情報と、前記複数の系統のいずれを選択するかを示す情報とを、前記選択情報として出力するステップと、
   ルックアヘッドＤＳＶ制御に必要な一連の前記選択情報を保持するために必要十分な記憶容量を有する第２の記憶部に前記選択情報を前記系統毎に登録するステップと、
   ルックアヘッドＤＳＶ制御に必要な一連のユーザデータを保持するために必要十分な記憶容量を有する第３の記憶部に、入力されたユーザデータを登録するステップと、
   前記全ての種類のユーザデータと前記選択情報とに対応する前記チャネルデータのみを予め記憶し、前記第２の記憶部からの出力と前記第３の記憶部からの出力をもとに、ＤＳＶの絶対値が抑制されたＮＲＺＩ変換後のチャネルデータを前記第４の記憶部から出力するステップとを有し、
   前記ユーザデータに対応した前記ＮＲＺＩ変換後のチャネルデータのＤＳＶ値を抑制することを特徴としたデジタルデータ変調方法。

Images