JP3615063B2 - デジタル変調装置におけるdsv算出方法およびその装置 - Google Patents
デジタル変調装置におけるdsv算出方法およびその装置 Download PDFInfo
- Publication number
- JP3615063B2 JP3615063B2 JP31054398A JP31054398A JP3615063B2 JP 3615063 B2 JP3615063 B2 JP 3615063B2 JP 31054398 A JP31054398 A JP 31054398A JP 31054398 A JP31054398 A JP 31054398A JP 3615063 B2 JP3615063 B2 JP 3615063B2
- Authority
- JP
- Japan
- Prior art keywords
- codeword
- dsv
- bit
- nrzi signal
- sign
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の属する技術分野】
この発明は、光ディスク装置などに用いられるデジタル変調装置に関し、特にデジタルデータを変換表を用いて符号語に変換し、NRZI(非ゼロ復帰逆転:Non Return to Zero Inverted)信号として出力するデジタル変調装置において、変換後のDSV(デジタル総和値:Digital Sum Value)を算出する方法およびその装置に関する。
【0002】
【従来の技術】
デジタルデータの記録方法や通信方法にはさまざまな方法および規格があり、それぞれに適した用途に使われている。
たとえばRZ(ゼロ復帰:Return to Zero)信号は2進数表記された符号語の“0”をLow、“1”をHighで表現し、それぞれの信号の間には基準状態であるLowが挟まれている。例えば、符号列“01011”をNR信号で表したのが図3である。
【0003】
また、基準状態であるLowを表現せずに、符号を表す信号のみを送るNRZ(非ゼロ復帰:Non Return to Zero)信号と呼ばれるものもある。この信号はNR信号に比べて信号間に余裕がないため同期にはより精度が必要になるが、基準状態を挟まなくても良いため、短い信号スペースで符号を表現できる。これは記録時には記録密度向上に、通信時には信号の転送速度向上に役立つ。符号列“01011”をこのNRZ信号で表したのが図4である。
【0004】
さらに、この発明に関するデジタル変調装置によって変換出力する信号であるNRZI信号がある。
このNRZI信号とは、符号語が“1”(High)のとき信号を反転し、“0”(Low)のときには前の信号状態を維持する信号である。
このNRZI信号によって符号列“01011”を表したのが図5である。
【0005】
光ディスクなどの記録媒体にデジタルデータを記録する際には、しばしばNRZI信号が用いられる。この時、記録する符号列の低周波成分を抑圧するために、DSVと呼ばれるデジタル総和値を計算する。このDSVは、例えば符号“1”を「+1」、符号“0”を「−1」として符号列の先頭から終端までの値を累積した値のことであり、符号列の直流分に相当する。
【0006】
記録媒体への記録の際にこの直流分が大きいと、記録されたデータを再生時に2値化する場合に、この2値化の閾値がふらついてしまい、読み出しエラーを起こし易くなる。また、記録・再生時におけるサーボ・エラー信号にも変動を起こしてしまう。
このため、光ディスクなどの記録装置は記録データのDSVを計算し、このDSVの絶対値が大きくならないように、適当な変換を施してデータを記録する。
【0007】
このNRZI信号を生成する従来の技術として、特開平9−162744号公報に見られるようなものがある。これは、記録するデータの変調用に複数の変換表を持ち、変換時にその複数の変換表による変換結果のDSVをそれぞれ計算し、直流分の少ない信号を生成できる変換表を選択して変換を行なうデジタル変調装置である。
【0008】
より具体的には、1つのデータ語を前置変換器によって候補となる複数の符号語(16ビットの並列符号)に変換し、それを複数の並列直列変換器でそれぞれ直列の符号語に変換し、それぞれその符号語のDSVを積算してカウントした後、その各直列の符号語を複数の直列並列変換器によって再び並列の符号語に変換して一旦記憶する。そして、次に再びDSV制御可能な状態が発生したときに、その時点までのDSVの絶対値をより小さくできる方の符号語を選択するようにしている。
【0009】
図6と図7は、それぞれ図5に示した例とは異なる符号列に対しするNRZI信号とDSVを計算した例を示している。図6はNRZI信号がローレベル(Low)から始まった場合、図7はNRZI信号がハイレベル(High)から始まった場合を示す。
【0010】
【発明が解決しようとする課題】
しかしなから、従来のデジタル変調装置におけるDSV算出方法では、符号列を1ビットずつ検出してそのレベルに応じた値の加算又は減算を行なっていたため処理が遅くなってしまうという問題があった。
また、特開平9−162744号公報に開示されているものでは、前述のように複数の並列直列変換器と直列並列変換器を使用するため、回路規模も大きくなってしまうという問題があった。
【0011】
この発明は上記の問題に鑑み、デジタル変調装置においてDSVを高速で算出でき、しかも回路規模も大きくならないDSVの算出方法および算出装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
この発明によるデジタル変調装置におけるDSV算出方法は、変換表を用いてデジタルデータを符号語に変換し、NRZI信号として出力するデジタル変調装置において、上記の目的を達成するため次の手順でDSVを算出する。
まず、使用する全種類のデータに対応する符号語と、その各符号語の終端でのDSVとを記憶する。
その後、入力されるデジタルデータを順次変換した符号語毎に、その符号語をNRZI信号に変換したときの終端での値がハイレベルかローレベルかを、該符号語の各ビットと直前の符号語をNRZI信号に変換したときの終端での値の判別結果1ビットとからなるのパラレルデータに対するビット単位の排他的論理和処理によって判別する。
【0013】
そして、その判別結果がローレベルのときには、当該符号語の終端でのDSVの正負(+,−)の符号をそのままにし、その判別結果がハイレベルのときには、当該符号語の終端でのDSVの正負の符号を反転させる。
上記順次変換される各符号語の終端でのDSVを上記処理後に累積加算して、DSVを算出する。
【0014】
この発明によるデジタル変調装置におけるDSV算出装置は、変換表を用いてデジタルデータを符号語に変換し、NRZI信号として出力するデジタル変調装置において、上記の目的を達成するため、次の(a)から(d)の各手段によってDSV算出装置を構成する。
【0015】
(a)使用する全種類のデータに対応する符号語と、その各符号語の終端でのDSVとを記憶する記憶手段、
(b)入力されるデジタルデータを順次変換した符号語毎に、その符号語をNRZI信号に変換したときの終端での値がハイレベルかローレベルかを、該符号語の各ビットと直前の符号語をNRZI信号に変換したときの終端での値の判別結果1ビットとからなるパラレルデータに対するビット単位の排他的論理和処理によって判別する判別手段、
(c)該判別手段の判別結果がハイレベルのときにのみ、上記記憶手段から出力される当該符号語の終端でのDSVの正負の符号を反転させる符号反転手段、
(d)上記記憶手段から上記デジタルデータの符号語への変換に伴って出力され、上記符号反転手段によって処理されたDSVを累積加算する加算手段、
【0016】
【発明の実施の形態】
以下に、図面と表を用いてこの発明の実施の形態を説明する。
図1は、この発明によるデジタル変調装置におけるDSV算出装置の一実施形態を示すブロック図であり、このDSV算出装置によって、この発明によるDSV算出方法を実施することができる。
【0017】
この図1においてレジスタ1とROM2はデジタル変調装置の変換部に相当し、レジスタ1は入力データの8ビットの並列データを格納し、それをROM2のアドレス入力にそのまま出力する。
ROM2は、使用する全種類のデータに対応する符号語と、その各符号語の終端でのDSVとを記憶する記憶手段であり、使用する全種類の8ビットデータにな対応する16ビットの符号語と、その各符号語をローレベルから始まるNRZI信号にした場合における終端でのDSV(以下「DSV変化量」という)を、表1にその一部を示すような変換表として記憶している。
【0018】
【表1】
【0019】
さらに、排他的論理和(EOR)回路3,レジスタ4,符号反転回路5,加算器6,およびレジスタ7を備えており、これらによってDSV算出部を構成している。
ROM2はレジスタ1から入力される8ビットデータをアドレスとして、表1に示したような変換表から16ビットの符号語を読み出して、NRZI変換する符号語出力とするとともに、排他的論理和回路3にも入力させる。同時に、その符号語のDSV変化量も読み出して出力し、符号反転回路5のデータ入力とする。各レジスタ1,4,7はクロックの入力周期で記憶データを更新する。
【0020】
排他的論理和回路3は、17ビットの入力データに対してビット単位で排他的論理和処理を行なう。この入力のうち16ビットはROM2から与えられる符号語のデータであり、残りの1ビットはレジスタ4に保存された前のクロックにおける排他的論理和回路3の出力である。
【0021】
NRZI信号が始点と終点で正負の符号が反転しているか否かは、NRZI変換前の符号語中の“1”の数による。この数が奇数である場合には、図6および図7に示した例のようにNRZI信号の始点と終点で符号が反転する。
逆に、“1”の数が偶数の場合には、始点と終点の正負の符号は一致する(反転しない)。
一方、同じ符号語であっても、NRZI信号に変換した後の終端でのDSVは、図7に示したようにNRZI信号がハイレベルから始まった場合には、図6に示したようにローレベルから始まった場合とその絶対値は同じであるが、正負の符号が反転する。
【0022】
したがって、前の符号語のNRZI信号がローレベルで終わっているか、ハイレベルで終わっているかによって、今回の符号語に対するNRZI信号の始めのレベルが決まり、それがハイレベルの場合には、表1の変換表によるDSV変化量の正負(+,−)の符号を反転してから、そこまでのDSVに加算することにより、NRZI信号全体のDSVを計算することができる。
【0023】
NRZI信号の終端のレベルは、前の符号語のNRZI信号の終端のレベルと今回の符号語中に“1”が奇数個あるか偶数個あるかによって決まる。
前の符号語のNRZI信号の終端がローレベルの場合には、今回の符号語中に“1”が奇数個あれば、そのNRZI信号の終端のレベルは反転してハイレベルになり、“1”が偶数個あれば反転しないのでローレベルになる。
前の符号語のNRZI信号の終端がハイレベルの場合には、今回の符号語中に“1”が奇数個あれば、そのNRZI信号の終端のレベルは反転してローレベルになり、“1”が偶数個あれば反転しないのでハイレベルになる。
【0024】
そこで、前の符号語のNRZI信号の終端のレベルをレジスタ4が記憶し、今回の符号語のNRZI信号の終端のレベルを、排他的論理和回路3が判定する。排他的論理和は、入力された符号語中の“1”の数が奇数の際には“1”と、偶数の際には“0”と、レジスタ4からの入力値(前のNRZI信号の終端のレベルがローレベルのときは“0”,ハイレベルのときは“1”)との排他的論理和を出力するのと同じ結果となる。
【0025】
すなわち、排他的論理和回路3の出力は、常に今回のNRZI信号の終端のレベルを、ローレベルは“0”またはハイレベルは“1”で表わしている。
そこで、この排他的論理和回路3の出力をレジスタ4に格納し、そのレジスタ4の値を符号反転回路5のトリガ端子に入力する。
【0026】
符号反転回路5は、トリガ入力が“1”の場合には、前のNRZI信号がハイレベルで終わったことを示しているため、ROM2から出力されたDSV変化量の正負の符号を反転して加算器6に出力する。
逆にトリガ入力が“0”の場合には、前のNRZI信号がローレベルで終わったことを示しているため、DSV変化量の正負の符号を反転することなくそのまま加算器に出力する。
【0027】
加算器6は符号反転回路5から入力するDSV変化量と、前のクロックにおける加算器6の出力を保持しているレジスタ7の値とを加算する。そのため、加算器6の出力は、クロックが入力した時点におけるDSVの累計値となる。
このように変換された符号語をNRZI信号にした際のDSVの変化量を変換表で保存することにより、NRZI信号のパラレルデータをシリアルデータに変換して1ビットずつ検出する必要がなくなり、処理速度が向上する。また、並列直列変換器および直列並列変換器を省くことができ、回路規模を縮小することができる。
【0028】
以下に、連続する8ビットデータを図1の装置で変調するときのDSV算出方法を、図2のタイミングチャートを用いて説明する。
入力データは、0,1,2,……の順に入力する8ビットデータの列であるものとし、変換表は表1に示したものを用いる。
【0029】
まず、図2に示すクリアのパルスによってレジスタ4,7をクリアし、最初のクロックの立上りタイミングで入力された最初の8ビットデータ「0」をレジスタ1に保存する。レジスタ1に記録された値はROM2のアドレス入力にそのまま与えられる。それによってROM2は、その8ビットデータ“00000000”に対応する変換表の16ビットの符号語をNRZI信号に変換するために出力し、排他的論理和回路3にも入力させる。同時にその符号語のDSV変化量「+6(10進数)」を出力して符号反転回路5のデータ入力とする。
【0030】
この最初のクロックがレジスタ4に与えられた時、レジスタ4はクリアされているので、その出力による符号反転回路5のトリガ入力は“0”であるため、符号反転回路5に入力したDSV変化量「+6」は符号反転することなく、そのまま加算器6の一方の入力として与えられる。このとき、レジスタ7もクリアされていて、その出力である加算器6の他方の入力値は「0(10進数)」であるから、加算器6は「0+6」による「+6」をDSVの累計として出力する。この出力値「+6」はレジスタ7に記憶される
【0031】
このとき、排他的論理和回路3はレジスタ1からの「0」に対するROM2の出力の符号語“0010001001000000”(“1”が奇数個)の各ビットとレジスタ4の出力である“0”との排他的論理和処理を行ない、その結果の“1”を出力している。
【0032】
次のクロックの立ち上がりタイミングで、次の入力データ「1(8ビットデータ)」をレジスタ1に保存する。それがROM2のアドレス入力となり、その8ビットデータ“00000001”を符号語“0010000000010001”に変換して出力し、それが排他的論理和回路3に入力される。同時にROM2はこの符号語のDSV変化量である「+4(10進数)」を出力して、符号反転回路5のデータ入力とする。
【0033】
同じクロックの立ち上がりタイミングで、レジスタ4は先の排他的論理和回路3の処理結果である“1”を記憶して、それを符号反転回路5のトリガ入力とする。したがって、符号反転回路5はROM2から入力したDSV変化量「+4」の正負の符号を反転させて「−4」を出力する。
加算器6は、この値「−4」とレジスタ4に記憶されている前回のDSVの累計「+6」との和「−4+6」を計算し、DSVの累計として、「+2」を出力し、それをレジスタ7に記憶させる。
【0034】
このとき、排他的論理和回路3は、ROM2からの符号語“0010000000010001”(“1”が奇数個)の各ビットとレジスタ4からの“1”との排他的論理和処理を行ない、その処理結果として“0”を出力する。
以下同様にして、順次入力される8ビツトデータを変換した符号語の終点でのNRZI信号がハイレベルかローレベルかを排他的論理和回路3の処理によってレジスタ4に記憶し、その記憶値が“1”(ハイレベル)の時にはROM2から各符号語毎に出力されるDSV変化量の正負の符号を、符号反転回路5で反転させ、レジスタ4の記憶値が“0”(ローレベル)の時には上記符号の反転を行なわず、加算器6によって累積加算して、変調後のDSVを算出する。
【0035】
【発明の効果】
以上説明してきたように、この発明によれば、デジタル変調装置において符号語のパラレルデータをシリアルデータに変換して1ビットずつ検出する必要がなくなり、DSVを高速で算出することができる。また、並列直列変換器および直列並列変換器を省くことができるので、回路規模を縮小することができる。
【図面の簡単な説明】
【図1】この発明の一実施形態を示すDSV算出装置を備えたデジタル変調装置のブロック図である。
【図2】図1の装置を用いてDSVを算出する例を説明するためのタイミング図である。
【図3】符号列“01011”のRZ信号による表現を示す図である。
【図4】符号列“01011”のNRZ信号による表現を示す図である。
【図5】符号列“01011”のNRZI信号による表現を示す図である。
【図6】2進数の「0」に対応する符号語“0010001001000000”をローレベルから始まるNRZI信号で表現した場合のDSVの変化を示す図である。
【図7】同じくその符号語をハイレベルから始まるNRZI信号で表現した場合のDSVの変化を示す図である。
【符号の説明】
1,4,7:レジスタ 2:ROM
3:排他的論理和(EOR)回路
5:符号反転回路 6:加算器
Claims (2)
- 変換表を用いてデジタルデータを符号語に変換し、NRZI信号として出力するデジタル変調装置におけるDSV算出方法であって、
使用する全種類のデータに対応する符号語と、その各符号語の終端でのDSVとを記憶し、
入力されるデジタルデータを順次変換した符号語毎に、その符号語をNRZI信号に変換したときの終端での値がハイレベルかローレベルかを、該符号語の各ビットと直前の符号語をNRZI信号に変換したときの終端での値の判別結果1ビットとからなるパラレルデータに対するビット単位の排他的論理和処理によって判別し、
その判別結果がローレベルのときには、当該符号語の終端でのDSVの正負の符号をそのままにし、前記判別結果がハイレベルのときには、当該符号語の終端でのDSVの正負の符号を反転させ、
前記順次変換される各符号語の終端でのDSVを上記判別結果に応じた反転処理後に累積加算することを特徴とするDSV算出方法。 - 変換表を用いてデジタルデータを符号語に変換し、NRZI信号として出力するデジタル変調装置におけるDSV算出装置であって、
使用する全種類のデータに対応する符号語と、その各符号語の終端でのDSVとを記憶する記憶手段と、
入力されるデジタルデータを順次変換した符号語毎に、その符号語をNRZI信号に変換したときの終端での値がハイレベルかローレベルかを、該符号語の各ビットと直前の符号語をNRZI信号に変換したときの終端での値の判別結果1ビットとからなるパラレルデータに対するビット単位の排他的論理和処理によって判別する判別手段と、
該判別手段の判別結果がハイレベルのときにのみ、前記記憶手段から出力される当該符号語の終端でのDSVの正負の符号を反転させる符号反転手段と、
前記記憶手段から前記デジタルデータの符号語への変換に伴って出力され、前記符号反転手段によって処理されたDSVを累積加算する加算手段と
からなることを特徴とするDSV算出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31054398A JP3615063B2 (ja) | 1998-10-30 | 1998-10-30 | デジタル変調装置におけるdsv算出方法およびその装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31054398A JP3615063B2 (ja) | 1998-10-30 | 1998-10-30 | デジタル変調装置におけるdsv算出方法およびその装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000138590A JP2000138590A (ja) | 2000-05-16 |
JP3615063B2 true JP3615063B2 (ja) | 2005-01-26 |
Family
ID=18006510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31054398A Expired - Fee Related JP3615063B2 (ja) | 1998-10-30 | 1998-10-30 | デジタル変調装置におけるdsv算出方法およびその装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3615063B2 (ja) |
-
1998
- 1998-10-30 JP JP31054398A patent/JP3615063B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000138590A (ja) | 2000-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3985173B2 (ja) | 変調装置および方法、復調装置および方法、並びにデータ格納媒体 | |
US6079041A (en) | Digital modulation circuit and digital demodulation circuit | |
JP2002271205A (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置 | |
JP3243140B2 (ja) | データ変換方式 | |
US20070018870A1 (en) | Modulation system | |
JP3935217B2 (ja) | mビット情報ワードのシーケンスから変調信号への変換 | |
JPH11177432A (ja) | 変調装置および方法、並びに提供媒体 | |
JP2000149457A (ja) | 変調装置および方法、復調装置および方法、並びに提供媒体 | |
JP3091497B2 (ja) | デジタル変調方法,デジタル変調回路,デジタル復調回路およびデジタル復調方法 | |
US6670896B2 (en) | Method and apparatus for modulating and demodulating digital data | |
JP3951441B2 (ja) | 符号状態判定方法および符号化装置 | |
JP3615063B2 (ja) | デジタル変調装置におけるdsv算出方法およびその装置 | |
JPS58139313A (ja) | デイジタル磁気記録再生装置 | |
JPH11177433A (ja) | 復調装置および方法、並びに提供媒体 | |
US5870040A (en) | 8/9 Coding apparatus and method of same | |
JP3239663B2 (ja) | 変調方法、変調装置及び復調装置 | |
JPH07245565A (ja) | 信号変調方法及び信号変調回路 | |
JP3498771B2 (ja) | 変調装置および方法 | |
JP4005616B2 (ja) | デジタル変調装置およびデジタル変調方法 | |
JPH11154873A (ja) | 符号化回路、符号化方法、ディジタル信号伝送装置およびディジタル磁気記録装置 | |
JP3611359B2 (ja) | Efm変調装置 | |
JP4479855B2 (ja) | 変調装置、変調方法、記録媒体 | |
JP3135567B2 (ja) | Nrz2進入力信号評価回路および方法 | |
JP3243137B2 (ja) | データ変換方法 | |
JP2000068849A (ja) | 変調装置および方法、復調装置および方法、並びに提供媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041028 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |