DE19733738A1

DE19733738A1 - Fehlerkorrekturvorrichtung und Verfahren eines digitalen Verarbeitungssystems

Info

Publication number: DE19733738A1
Application number: DE19733738A
Authority: DE
Inventors: Yoon-Woo Lee
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1996-08-06
Filing date: 1997-08-04
Publication date: 1998-06-10
Anticipated expiration: 2017-08-05
Also published as: GB2316584A; KR100229015B1; KR19980014002A; GB9716433D0; CN1173668A; DE19733738B4; US6029266A; CN1087084C; JPH1093446A; GB2316584B

Description

HINTERGRUND DER ERFINDUNG GEBIET DER ERFINDUNG

Die vorliegende Erfindung bezieht sich auf eine Fehlerkorrek turvorrichtung und ein Verfahren eines digitalen Verarbei tungssystems, und insbesondere auf eine Vorrichtung und ein Verfahren, das sowohl ein Löschen (erasure) als auch einen Fehler gleichzeitig korrigieren kann.

BESCHREIBUNG DES STANDES DER TECHNIK

In einem digitalen Datenübertragungssystem werden zu übertra gende Daten moduliert und kodiert. In einem digitalen Daten empfangssystem werden zu empfangende Daten demoduliert und dekodiert. Ein digitales Datenaufzeichnungs-/Daten wiedergabesystem moduliert und kodiert Daten, so wie sie auf einem Aufzeichnungsmedium aufgezeichnet werden sol len, und demoduliert und dekodiert die modulierten und ko dierten Daten, um die aufgezeichneten Daten wiederzugeben. Nachfolgend wird das digitale Aufzeichnungs-/Wiedergabesystem als Beispiel eines digitalen Verarbeitungssystems erläutert.

Bei der Wiedergabe der aufgezeichneten Daten im digitalen Aufzeichnungs-/Wiedergabesystem sollte ein Fehler, der wäh rend eines Dekodierverfahrens erzeugt werden kann, korrigiert werden, um die Daten exakt wiederzugeben. Fig. 1 ist ein Blockdiagramm, das einen Signalverarbeitungsfluß für das Wiedergeben der aufgezeichneten Daten im digitalen Aufzeich nungs-/Wiedergabesystem zeigt.

Bezieht man sich auf Fig. 1, so bezeichnet ein Kopf 111 einen Aufzeichnungs-/Wiedergabekopf eines Kanals A und ein Kopf 131 bezeichnet einen Aufzeichnungs-/Wiedergabekopf eines Kanals B. Die Elemente 111-122 für das Wiedergeben der aufgezeichne ten Daten durch Zugriff auf die Daten des Kanals A haben die gleiche Form wie die Elemente 131-142 für das Wiedergeben der aufgezeichneten Daten durch Zugriff auf die Daten des Kanals B. Aus praktischen Gründen erfolgt eine Beschreibung auf der Basis eines Weges, der die aufgezeichneten Daten durch den Kanal A wiedergibt. Der Kopf 111 des Kanals A liest Daten vom Aufzeichnungsmedium. Ein Verstärker 112 verstärkt ein Signal, das vom Kopf 111 gelesen wird. Eine PLL (Phasenverriegelungsschleife) 113 reproduziert einen Takt aus dem verstärkten Signal und liefert den reproduzierten Takt zusammen mit Daten an den Demodulator 114. Der Demodulator 114 wandelt die empfangenen seriellen Daten in parallele Daten und demoduliert bei der Aufzeichnung modulierte Daten in 8 Bit Ursprungsdaten. Ein Synchrondetektor 116 detektiert ein Synchronisiersignal aus dem aufeinanderfolgenden Daten strom der parallelen Daten. Ein C2-Dekodierer 117 und ein C1-Dekodier 118, die einen Fehlerkorrigierer darstellen, korri gieren einen Fehler der empfangenen Daten gemäß dem erkannten Synchronisiersignal, das vom Synchrondetektor 116 erzeugt wurde. Es gibt ein Löschen, das die Position der Fehlerdaten wissen kann, und einen Fehler, der nicht die Position der Fehlerdaten weiß. Der Betrieb des C2-Dekodierers 117 und des C1-Dekodierers 118 werden später unter Bezug auf Fig. 2 be schrieben. Ein CRC-(Zyklischer Redundanzkode)-Teil 119 bestä tigt, ob die Fehlerdaten normal durch den C2-Dekodierer 117 und den C1-Dekodierer 118 korrigiert wurden. Ein TBC-(Zeit basiskorrektur)-Teil 120 eliminiert ein Zittern, das in den Daten enthalten ist, die vom CRC-Teil 119 erzeugt werden. Ein Entumstellungsteil 121 ordnet Daten, die vom TBC-Teil 120 erzeugt werden, in das ursprüngliche Datenformat um. Ein Ver steckteil 122 wandelt Daten, die keinen Fehler korrigieren, von den neuangeordneten Daten für den Menschen unbemerkt in einen Wert um, der ähnlich den ursprünglichen Daten ist. Ein Multiplexer 151 multiplext Daten, die vorn Versteckteil 122 des Kanals A und eines Versteckteils 142 des Kanals B erzeugt werden. Ein Digital-Analog-(D/A)-Wandler 152 wandelt die gemultiplexten Daten in ein analoges Signal. Ein Tiefpaß filter (LPF) 152 führt eine Tiefpaßfilterung des analogen Signals zu einem Sprachsignalband durch.

Fig. 2 zeigt eine konventionelle Fehlerkorrekturvorrichtung für das Implementieren einer Fehlerkorrekturfunktion in Fig. 1. Die Fehlerkorrekturfunktion wird durch die Elemente 114-118 des Kanals A und die Elemente 134-138 des Kanals B durch geführt. Der Demodulator 114 empfängt die seriellen Daten, die vom Kopf 111 des Kanals A wiedergegeben werden, wandelt die seriellen Daten in parallele 8 Bit Daten und demoduliert die Daten, die bei der Aufzeichnung moduliert wurden, in die ursprünglichen Daten. Der Demodulator 114 ist konstruiert, wie das in Fig. 3 gezeigt ist. Es wird angenommen, daß ein Modulationskode der Daten, die im Aufzeichnungsmedium aufge zeichnet sind, einen acht-zu-sechzehn-Modulationsplus-Kode für das Umwandeln der 8 Bit Daten in 16 Bit Daten verwendet. Bezieht man sich auf Fig. 3, so empfängt der Seriell-/Paral lel-Wandler 311 die seriellen Daten, die durch einen seriellen Takt S_CLK wiedergegeben werden, und wandelt die empfangenen Daten durch einen parallelen Takt P_CLK in die parallelen 8 Bit Daten. Eine Speichersteuerung 311 empfängt die parallelen 8 Bit Daten, die vom Seriell/Parallelwandler 311 erzeugt wurden, ordnet die paralleler 8 Bit Daten in parallele 16 Bit Daten neu an und erzeugt ein Speicherlese freigabesignal, das mit dem parallelen 16 Bit Daten Daten synchronisiert ist. Ein ROM (Nur-Lese-Speicher) 313 umfaßt eine Demodulationsdatentabelle und empfängt die 16 Bit Daten, die von der Speichersteuerung 312 erzeugt wurden, als eine Adresse. In diesem Fall werden, da 2⁸ Kodeworte unter 2¹⁶ Kodeworte verwendet werden, 2⁸ korrekte Umwandlungsdaten in der Demodulationsdatentabelle des ROM 313 gespeichert, und "00" und "FF" werden in den verbleibenden Gebieten der Demo dulationsdatentabelle gespeichert. Der ROM 313 empfängt die 16-Bit Daten, die von der Speichersteuerung 312 erzeugt wer den, als die Adresse, und er wird aktiviert, wenn das Spei cherlesefreigabesignal von der Speichersteuerung 312 erzeugt wird, um somit Daten zu lesen, die in einer entsprechenden Adresse gespeichert sind. Ein Verriegeler 314 verriegelt Demodulationsdaten, die vom ROM 313 erzeugt werden, durch den parallelen Takt P_CLK und liefert die verriegelten Demodula tionsdaten an den Synchrondetektor 116. Somit demoduliert der Demodulator 114 16-Bit Modulationsdaten, die vom Aufzeich nungsmedium wiedergegeben werden, in ursprüngliche 8 Bit Daten.

Der Synchrondetektor 116 erkennt Synchronisierdaten der Demo dulationsdaten, die vom Demodulator 114 erzeugt werden, und erzeugt die erkannten Synchronisierdaten. Der C2-Dekodierer 117 korrigiert einen Fehler von den erkannten Synchronisier daten. Wenn Daten vorhanden sind, die nicht den Fehler korri gieren, so erzeugt der C2-Dekodierer 117 entsprechende Daten und ein Fehlerflag. Der C1-Dekodierer 118 empfängt ein Aus gangssignal des C2-Dekodierers 117 und erzeugt endgültig korrigierte Daten durch die Korrekturfehlerdaten und die Löschdaten. Der C2-Dekodierer 117 und der C1-Dekodierer 118 können einen AHA4310, AHA4510, AHA4810 oder AHA4010 verwen den, wobei es sich dabei um einen Reed-Solomon ECC Koprozes sor IC, hergestellt von Advanced Hardware Architectures Co., handelt.

Im Betrieb können Daten, die in eine digitale Form umgewan delt und dann aufgezeichnet/wiedergegeben oder gesendet wur den, einen Fehler durch einen externen Einfluß während der Verarbeitung aufweisen. Um den Fehler der Daten zu korrigie ren, wird im allgemeinen ein Fehlerkorrekturkode (ECC) er zeugt. Der Fehler bedeutet einen allgemeinen Fehler und einen Fehler ohne ein Fehler-Flag. Es wird angenommen, daß ein C1-Kode und ein C2-Kode als Fehlerkorrekturkode verwendet wer den. Der aktuell bei den meisten digitalen Aufzeichnungs-/Wieder gabevorrichtungen verwendete Fehlerkorrekturkode ist ein Reed-Solomon-Kode. Im digitalen Verarbeitungssystem, das den Reed-Solomon-Kode verwendet, wird eine Fehlerkorrektur funktion durch eine Einheit eines Blockkodes ausgeführt, wie das in Fig. 4 gezeigt ist. Das heißt, bei der Dekodierung der Demodulationsdaten durch die Einheit des Blockkodes korri giert der C2-Dekodierer 117 den Datenfehler durch die Zeilen einheit des Blockkodes. Der C1-Dekodierer 118 korrigiert den Datenfehler durch die Spalteneinheit des Blockkodes. Beim Korrigieren der Fehler werden nämlich Daten und der C2-Kode durch die Zeileneinheit analysiert und dann werden Daten und der C1-Kode durch die Spalteneinheit analysiert.

Daten, die gemäß dem Kanal umgewandelt wurden, werden im Demodulator 114 in Quelldaten umgewandelt. Der umgewandelte Datenstrom wird an den C2-Dekodierer 117 geliefert, um einen Fehler zu korrigieren, der im Inneren des Datenstroms erzeugt wurde. Der C2-Dekodierer 117 korrigiert den Fehler durch das Ausführen eines Dekodierbetriebs. Wenn kein Fehler innerhalb eines Kodes vorhanden ist, oder wenn ein Fehler vorhanden ist, der korrigiert werden kann, so korrigiert der C2-Deko dierer 117 den Fehler und erzeugt fehlerkorrigierte Daten. Wenn ein Fehler vorhanden ist, der nicht korrigiert werden kann, liefert der C2-Dekodierer 117 das Fehlerflag an den C1-Dekodierer 118 zusammen mit den ursprünglichen Daten. Der C1-Dekodierer 118 führt den Dekodierbetrieb mit dem Fehler und dem Löschen unter Verwendung der Daten und dem Fehlerflag, das vom C2-Dekodierer 117 erzeugt wird, durch. Im allgemeinen kann der Reed-Solomon-Kode den Fehler durch die Hälfte der zusätzlichen Information korrigieren und er kann das Löschen durch die Länge der zusätzlichen Information korrigieren.

Typischerweise umfaßt der Fehler, der erzeugt wird, wenn die digitalen Daten gesendet oder aufgezeichnet/wiedergegeben werden, zwei Typen. Ein Typ ist ein Zufallsfehler und der andere Typ ist ein Impulsfolgenfehler, der Fehler aufeinan derfolgend erzeugt. Um diese Fehler wirksam zu bekämpfen, wird ein Blockkode oder ein Produktkode verwendet. In den obigen Beispielen wird angenommen, daß der C1-Kode oder der C2-Kode verwendet werden. Die konventionelle Fehlerkorrektur vorrichtung der Fig. 2 korrigiert den Fehler im C2-Kode des in Fig. 4 gezeigten Blockkodes und sie korrigiert den Fehler und das Löschen im C1-Kode. Wenn sich unter den vom Demodula tor 114 reproduzierten Daten irgendein Fehler befindet, wird, wenn keine Umwandlungsdaten, die den Daten entsprechen, die den Fehler aufweisen, in der Demodulationsdatentabelle des ROM 313 vorhanden sind, "00" oder "FF" erzeugt. Es wird je doch das Fehlerflag, das anzeigt, daß ein Fehler vorhanden ist, vom Demodulator 114 nicht erzeugt. Somit empfängt der C2-Dekodierer 117 nicht das Fehlerflag vom Demodulator 114 und kann somit das Löschen nicht korrigieren. Wie oben ausge führt wurde, korrigiert der Reed-Solomon-Kode den Fehler durch die Hälfte der zusätzlichen Information und er korri giert das Löschen durch die Länge der zusätzlichen Informa tion. Die zusätzliche Information des C2-Kodes beträgt 10 Byte und die des C1-Kode 16 Byte, wie der in Fig. 4 gezeigt ist. Somit beträgt, wenn der C2-Dekodierer 117 nur den Fehler korrigiert, und der C1-Dekodierer 118 den Fehler und das Löschen korrigiert, die Menge der Fehler pro Block, die kor rigiert werden können, C2 = 5 × 208 = 1040 Byte und C1 = 16 × 172 = 2752 Bytes. Der C2-Dekodierer 117 und der C1-Dekodierer 118 können jedoch sowohl den Fehler als auch das Löschen korrigieren. In der konventionellen Fehlerkorrekturvorrich tung wird der Impulsfolgenfehler im zweiten Kode korrigiert. Wenn das Löschen sogar im ersten Kode korrigiert werden kann, wird die Fehlerkorrekturfähigkeit stark verbessert.

ZUSAMMENFASSUNG DER ERFINDUNG

Eine Aufgabe der vorliegenden Erfindung besteht darin, eine Vorrichtung und ein Verfahren zu liefern, die die Fehlerkor rekturleistung erhöhen können durch Korrigieren eines Fehlers und eines Löschens in beiden Kodes in einem digitalen Verar beitungssystem, das zwei Fehlerkorrekturkodes verwendet.

Gemäß einem Aspekt der Erfindung umfaßt eine Fehlerkorrektur vorrichtung eines digitalen Verarbeitungssystems einen Demo dulator für das Demodulieren von Kanaldaten in Quelldaten und das Erzeugen eines Fehlerflags, wenn ein Fehler während der Demodulation auftritt, einen Synchrondetektor für das Empfan gen des Fehlerflags und das Demodulieren von Daten, die vom Demodulator erzeugt werden und das Erkennen eines Synchroni siersignals, um Daten durch eine Einheit eines Kodes, der einen Fehler korrigieren kann, zu unterscheiden, einen ersten Dekodierer für das Dekodieren der Demodulationsdaten und des Fehlerflags durch eine Einheit einer Zeile durch das Synchro nisiersignal, um einen Fehler und ein Löschen zu korrigieren, und einen zweiten Dekodierer für das Dekodieren der Demodula tionsdaten und des Fehlerflags durch eine Einheit einer Spal te durch das Synchronisiersignal, um einen Fehler und ein Löschen zu korrigieren.

Die vorliegende Erfindung wird insbesondere unter Bezug auf die angefügten Zeichnungen beschrieben.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Blockdiagramm, das einen Signalverarbeitungs fluß eines digitalen Aufzeichnungs-/Wiedergabesystems zeigt;

Fig. 2 ist ein Blockdiagramm, das eine konventionelle Fehler korrekturvorrichtung in Fig. 1 zeigt;

Fig. 3 ist ein Blockdiagramm, das einen in Fig. 2 gezeigten Demodulator zeigt;

Fig. 4 ist ein Diagramm, das eine Konstruktion eines Block kodes zeigt, der im digitalen Aufzeichnungs-/Wiedergabesystem der Fig. 1 verwendet wird;

Fig. 5 ist ein Blockdiagramm, das eine Fehlerkorrekturvor richtung gemäß der vorliegenden Erfindung zeigt; und

Fig. 6 ist ein Blockdiagramm, das den in Fig. 5 gezeigten Demodulator zeigt.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

Fig. 5 zeigt eine Fehlerkorrekturvorrichtung eines digitalen Verarbeitungssystems gemäß der vorliegenden Erfindung. Die in Fig. 5 gezeigte Fehlerkorrekturvorrichtung kann im digitalen Verarbeitungssystem der Fig. 1 verwendet werden und ist auf dem Weg eines Kanals A und eines Kanals B positioniert.

Bezieht man sich auf Fig. 5 so wandelt ein Demodulator 511 serielle Daten, die von einer PLL eines entsprechenden Kanals erzeugt werden, in parallele Daten und demoduliert modulierte Daten in ursprüngliche Daten. Der Demodulator 511 unterschei det auch, ob ein Fehler in den Daten, die beim Wiedergeben erzeugt werden, vorhanden ist, und erzeugt ein Fehlerflag, wenn ein Fehler vorhanden ist. Somit erzeugt der Demodulator 511 8 Bit Demodulationsdaten und das Fehlerflag. Der Demodu lator 511 ist konstruiert, wie das in Fig. 6 gezeigt ist. Es wird angenommen, daß ein Modulationskode von Daten, die auf einem Aufzeichnungsmedium aufgezeichnet werden, ein Acht-zu-Sech zehn-Modulations-Plus-Kode für das Umwandeln von 8 Bit Daten in 16 Bit Daten ist. Bezieht man sich auf Fig. 6, so empfängt ein Seriell/Parallel-Wandler 611 serielle Daten, die durch einen seriellen Takt S_CLK wiedergegeben werden, und wandelt Daten, die durch den parallelen Takt P_CLK erzeugt werden, in parallele 8 Bit Daten um. Eine Speichersteuerung 612 empfängt die parallelen 8 Bit Daten, die von Seri ell/Parallel-Wandler 611 durch den parallelen Takt P_CLK erzeugt werden, wandelt die parallelen 8 Bit Daten in paral lele 16 Bit Daten um, und erzeugt ein Speicherlesefreigabe signal, das mit den parallelen 16 Bit Daten synchronisiert ist. Ein ROM 613 umfaßt eine Demodulationsdatentabelle und empfängt die 16 Bit Daten, die von der Speichersteuerung 612 erzeugt werden, als Adresse. In diesem Fall werden, da 2⁸ Kodeworte unter 2¹⁶ Kodeworten verwendet werden, 2⁸ korrekte Umwandlungsdaten in der Demodulationsdatentabelle des ROM 613 gespeichert, und "00" oder "FF" werden in den übrigen Gebie ten der Demodulationsdatentabelle gespeichert. Somit empfängt der ROM 613 die 16 Bit Daten, die von der Speichersteuerung 612 empfangen werden, als die Adresse und er wird aktiviert, wenn das Speicherlesefreigabesignal von der Speichersteuerung 612 erzeugt wird, um somit Daten zu lesen, die in einer ent sprechenden Adresse gespeichert sind. Eine Verriegelung 615 verriegelt Demodulationsdaten, die vom ROM 613 erzeugt wer den, durch den parallelen Takt P_CLK und liefert die verrie gelten Demodulationsdaten an einen Synchrondetektor 512. Ein anderer ROM 614 umfaßt eine Demodulationsfehlerflagtabelle. Die Demodulationsfehlerflagtabelle speichert "0" in 2⁸ Kode wortgebieten, wobei "1" in den anderen Gebieten gespeichert ist. Wenn das Fehlerflag "1" ist, so zeigen die aktuellen Daten einen Fehlerzustand an. Wenn das Fehlerflag "0" ist, so zeigen die aktuellen Daten einen normalen Zustand an. Das ROM 614 empfängt die 16-Bit Daten, die von der Speichersteuerung 612 erzeugt werden, als die Adresse und erzeugt das Fehler flag der entsprechenden Adresse, wenn des Speicherlesefreiga besignal von der Speichersteuerung 612 erzeugt wird. Eine Verriegelung 616 liefert das Fehlerflag, das vom ROM 614 erzeugt wird, an den Synchrondetektor 512. Wenn Daten mit Ausnahme der 28 Kodeworte, die tatsächlich unter den 216 Kodeworten verwendet werden, einen Fehler aufweisen, liefert der Demodulator 511 "00" oder "FF" der 8 Bits zu einem Daten bus und erzeugt gleichzeitig das Fehlerflag eines Bits. Somit demoduliert der Demodulator 511 16 Bit Modulationsdaten, die von Aufzeichnungsmedium wiedergegeben werden, in die 8 Bit Ursprungsdaten und erzeugt gleichzeitig entsprechende Daten und das Fehlerflag, wenn Fehlerdaten auftauchen.

Der Synchrondetektor 512 detektiert Synchronisierdaten der Demodulationsdaten, die vom Demodulator 511 erzeugt werden, und erzeugt das Fehlerflag zusammen mit den erkannten Syn chronisierdaten. Ein C2-Dekodierer 513 korrigiert einen Feh ler und ein Löschen durch Prüfen der detektierten Synchroni sierdaten und des Fehlerflags und erzeugt entsprechende Da ten, die den Fehler und das Fehlerflag nicht korrigieren. Ein C1-Dekodierer 514 empfängt ein Ausgangssignal des C2-Dekodie rers 513 und erzeugt endgültig korrigierte Daten durch Kor rektur der Fehlerdaten und der Löschdaten. Der C2-Dekodierer 513 und der C1-Dekodierer 514 können einen AHA4310, AHA4510, AHA4810 oder AHA4010 verwenden, wobei es sich um einen Reed-Solomon ECC Koprozessor-IC handelt, der von Advanced Hardware Architectures Co. hergestellt wird.

Im Betrieb empfängt der Demodulator 511 die reproduzierten seriellen Daten und wandelt die seriellen Daten in parallele Daten um, wie das in Fig. 6 gezeigt ist. Die reproduzierten seriellen Daten sind 16-Bit Modulationsdaten. Der Seri ell/Parallel-Wandler 611 wandelt die 16-Bit Modulationsdaten in parallele 8 Bit Daten. Die Speichersteuerung 612 ordnet die parallelen 8 Bit Daten in parallele 16 Bit Daten. Der ROM 613 hat die Demodulationsdatentabelle und liest die 8 Bit Demodulationsdaten, die in einer Position gespeichert sind, die durch die Speichersteuerung 612 bezeichnet ist. Der ROM 614 umfaßt die Fehlerflagtabelle und liest das 1 Bit Fehler flag, das in einer Position gespeichert ist, die durch die Speichersteuerung 612 bezeichnet wird. Somit demoduliert der Demodulator 511 die 16 Bit Modulationsdaten in die 8 Bit Daten. Wenn ein Fehler auftritt, so setzt der Demodulator 511 das Fehlerflag. Ein Kanalkode, der in der bevorzugten Ausfüh rungsform der vorliegenden Erfindung verwendet wird, ist der Acht-zu-Sechzehn-Plus-Kode und er hat eine feste Länge, die zu den 16-Bit Kanaldaten von den 8-Bit Kanaldaten geändert wird. Das heißt, es werden nur 2⁸ Kodes unter 2¹⁶ Kodes ge sendet oder aufgezeichnet/wiedergegeben. Wenn ein Fehler unter den wiedergegebenen Daten auftritt und somit ein Kode zu einem anderen Kode geändert wird, so kann nicht beurteilt werden, ob der Fehler auftritt. Wenn jedoch ein Kode in einen nicht verwendeten Kode geändert wird, so kann das Auftreten des Fehlers beurteilt werden. Somit wird der ROM 614 für das Speichern der Fehlerflagtabelle mit dem ROM 613 verriegelt, um eine Zugangsoperation durchzuführen. Wenn der nicht ver wendete Kode bezeichnet wird, so wird ein Fehlerflag gesetzt.

Die 8-Bit Paralleldaten und das Ein-Bit-Fehlerflag, das vom Demodulator 511 erzeugt wird, werden an den Synchrondetektor 512 geliefert. Der Synchrondetektor 512 detektiert das Syn chronisiersignal von dem gesendeten oder wiedergegebenen Datenstrom und erzeugt das detektierte Synchronisiersignal zur Unterscheidung von Daten durch eine Einheit eines Kodes, der den Fehler und das Löschen durch den C2-Dekodierer 513 korrigieren kann. Der Synchrondetektor 512 liefert die Daten und das Fehlerflag an den C2-Dekodierer 513 zusammen mit dem detektierten Synchronisiersignal. Der C2-Dekodierer 513 kor rigiert den Fehler und das Löschen durch Verwenden der Daten und des detektierten Synchronisiersignals, das vom Synchron detektor 512 erzeugt wird. Im Blockkode, der in Fig. 4 ge zeigt ist, kann, da Zusatzinformation von 10 Bytes in Rich tung der Zeile vorhanden ist, der C2-Dekodierer 513 5 Fehler und 10 Löschungen korrigieren. Das heißt, da der Demodulator 511 die Demodulationsdaten und das Fehlerflag erzeugt, kann der C2-Dekodierer 513 gleichzeitig den Fehler und das Löschen korrigieren. Da die zusätzliche Information 10 Bytes in Rich tung der Zeile beträgt, kann der C2-Dekodierer 513 maximal 10 Löschungen korrigieren. Wenn ein Fehler vorhanden ist, der nicht durch den C2-Dekodierer 513 korrigiert werden kann, so liefert der C2-Dekodierer 513 entsprechende Daten und das Fehlerflag an den C1-Dekodierer 514. Der C1-Dekodierer 514 korrigiert schließlich den Fehler. In dem in Fig. 4 gezeigt Blockkode kann, da Zusatzinformation von 16 Bytes in Richtung der Spalte positioniert ist, der C1-Dekodierer 514 16 Löschungen korrigieren.

Somit wird im digitalen Verarbeitungssystem, das zwei Deko dierer für das Ausführungen der Fehlerkorrekturfunktion hat, da die jeweiligen Dekodierer beide den Fehler und die Löschung korrigieren können, die Fehlerkorrekturfunktion verbessert. Wenn das Löschen des in Fig. 4 gezeigten Block kodes korrigiert wird, kann der C2-Dekodierer 513 das Löschen von C2 = 10 × 208 = 2080 Bytes korrigieren und der C1-Deko dierer 514 kann das Löschen von C1 = 16 × 172 = 2752 Bytes korrigieren.

Obwohl das digitale Verarbeitungssystem, das zwei Dekodierer hat, gezeigt und beschrieben wurde, können die obigen Prinzi pien auf das System angewandt werden, das drei Dekodierer oder mehr hat.

Wie vorher erwähnt wurde, kann das digitale Verarbeitungssy stem, das zwei Dekodierer umfaßt, die Zahl der Fehler, die im C2-Kode korrigiert werden können, erhöhen. In einem solchen Fall besteht arithmetisch ein doppelter Fehlerkorrekturef fekt, aber die Belastung des Korrigierens des Fehlers im C1-Kode kann relativ vermindert werden, da viele Fehler im C2-Kode korrigiert werden. Somit wird die Wahrscheinlichkeit, daß ein Fehler erzeugt wird, der nicht korrigiert werden kann, stark vermindert.

Claims

1. Fehlerkorrekturvorrichtung eines digitalen Verarbeitungs systems mit:
einem Demodulator für das Demodulieren von Kanaldaten in Quelldaten und das Erzeugen eines Fehlerflags, wenn ein Feh ler während der Demodulation auftritt;
einem Synchrondetektor für das Empfangen des Fehlerflags und der Demodulationsdaten, die vom Demodulator erzeugt wer den, und dem Detektieren eines Synchronisiersignals, um Daten durch eine Einheit eines Kodes, der einen Fehler korrigieren kann, zu unterscheiden;
einen ersten Dekodierer für das Dekodieren der Demodula tionsdaten und des Fehlerflags durch eine Einheit von Zeilen durch das Synchronisiersignal, um einen Fehler und ein Lö schen zu korrigieren; und
einen zweiten Dekodierer für das Dekodieren der Demodu lationsdaten und des Fehlerflags durch eine Einheit von Säu len durch das Synchronisiersignal, um einen Fehler und ein Löschen zu korrigieren.

2. Fehlerkorrekturvorrichtung eines digitalen Verarbeitungs systems nach Anspruch 1, wobei der Demodulator einen ersten Speicher, der eine Demodulationsdatentabelle für das Spei chern der Demodulationsdaten hat, und einen zweiten Speicher, der eine Fehlerflagtabelle für das Speichern des Fehlerflags hat, umfaßt, und die Demodulationsdaten und das Fehlerflag durch Empfangen von Acht-zu-Sechzehn-Modulationsdaten als Adresse der ersten und zweiten Speichers erzeugt.

3. Fehlerkorrekturverfahren eines digitalen Verarbeitungssy stems, das folgende Schritte umfaßt:
Demodulieren von Kanaldaten zu Quelldaten und Erzeugen eines Fehlerflags, wenn ein Fehler während der Demodulation auftritt;
Empfangen des Fehlerflags und der Demodulationsdaten und Erkennen eines Synchronisiersignals, um Daten durch eine Ein heit eines Kodes, der einen Fehler korrigieren kann, zu un terscheiden;
Dekodieren der Demodulationsdaten und des Fehlerflags durch eine Einheit einer Zeile durch das Synchronisiersignal, um einen Fehler und ein Löschen zu korrigieren; und
Dekodieren der Demodulationsdaten und des Fehlerflags durch eine Einheit einer Spalte durch das Synchronisiersig nal, um einen Fehler und ein Löschen zu korrigieren.

4. Fehlerkorrekturverfahren eines digitalen Verarbeitungssy stems nach Anspruch 3, wobei der Demodulationsschritt folgen de Schritte umfaßt:
Neuanordnen der Acht-zu-Sechzehn-Modulationsdaten, die von einer Einheit empfangen werden, von 8 Bit auf 16 Bit Daten;
Anwenden der neu angeordneten 16 Bit Daten als Adresse einer Demodulationsdatentabelle eines ersten Speichers für das Speichern der Demodulationsdaten, um die Demodulationsda ten zu erzeugen; und
Anwenden der neu angeordneten 16-Bit Daten als eine Adresse einer Fehlerflagtabelle eines zweiten Speichers für das Speichern des Fehlerflags, um das Fehlerflag zu erzeugen.