JPH048979B2 - - Google Patents

Info

Publication number
JPH048979B2
JPH048979B2 JP57072794A JP7279482A JPH048979B2 JP H048979 B2 JPH048979 B2 JP H048979B2 JP 57072794 A JP57072794 A JP 57072794A JP 7279482 A JP7279482 A JP 7279482A JP H048979 B2 JPH048979 B2 JP H048979B2
Authority
JP
Japan
Prior art keywords
error
bits
data
symbol
symbols
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57072794A
Other languages
English (en)
Other versions
JPS58190147A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP7279482A priority Critical patent/JPS58190147A/ja
Publication of JPS58190147A publication Critical patent/JPS58190147A/ja
Publication of JPH048979B2 publication Critical patent/JPH048979B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes

Description

【発明の詳細な説明】 この発明は、エラー訂正可能なデータ復号方法
に関し、特にエラー訂正動作が誤つたものとなる
おそれを低減するようにしたものである。
一例として符号長mが6ビツトで、リード・ソ
ロモン符号の場合に対してこの発明を適用した例
について説明する。
例えば(d=3)のリード・ソロモン符号
(10,8)(符号長が10、情報点が8)の場合、パ
リテイ検査行列Hは、下記に示すものとなる。
H=1 α91 α81 α71 α61 α51 α41 α31 α21 α1 α0 ここで、αは、GF(28)の原始元であつて、
(α8+α4+α3+α2+1=0)のものである。
第1図は、送信側の符号化回路の構成を示し、
1シンボルが6ビツトのデータが供給され、0付
加回路1において、ダミービツトとして、各シン
ボルの上位の2ビツトに0が付加されて、1シン
ボルが8ビツトとされる。0を付加するのは、上
位に限らず、下位など他の位置でも良い。この1
シンボルが8ビツトに変換されたデータがリー
ド・ソロモン符号のパリテイ発生回路2に供給さ
れ、8ビツトのパリテイ(2シンボル)が形成さ
れる。
1シンボルが6ビツトの入力データが遅延回路
3を介して混合回路4に供給され、パリテイと合
成され、出力データとして取り出される。この出
力データは、デイジタルテープレコーダ、デイジ
タルデイスクシステムなどの伝送系を介して伝送
される。
第2図は、受信側の構成を示し、受信(再生デ
ータ)が0付加回路5に供給される。この0付加
回路5は、パリテイシンボルを除くデータシンボ
ルの上位2ビツトにダミービツトとして0を付加
するものである。この処理を受けた受信データ
VTがエラー訂正回路6に供給される。受信デー
タVTを下記のようなベクトルで表現する。
VT=(W9,W8…………W2,W1,W0) ここで、W0及びW1は、パリテイであり、他の
W2〜W9の8個のシンボルは、上位の2ビツトに
0が付加されたものである。エラー訂正回路6で
は、前述のパリテイ検査行列Hと受信データとを
乗算することによつてエラーシンドロームS0,s1
が演算される。つまり H・V=S0 S1 このエラーシンドロームS0,S1が共に0の場合
には、エラーが無いと判断される。
また、1シンボルエラーの場合には、そのエラ
ーロケーシヨンをiとすると S0=ei S1=αi ei が成立する。そこで、エラーシンドロームS0,S1
が計算されると、次に、(S1/S0=αi)が計算され、 αiをiに変換するデータテーブルが書込まれた
ROMを用いることにより、エラーロケーシヨン
iが求められる。
1シンボルエラーの場合には、求められたエラ
ーロケーシヨンiが(0〜9)の何れかとなる。
これが成立しない場合は、2シンボル以上のエラ
ーである。
そして、エラーロケーシヨンiが0又は1の場
合、即ちパリテイシンボルW0又はW1の場合に
は、(iei=Wi)(但し、iは、受信シン
ボルを示す。)の演算でもつて、エラー訂正を行
なう。これがパリテイシンボルでない場合には、
エラーパターンei(エラーシンドロームS0に他な
らない)の上位の2ビツトが0かどうかが調べら
れる。
上述のように、データは、6ビツトのみを伝送
して上位の2ビツトを伝送していないので、エラ
ーパターンeiの上位の2ビツトが0であれば、1
シンボルエラーであると判定し、(iei=
Wi)でもつてエラー訂正を行なう。ここで、エ
ラーパターンeiの上位2ビツトの1ビツトでも0
でなければ、これは、2シンボル以上のエラーと
判定される。この例では、2シンボルのエラー
は、訂正可能である。
エラー訂正回路6の出力に現れるデータが2ビ
ツト除去回路7に供給され、上位の2ビツトのダ
ミービツトが除去され、1シンボルが6ビツトの
ものに戻される。また、エラー訂正回路6で訂正
できなかつたシンボルについては、これがエラー
であることを示すエラーポインタが付加されてお
り、次段の補間回路8において、前値ホールド或
いは平均値補間によつて補間され、出力データと
される。
上述の説明から理解されるように、1シンボル
が6ビツトであるので、GF(26)上で(α6+α+
1=0)となるαを用いてリード・ソロモン符号
による符号化を行なうのが普通であるが、この発
明を適用すれば、GF(28)上で符号化を行なうこ
とになる。したがつて、受信側では、エラーパタ
ーンeiの上位の2ビツトが0かどうかが調べら
れ、誤つたエラー訂正動作を防止することができ
る。つまり、2シンボル以上のエラーが1シンボ
ルエラーの条件を満足する場合もあり、このとき
は、エラー検出が誤つたものとなる。しかし、こ
の発明に依れば、エラーパターンを用いたチエツ
クによつてこのようなおそれをより少なくでき
る。
また、GF(26)上のリード・ソロモン符号化の
場合では、(S1/S0=αi)から変換されたiが
(10≦i≦62)のときに2シンボル以上のエラー
と判定されるのに対し、GF(28)上のリード・ソ
ロモン符号化の場合では、このiが(10≦i≦
254)のときに2シンボル以上のエラーと判定さ
れる。つまり、この発明によつて、2シンボル以
上のエラーと判定される範囲が広げられ、エラー
検出能力の向上が図られる。
第3図は、この発明が適用できるデータの一例
であるデイジタルオーデイオデイスク(コンパク
トデイスクと称される)のユーザーズビツトの構
成を示す。ユーザーズビツトは、デイスクに収録
されている曲、歌の解説や、歌手、作曲者の名前
などを表示したり、音声として発生するために用
いられるもので、R,S,T,U,V,Wの各チ
ヤンネルが存在している。この他に、曲の有無
や、曲の演奏時間などを示すPチヤンネル及びQ
チヤンネルも存在している。
このR〜Wの6チヤンネルの各々に含まれる6
ビツトを1シンボルとし、96シンボルが同期信号
で区切られている。デイスク上では、フレーム同
期信号の後にP,Q,R…………Wの8ビツトに
対応する14ビツトのユーザーズビツトが位置し、
その後にメインのデータが位置するようにされて
いる。
また、96シンボルが24シンボルずつに4分割さ
れ、この24シンボル毎にエラー訂正符号化が施さ
れる。例えば4個のパリテイシンボルが生成され
る(24,20)のリード・ソロモン符号が用いられ
る。この場合の符号化に対してこの発明が適用さ
れる。
以上述べたように、本願発明においてはデータ
復号時にダミーデータを付加してシンドロームを
求め、該シンドロームに基づいてエラーパターン
を求めることに加え、該得られたエラーパターン
のうちのダミービツトに対応する部分を符号化時
に用いたダミービツトと比較することべで該シン
ドロームに基づくデータ復号の信頼性を向上させ
ることができる。
【図面の簡単な説明】
第1図はこの発明が適用された符号化回路の一
例の構成を示すブロツク図、第2図はこの発明が
適用された復号化回路の一例の構成を示すブロツ
ク図、第3図はこの発明を適用しうるデータの一
例を示す略線図である。 2……パリテイ発生回路、6……エラー訂正回
路。

Claims (1)

    【特許請求の範囲】
  1. 1 1シンボルがmビツトのデータに対して(n
    −m)(n>m)の所定のダミービツトが付加さ
    れてエラー訂正符号器に供給され、GF(2n)(GF
    はガロア体)でエラー訂正コードが構成されてお
    り、このエラー訂正符号器で形成された冗長コー
    ドと上記1シンボルがmビツトから成るデータと
    を受信して復号を行うデータ復号方法において、
    上記ダミービツトを付加してパリテイ検査行列と
    乗算することでシンドロームを求めてエラーパタ
    ーンを生成し該エラーパターンのうちの上記ダミ
    ービツトに対応する部分と上記ダミービツトとを
    比較することでエラー検出を行なうことを特徴と
    するデータ復号方法。
JP7279482A 1982-04-30 1982-04-30 データ復号方法 Granted JPS58190147A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7279482A JPS58190147A (ja) 1982-04-30 1982-04-30 データ復号方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7279482A JPS58190147A (ja) 1982-04-30 1982-04-30 データ復号方法

Publications (2)

Publication Number Publication Date
JPS58190147A JPS58190147A (ja) 1983-11-07
JPH048979B2 true JPH048979B2 (ja) 1992-02-18

Family

ID=13499647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7279482A Granted JPS58190147A (ja) 1982-04-30 1982-04-30 データ復号方法

Country Status (1)

Country Link
JP (1) JPS58190147A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002062064A1 (fr) * 2001-01-30 2002-08-08 Matsushita Electric Industrial Co. Ltd. Procede de transmission, systeme de transmission, dispositif de transmission et dispositif de reception

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2606237B2 (ja) * 1987-10-22 1997-04-30 松下電器産業株式会社 伝送データ誤り訂正装置
JPH04114517A (ja) * 1990-09-04 1992-04-15 Matsushita Electric Ind Co Ltd データ伝送方法
JP2806662B2 (ja) * 1991-11-27 1998-09-30 日本電気株式会社 巡回冗長検査方法及び送信装置と受信装置
DE19954067B4 (de) * 1999-11-10 2009-05-07 Rohde & Schwarz Gmbh & Co. Kg Verfahren zum Messen der empfangsseitigen Bitfehlerrate eines DVB-Übertragungssystems
JP4485383B2 (ja) * 2005-03-03 2010-06-23 日本電信電話株式会社 データ送受信システム及びデータ送信装置
WO2007046491A1 (ja) * 2005-10-20 2007-04-26 Nec Corporation Mram及びその動作方法
JP4957997B2 (ja) * 2007-04-17 2012-06-20 日本電気株式会社 半導体記憶装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55129898A (en) * 1979-03-28 1980-10-08 Tokyo Electric Power Co Measured data transfer system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55129898A (en) * 1979-03-28 1980-10-08 Tokyo Electric Power Co Measured data transfer system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002062064A1 (fr) * 2001-01-30 2002-08-08 Matsushita Electric Industrial Co. Ltd. Procede de transmission, systeme de transmission, dispositif de transmission et dispositif de reception

Also Published As

Publication number Publication date
JPS58190147A (ja) 1983-11-07

Similar Documents

Publication Publication Date Title
JP2576776B2 (ja) パケット伝送方法・パケット伝送装置
US4477903A (en) Error correction method for the transfer of blocks of data bits, a device for preforming such a method, a decoder for use with such a method, and a device comprising such a decoder
JPH084233B2 (ja) 誤り訂正符号の復号装置
JP3135242B2 (ja) 誤り検出訂正復号化装置及び方法
JPH048979B2 (ja)
JPH058610B2 (ja)
JPH10285053A (ja) データ伝送システム、誤り訂正装置、誤り訂正方法及びdvd再生装置
JPH02131625A (ja) 誤り訂正装置
JP2796291B2 (ja) 誤り訂正方式
JP3259359B2 (ja) データ再生装置及び方法
JP2000236265A (ja) 疑似積符号復号装置及び方法
JPH10290216A (ja) 誤り訂正復号方法およびその装置
JPH0258815B2 (ja)
JPH06244741A (ja) 誤り訂正方法
JPH0628343B2 (ja) 積符号の復号方法
JP2609475B2 (ja) 誤り訂正符号の符号器および復号器ならびにこの復合器を用いた復号方法
JP3135241B2 (ja) 誤り検出訂正復号化装置
JP2646896B2 (ja) ディジタル信号復号装置
JP2578740B2 (ja) 誤り訂正方法
JP2648383B2 (ja) 誤り訂正復号方式
JPS59167145A (ja) 誤り訂正方式
JP2900710B2 (ja) エラー検出回路
JPH0654590B2 (ja) ディジタルデータの再生方法
JPS58224416A (ja) Pcm再生装置
JPS6366097B2 (ja)