JPH11339402A - 符号誤り訂正検出装置 - Google Patents
符号誤り訂正検出装置Info
- Publication number
- JPH11339402A JPH11339402A JP10147394A JP14739498A JPH11339402A JP H11339402 A JPH11339402 A JP H11339402A JP 10147394 A JP10147394 A JP 10147394A JP 14739498 A JP14739498 A JP 14739498A JP H11339402 A JPH11339402 A JP H11339402A
- Authority
- JP
- Japan
- Prior art keywords
- error
- code
- error correction
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0787—Storage of error reports, e.g. persistent data storage, storage using memory protection
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Error Detection And Correction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 データに含まれる符号誤りの訂正検出処理を
高速化する。 【解決手段】 入力インタフェース１１にブロック単位
で入力されるデータをバッファＲＡＭ２０に書き込むと
同時に、第１の誤り検出回路１２に取り込む。第１の誤
り検出回路１２おいて、符号誤りがないと判定されたデ
ータは、誤り訂正回路１３による符号誤りの訂正処理及
び第２の誤り検出回路１４による符号誤りの検出処理を
省略して、バッファＲＡＭ２０から出力インタフェース
１５を介してそのまま出力するようにする。
高速化する。 【解決手段】 入力インタフェース１１にブロック単位
で入力されるデータをバッファＲＡＭ２０に書き込むと
同時に、第１の誤り検出回路１２に取り込む。第１の誤
り検出回路１２おいて、符号誤りがないと判定されたデ
ータは、誤り訂正回路１３による符号誤りの訂正処理及
び第２の誤り検出回路１４による符号誤りの検出処理を
省略して、バッファＲＡＭ２０から出力インタフェース
１５を介してそのまま出力するようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＤ(Compact Dis
c)やＤＶＤ(Digital Video Disc)等の大容量の記録媒体
から読み出されるデジタルデータに対し、データに含ま
れる誤り訂正符号及び誤り検出符号に従う処理を施す符
号誤り訂正検出装置に関する。
c)やＤＶＤ(Digital Video Disc)等の大容量の記録媒体
から読み出されるデジタルデータに対し、データに含ま
れる誤り訂正符号及び誤り検出符号に従う処理を施す符
号誤り訂正検出装置に関する。
【０００２】
【従来の技術】デジタルオーディオに用いられるＣＤを
デジタルデータの読み出し専用メモリ（ＲＯＭ）として
活用するＣＤ−ＲＯＭシステムにおいては、ディスクか
ら読み出されるデータの信頼性を高めるため、読み出さ
れたデジタルデータに対して符号誤りの訂正処理が二重
に施される。これらの訂正処理は、オーディオシステム
と共通のデジタル信号処理部で１回目を実行し、ＣＤ−
ＲＯＭシステム専用に設けられるＣＤ−ＲＯＭデコーダ
で２回目を実行するように構成される。
デジタルデータの読み出し専用メモリ（ＲＯＭ）として
活用するＣＤ−ＲＯＭシステムにおいては、ディスクか
ら読み出されるデータの信頼性を高めるため、読み出さ
れたデジタルデータに対して符号誤りの訂正処理が二重
に施される。これらの訂正処理は、オーディオシステム
と共通のデジタル信号処理部で１回目を実行し、ＣＤ−
ＲＯＭシステム専用に設けられるＣＤ−ＲＯＭデコーダ
で２回目を実行するように構成される。
【０００３】図４は、ＣＤ−ＲＯＭシステムの構成を示
すブロック図で、図５は、このシステムの各部で取り扱
われるデータの構成図である。
すブロック図で、図５は、このシステムの各部で取り扱
われるデータの構成図である。
【０００４】ピックアップ部１は、ディスク２に照射さ
れる光の反射光を受け、その光の強弱を電圧値の変化と
して取り出す。ピックアップ制御部３は、ピックアップ
部１がディスク２に記憶されたデータを正しい順序で読
み出すことができるように、ディスク２に対するＣＤピ
ックアップ部１の読み取り位置を制御する。ディスク２
の再生では、ピックアップ部１で読み取られるトラック
の線速度を一定に保つようにするため、ピックアップ制
御部３によるピックアップ部１の位置の制御に合わせ
て、ディスク２を所定の速度で回転駆動するようにサー
ボ制御（ＣＬＶ制御）が行われる。あるいは、ディスク
２の回転の角速度を一定に保つようにサーボ制御（ＣＡ
Ｖ制御）が行われる。
れる光の反射光を受け、その光の強弱を電圧値の変化と
して取り出す。ピックアップ制御部３は、ピックアップ
部１がディスク２に記憶されたデータを正しい順序で読
み出すことができるように、ディスク２に対するＣＤピ
ックアップ部１の読み取り位置を制御する。ディスク２
の再生では、ピックアップ部１で読み取られるトラック
の線速度を一定に保つようにするため、ピックアップ制
御部３によるピックアップ部１の位置の制御に合わせ
て、ディスク２を所定の速度で回転駆動するようにサー
ボ制御（ＣＬＶ制御）が行われる。あるいは、ディスク
２の回転の角速度を一定に保つようにサーボ制御（ＣＡ
Ｖ制御）が行われる。
【０００５】アナログ信号処理部４は、ピックアップ部
１から出力される電圧値の変化を読み取り、５８８ビッ
トを１フレームとするＥＦＭ(Eight to Fourteen Modul
ation)信号を生成する。このＥＦＭ信号は、図５に示す
ように、各フレームの始まりの２４ビットが同期信号に
割り当てられ、その後に３ビットの接続ビットを挟んで
１４ビットがデータビットに繰り返し割り当てられる。
デジタル信号処理部５は、アナログ信号処理部４から入
力されるＥＦＭ信号に対してＥＦＭ復調を施し、１４ビ
ットを８ビットに変換する。このＥＦＭ復調の際には、
同期信号に続く最初のデータビットから８ビットのサブ
コードデータが生成され、残された３２個のデータビッ
トから３２バイトのシンボルデータが生成される。さら
に、３２バイトのシンボルデータに対して、ＣＩＲＣ(C
ross-Interleave Reed-Solomon Code)復号を施し、１フ
レームが２４バイトからなるＣＤ−ＲＯＭデータが生成
される。このＣＩＲＣ復号によって最初の符号誤りの訂
正処理が完了する。このＣＤ−ＲＯＭデータは、２４バ
イト×９８フレームの合計２３５２バイトが１ブロック
として取り扱われる。この１ブロックのデータに対して
は、通常（モード１の場合）は図６に示すように、同期
信号〔１２バイト〕、ヘッダ〔４バイト〕、ユーザデー
タ〔２０４８バイト〕、誤り検出符号ＥＤＣ(Error Det
ection Code)〔４バイト〕及び誤り訂正符号ＥＣＣ(Err
or Correction Code)〔２７６バイト〕がそれぞれ割り
当てられる。また、このＣＤ−ＲＯＭデータについて
は、１ブロックのデータうち、同期信号１２バイトを除
いた２３４０バイトにスクランブル処理が施されてお
り、再生時にディスクランブル処理が施されて元の状態
に戻される。
１から出力される電圧値の変化を読み取り、５８８ビッ
トを１フレームとするＥＦＭ(Eight to Fourteen Modul
ation)信号を生成する。このＥＦＭ信号は、図５に示す
ように、各フレームの始まりの２４ビットが同期信号に
割り当てられ、その後に３ビットの接続ビットを挟んで
１４ビットがデータビットに繰り返し割り当てられる。
デジタル信号処理部５は、アナログ信号処理部４から入
力されるＥＦＭ信号に対してＥＦＭ復調を施し、１４ビ
ットを８ビットに変換する。このＥＦＭ復調の際には、
同期信号に続く最初のデータビットから８ビットのサブ
コードデータが生成され、残された３２個のデータビッ
トから３２バイトのシンボルデータが生成される。さら
に、３２バイトのシンボルデータに対して、ＣＩＲＣ(C
ross-Interleave Reed-Solomon Code)復号を施し、１フ
レームが２４バイトからなるＣＤ−ＲＯＭデータが生成
される。このＣＩＲＣ復号によって最初の符号誤りの訂
正処理が完了する。このＣＤ−ＲＯＭデータは、２４バ
イト×９８フレームの合計２３５２バイトが１ブロック
として取り扱われる。この１ブロックのデータに対して
は、通常（モード１の場合）は図６に示すように、同期
信号〔１２バイト〕、ヘッダ〔４バイト〕、ユーザデー
タ〔２０４８バイト〕、誤り検出符号ＥＤＣ(Error Det
ection Code)〔４バイト〕及び誤り訂正符号ＥＣＣ(Err
or Correction Code)〔２７６バイト〕がそれぞれ割り
当てられる。また、このＣＤ−ＲＯＭデータについて
は、１ブロックのデータうち、同期信号１２バイトを除
いた２３４０バイトにスクランブル処理が施されてお
り、再生時にディスクランブル処理が施されて元の状態
に戻される。
【０００６】ＣＤ−ＲＯＭデコーダ６は、デジタル信号
処理部５から入力されるＣＤ−ＲＯＭデータに対して、
誤り訂正符号（ＥＣＣ）及び誤り検出符号（ＥＤＣ）に
基づく符号誤りの訂正処理及び検出処理を行い、処理が
完了したＣＤ−ＲＯＭデータをホストコンピュータへ出
力する。このＣＤ−ＲＯＭデコーダ６における処理で
は、通常、ＥＣＣによってデータの符号誤りを訂正した
後、ＥＤＣによって符号誤りが正しく訂正されているか
否かを確認するようにしている。そして、符号の誤りが
残されているときには、再度ＥＣＣによる符号誤りの訂
正処理を施すか、あるいは、エラーフラグを付加した状
態で、符号誤りを含んだままのＣＤ−ＲＯＭデータをホ
ストコンピュータへ出力するように構成される。
処理部５から入力されるＣＤ−ＲＯＭデータに対して、
誤り訂正符号（ＥＣＣ）及び誤り検出符号（ＥＤＣ）に
基づく符号誤りの訂正処理及び検出処理を行い、処理が
完了したＣＤ−ＲＯＭデータをホストコンピュータへ出
力する。このＣＤ−ＲＯＭデコーダ６における処理で
は、通常、ＥＣＣによってデータの符号誤りを訂正した
後、ＥＤＣによって符号誤りが正しく訂正されているか
否かを確認するようにしている。そして、符号の誤りが
残されているときには、再度ＥＣＣによる符号誤りの訂
正処理を施すか、あるいは、エラーフラグを付加した状
態で、符号誤りを含んだままのＣＤ−ＲＯＭデータをホ
ストコンピュータへ出力するように構成される。
【０００７】バッファＲＡＭ７は、ＣＤ−ＲＯＭデコー
ダ６に接続され、デジタル信号処理部５からＣＤ−ＲＯ
Ｍデコーダ６に入力されるＣＤ−ＲＯＭデータを１ブロ
ック単位で一時的に記憶する。ＥＣＣ及びＥＤＣは、１
ブロック分のＣＤ−ＲＯＭデータに対して付加されるた
め、ＣＤ−ＲＯＭデコーダ６での処理には少なくとも１
ブロック分のＣＤ−ＲＯＭデータが必要となる。そこ
で、それぞれの処理で必要な１ブロック分のＣＤ−ＲＯ
Ｍデータを記憶するようにバッファＲＡＭ７が設けられ
る。制御マイコン８は、制御プログラムが記憶されたメ
モリを内蔵する所謂ワンチップマイコンで構成され、そ
の制御プログラムに従ってＣＤ−ＲＯＭデコーダ６の動
作を制御する。同時に、制御マイコン８は、ホストコン
ピュータから入力されるコマンドデータあるいはデジタ
ル信号処理部５から入力されるサブコードデータを一旦
内蔵のメモリに記憶する。これにより制御マイコン８
は、ホストコンピュータからの指示に応答して各部の動
作を制御し、ＣＤ−ＲＯＭデコーダ６からホストコンピ
ュータへ所望のＣＤ−ＲＯＭデータを出力させる。
ダ６に接続され、デジタル信号処理部５からＣＤ−ＲＯ
Ｍデコーダ６に入力されるＣＤ−ＲＯＭデータを１ブロ
ック単位で一時的に記憶する。ＥＣＣ及びＥＤＣは、１
ブロック分のＣＤ−ＲＯＭデータに対して付加されるた
め、ＣＤ−ＲＯＭデコーダ６での処理には少なくとも１
ブロック分のＣＤ−ＲＯＭデータが必要となる。そこ
で、それぞれの処理で必要な１ブロック分のＣＤ−ＲＯ
Ｍデータを記憶するようにバッファＲＡＭ７が設けられ
る。制御マイコン８は、制御プログラムが記憶されたメ
モリを内蔵する所謂ワンチップマイコンで構成され、そ
の制御プログラムに従ってＣＤ−ＲＯＭデコーダ６の動
作を制御する。同時に、制御マイコン８は、ホストコン
ピュータから入力されるコマンドデータあるいはデジタ
ル信号処理部５から入力されるサブコードデータを一旦
内蔵のメモリに記憶する。これにより制御マイコン８
は、ホストコンピュータからの指示に応答して各部の動
作を制御し、ＣＤ−ＲＯＭデコーダ６からホストコンピ
ュータへ所望のＣＤ−ＲＯＭデータを出力させる。
【０００８】
【発明が解決しようとする課題】ＣＤ−ＲＯＭデコーダ
６では、ＣＤ−ＲＯＭデータに対する符号誤りの訂正検
出の処理に加えて、デジタル信号処理部５からのＣＤ−
ＲＯＭデータの入力及びホストコンピュータへのＣＤ−
ＲＯＭデータの出力が並行して行われる。そして、それ
ぞれの処理に合わせて、バッファＲＡＭ７に対するＣＤ
−ＲＯＭデータの書き込み及び読み出しが繰り返され
る。
６では、ＣＤ−ＲＯＭデータに対する符号誤りの訂正検
出の処理に加えて、デジタル信号処理部５からのＣＤ−
ＲＯＭデータの入力及びホストコンピュータへのＣＤ−
ＲＯＭデータの出力が並行して行われる。そして、それ
ぞれの処理に合わせて、バッファＲＡＭ７に対するＣＤ
−ＲＯＭデータの書き込み及び読み出しが繰り返され
る。
【０００９】ＣＤ−ＲＯＭデコーダ６の各動作は、制御
マイコン８の指示に基づいて制御されるため、ＣＤ−Ｒ
ＯＭシステムが多機能化されると、制御マイコン８に対
する負担が大きくなる。即ち、多機能化に伴って、制御
マイコン８にデジタル信号処理部５からのサブコードデ
ータやホストコンピュータからのコマンドデータ等が取
り込まれるようになると、制御マイコン８は、各部の動
作制御に加えて、サブコードデータやコマンドデータ等
の処理を行わなければならなくなる。従って、制御マイ
コン８の制御動作に余裕がなくなり、再生速度を高速化
する際の障害の一つとなっている。
マイコン８の指示に基づいて制御されるため、ＣＤ−Ｒ
ＯＭシステムが多機能化されると、制御マイコン８に対
する負担が大きくなる。即ち、多機能化に伴って、制御
マイコン８にデジタル信号処理部５からのサブコードデ
ータやホストコンピュータからのコマンドデータ等が取
り込まれるようになると、制御マイコン８は、各部の動
作制御に加えて、サブコードデータやコマンドデータ等
の処理を行わなければならなくなる。従って、制御マイ
コン８の制御動作に余裕がなくなり、再生速度を高速化
する際の障害の一つとなっている。
【００１０】そこで本発明は、制御マイコンの負担を軽
減し、再生速度の高速化に対応できるようにすることを
目的とする。
減し、再生速度の高速化に対応できるようにすることを
目的とする。
【００１１】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、記録媒体から読み出される誤り訂正符号及び誤り検
出符号を含むデジタルデータに対して、誤り訂正符号に
基づく訂正処理及び誤り検出符号に基づく検出処理を施
し、処理済みのデジタルデータをコンピュータ機器側へ
転送する符号誤り訂正検出装置において、所定のバイト
数で構成されるブロック単位で入力されるデジタルデー
タをバッファメモリに記憶する入力インタフェースと、
上記入力インタフェースに入力される上記デジタルデー
タに対して上記誤り検出符号に基づく第１の検出処理を
施す第１の誤り検出回路と、上記バッファメモリに記憶
された上記デジタルデータに対して上記誤り訂正符号に
基づく訂正処理を施し、上記デジタルデータの誤り箇所
を書き換える誤り訂正回路と、上記誤り訂正回路で誤り
箇所が書き換えられて上記バッファメモリに記憶された
上記デジタルデータに対して上記誤り検出符号に基づく
第２の検出処理を施し、検出結果に応じてエラーフラグ
を設定する第２の誤り検出回路と、上記バッファメモリ
に記憶された上記デジタルデータを外部コンピュータ機
器へ出力する出力インタフェースと、を備え、上記第１
の誤り検出回路で誤りが検出されなかった上記デジタル
データに対して上記誤り訂正回路及び上記第２の誤り検
出回路での処理を省略することにある。
解決するために成されたもので、その特徴とするところ
は、記録媒体から読み出される誤り訂正符号及び誤り検
出符号を含むデジタルデータに対して、誤り訂正符号に
基づく訂正処理及び誤り検出符号に基づく検出処理を施
し、処理済みのデジタルデータをコンピュータ機器側へ
転送する符号誤り訂正検出装置において、所定のバイト
数で構成されるブロック単位で入力されるデジタルデー
タをバッファメモリに記憶する入力インタフェースと、
上記入力インタフェースに入力される上記デジタルデー
タに対して上記誤り検出符号に基づく第１の検出処理を
施す第１の誤り検出回路と、上記バッファメモリに記憶
された上記デジタルデータに対して上記誤り訂正符号に
基づく訂正処理を施し、上記デジタルデータの誤り箇所
を書き換える誤り訂正回路と、上記誤り訂正回路で誤り
箇所が書き換えられて上記バッファメモリに記憶された
上記デジタルデータに対して上記誤り検出符号に基づく
第２の検出処理を施し、検出結果に応じてエラーフラグ
を設定する第２の誤り検出回路と、上記バッファメモリ
に記憶された上記デジタルデータを外部コンピュータ機
器へ出力する出力インタフェースと、を備え、上記第１
の誤り検出回路で誤りが検出されなかった上記デジタル
データに対して上記誤り訂正回路及び上記第２の誤り検
出回路での処理を省略することにある。
【００１２】本発明によれば、第１の誤り検出回路にお
いて符号誤りが検出されなかったときには、誤り訂正回
路及び第２の誤り検出回路における処理が省略されるた
め、符号誤りを含まないデータは、入力インタフェース
からバッファメモリに記憶され、そのまま出力インフェ
ースへ読み出されて外部へ出力される。この間、各部の
動作を制御する制御マイコンは、誤り訂正回路及び第２
の誤り検出回路に対する動作制御を行う必要がなくな
る。
いて符号誤りが検出されなかったときには、誤り訂正回
路及び第２の誤り検出回路における処理が省略されるた
め、符号誤りを含まないデータは、入力インタフェース
からバッファメモリに記憶され、そのまま出力インフェ
ースへ読み出されて外部へ出力される。この間、各部の
動作を制御する制御マイコンは、誤り訂正回路及び第２
の誤り検出回路に対する動作制御を行う必要がなくな
る。
【００１３】
【発明の実施の形態】図１は、本発明の符号誤り訂正検
出装置の第１の実施の形態を示すブロック図であり、図
２は、その動作において各部のデータの流れを説明する
タイミング図である。
出装置の第１の実施の形態を示すブロック図であり、図
２は、その動作において各部のデータの流れを説明する
タイミング図である。
【００１４】符号誤り訂正検出装置１０は、図４に示す
ＣＤ−ＲＯＭデコーダ６に相当するものであり、バッフ
ァＲＡＭ２０及び制御マイコン３０が接続される。本発
明の符号誤り訂正検出装置１０は、入力インタフェース
１１、第１の誤り検出回路１２、誤り訂正回路１３、第
２の誤り検出回路１４、出力インタフェース１５、コマ
ンドレジスタ１６及びメモリ制御回路１７により構成さ
れる。通常、符号誤り訂正検出装置１０の各部は、単一
の半導体基板上に集積化して形成される。
ＣＤ−ＲＯＭデコーダ６に相当するものであり、バッフ
ァＲＡＭ２０及び制御マイコン３０が接続される。本発
明の符号誤り訂正検出装置１０は、入力インタフェース
１１、第１の誤り検出回路１２、誤り訂正回路１３、第
２の誤り検出回路１４、出力インタフェース１５、コマ
ンドレジスタ１６及びメモリ制御回路１７により構成さ
れる。通常、符号誤り訂正検出装置１０の各部は、単一
の半導体基板上に集積化して形成される。
【００１５】入力インタフェース１１は、例えば、１ブ
ロックが２３５２バイトからなるＣＤ−ＲＯＭデータ
（図６）を生成するデジタル信号処理部とのインタフェ
ースを成し、そのＣＤ−ＲＯＭデータを受けて第１の誤
り検出回路１１及びメモリ制御回路１７へ供給する。こ
の入力インタフェース１１では、１２バイトの同期信号
を除いた２３４０バイトのＣＤ−ＲＯＭデータに対して
施されているスクランブル処理に対応し、入力段階でデ
ィスクランブル処理が施される。同時に、ＣＤ−ＲＯＭ
データから同期信号が取り出され、各ブロック毎の先頭
のタイミングを示すブロック同期信号が生成される。こ
のブロック同期信号は、符号誤り訂正検出装置１０の各
部に供給され、それぞれの動作タイミングの同期に用い
られる。
ロックが２３５２バイトからなるＣＤ−ＲＯＭデータ
（図６）を生成するデジタル信号処理部とのインタフェ
ースを成し、そのＣＤ−ＲＯＭデータを受けて第１の誤
り検出回路１１及びメモリ制御回路１７へ供給する。こ
の入力インタフェース１１では、１２バイトの同期信号
を除いた２３４０バイトのＣＤ−ＲＯＭデータに対して
施されているスクランブル処理に対応し、入力段階でデ
ィスクランブル処理が施される。同時に、ＣＤ−ＲＯＭ
データから同期信号が取り出され、各ブロック毎の先頭
のタイミングを示すブロック同期信号が生成される。こ
のブロック同期信号は、符号誤り訂正検出装置１０の各
部に供給され、それぞれの動作タイミングの同期に用い
られる。
【００１６】第１の誤り検出回路１２は、入力インタフ
ェース１１から入力されるＣＤ−ＲＯＭデータをブロッ
ク毎に順次取り込み、誤り検出符号（ＥＤＣ）に基づく
演算処理を施すことにより、符号誤りの有無を検出す
る。この符号誤りの検出結果は、制御マイコン３０へ供
給される。
ェース１１から入力されるＣＤ−ＲＯＭデータをブロッ
ク毎に順次取り込み、誤り検出符号（ＥＤＣ）に基づく
演算処理を施すことにより、符号誤りの有無を検出す
る。この符号誤りの検出結果は、制御マイコン３０へ供
給される。
【００１７】誤り訂正回路１３は、バッファＲＡＭ２０
に記憶されたＣＤ−ＲＯＭデータを１ブロック単位で取
り込み、各ブロック毎の誤り訂正符号（ＥＣＣ）に基づ
いて符号誤りを検出すると共に、検出した符号誤りを訂
正する。例えば、２種類の符号語に対して、それぞれの
符号シーケンスに応じたシンドローム演算を行うことに
より、符号誤りの位置及びその誤りによって生じる誤差
を算出する。そして、その算出結果に基づいて、その誤
り位置に対応したデータに誤差分を加算することによ
り、符号誤りを訂正するように構成される。
に記憶されたＣＤ−ＲＯＭデータを１ブロック単位で取
り込み、各ブロック毎の誤り訂正符号（ＥＣＣ）に基づ
いて符号誤りを検出すると共に、検出した符号誤りを訂
正する。例えば、２種類の符号語に対して、それぞれの
符号シーケンスに応じたシンドローム演算を行うことに
より、符号誤りの位置及びその誤りによって生じる誤差
を算出する。そして、その算出結果に基づいて、その誤
り位置に対応したデータに誤差分を加算することによ
り、符号誤りを訂正するように構成される。
【００１８】第２の誤り検出回路１４は、誤り訂正回路
１３によって符号の誤りが訂正されたＣＤ−ＲＯＭデー
タ（ＥＣＣを除く）をブロック毎に順次取り込み、誤り
検出符号（ＥＤＣ）に基づく演算処理を施すことによ
り、符号誤りの有無を検出する。この第２の誤り検出回
路１４は、第１の誤り検出回路１２と同一の機能を有し
ている。ここで、ＥＤＣは、符号誤りを訂正する機能を
有していないため、誤り検出回路１３において符号の誤
りが検出された場合には、ＣＤ−ＲＯＭデータにエラー
フラグに対して付すように構成される。
１３によって符号の誤りが訂正されたＣＤ−ＲＯＭデー
タ（ＥＣＣを除く）をブロック毎に順次取り込み、誤り
検出符号（ＥＤＣ）に基づく演算処理を施すことによ
り、符号誤りの有無を検出する。この第２の誤り検出回
路１４は、第１の誤り検出回路１２と同一の機能を有し
ている。ここで、ＥＤＣは、符号誤りを訂正する機能を
有していないため、誤り検出回路１３において符号の誤
りが検出された場合には、ＣＤ−ＲＯＭデータにエラー
フラグに対して付すように構成される。
【００１９】出力インタフェース回路１５は、ホストコ
ンピュータとのインタフェースを成し、ホストコンピュ
ータ側からの指示に応答して、所定の処理が完了したＣ
Ｄ−ＲＯＭデータをブロック単位で出力する。また、必
要に応じては、ホストコンピュータ側からの制御情報を
受け取り、各部の動作を制御する制御マイコン３０に供
給する。
ンピュータとのインタフェースを成し、ホストコンピュ
ータ側からの指示に応答して、所定の処理が完了したＣ
Ｄ−ＲＯＭデータをブロック単位で出力する。また、必
要に応じては、ホストコンピュータ側からの制御情報を
受け取り、各部の動作を制御する制御マイコン３０に供
給する。
【００２０】コマンドレジスタ１６は、入力インタフェ
ース１１、第１の誤り検出回路１２、誤り訂正回路１
３、第２の誤り訂正回路１４及び出力インタフェース１
５に接続され、制御マイコン３０からの指示に応答して
各回路の動作条件を設定する。即ち、第１の誤り検出回
路１２、誤り訂正回路１３及び第２の誤り検出回路１４
は、それぞれの処理の精度、あるいは、それぞれの処理
の実行の要否を選択可能に構成されており、コマンドレ
ジスタ１６には、それらの条件を決定する制御コマンド
が制御マイコン３０からの供給を受けて格納される。ま
た、入力インタフェース１１及び出力インタフェース１
５に対しては、入出力されるデータのフォーマットや転
送レートを決定するための制御コマンドを供給する。こ
の制御コマンドも制御マイコン３０から供給される。
ース１１、第１の誤り検出回路１２、誤り訂正回路１
３、第２の誤り訂正回路１４及び出力インタフェース１
５に接続され、制御マイコン３０からの指示に応答して
各回路の動作条件を設定する。即ち、第１の誤り検出回
路１２、誤り訂正回路１３及び第２の誤り検出回路１４
は、それぞれの処理の精度、あるいは、それぞれの処理
の実行の要否を選択可能に構成されており、コマンドレ
ジスタ１６には、それらの条件を決定する制御コマンド
が制御マイコン３０からの供給を受けて格納される。ま
た、入力インタフェース１１及び出力インタフェース１
５に対しては、入出力されるデータのフォーマットや転
送レートを決定するための制御コマンドを供給する。こ
の制御コマンドも制御マイコン３０から供給される。
【００２１】メモリ制御回路１７は、入力インタフェー
ス１１、誤り訂正回路１３、第２の誤り訂正回路１４及
び出力インタフェース１５の各部とバッファＲＡＭ２０
との間に接続され、制御マイコン２０の指示に応答して
各部とバッファＲＡＭ２０との間のデータの入出力を時
分割で制御する。即ち、バッファＲＡＭ２０に対して
は、複数のデータを同じタイミングで書き込んだり、読
み出したりすることができないため、メモリ制御回路１
７は、各部の動作のタイミングに合わせてバッファＲＡ
Ｍ２０のアクセスを振り分けるように構成される。
ス１１、誤り訂正回路１３、第２の誤り訂正回路１４及
び出力インタフェース１５の各部とバッファＲＡＭ２０
との間に接続され、制御マイコン２０の指示に応答して
各部とバッファＲＡＭ２０との間のデータの入出力を時
分割で制御する。即ち、バッファＲＡＭ２０に対して
は、複数のデータを同じタイミングで書き込んだり、読
み出したりすることができないため、メモリ制御回路１
７は、各部の動作のタイミングに合わせてバッファＲＡ
Ｍ２０のアクセスを振り分けるように構成される。
【００２２】バッファＲＡＭ２０は、ＤＲＡＭ、ＳＲＡ
Ｍ等に代表される読み出し及び書き込みが可能な記録媒
体からなり、入力インタフェース１１からメモリ制御回
路１７を介して入力されるデータを記憶する。このバッ
ファＲＡＭ２０は、少なくとも２ブロック分のＣＤ−Ｒ
ＯＭデータを記憶できる容量を有しており、入力インタ
フェース１１から入力されるＣＤ−ＲＯＭデータを、誤
り訂正回路１３における訂正処理及び第２の誤り検出回
路１４における検出処理の間保する。そして、記憶した
ＣＤ−ＲＯＭデータのホストコンピュータ側への転送が
完了した後には、その記憶領域に次に入力されてくるＣ
Ｄ−ＲＯＭデータが書き込まれるようになる。尚、バッ
ファＲＡＭ２０の記憶容量に余裕のある範囲でＣＤ−Ｒ
ＯＭデータを残すようにして、同じＣＤ−ＲＯＭデータ
を繰り返しホストコンピュータ側へ転送することも可能
である。これらの動作条件の選択は、制御マイコン３０
によるコマンドレジスタ１６の設定により決定される。
Ｍ等に代表される読み出し及び書き込みが可能な記録媒
体からなり、入力インタフェース１１からメモリ制御回
路１７を介して入力されるデータを記憶する。このバッ
ファＲＡＭ２０は、少なくとも２ブロック分のＣＤ−Ｒ
ＯＭデータを記憶できる容量を有しており、入力インタ
フェース１１から入力されるＣＤ−ＲＯＭデータを、誤
り訂正回路１３における訂正処理及び第２の誤り検出回
路１４における検出処理の間保する。そして、記憶した
ＣＤ−ＲＯＭデータのホストコンピュータ側への転送が
完了した後には、その記憶領域に次に入力されてくるＣ
Ｄ−ＲＯＭデータが書き込まれるようになる。尚、バッ
ファＲＡＭ２０の記憶容量に余裕のある範囲でＣＤ−Ｒ
ＯＭデータを残すようにして、同じＣＤ−ＲＯＭデータ
を繰り返しホストコンピュータ側へ転送することも可能
である。これらの動作条件の選択は、制御マイコン３０
によるコマンドレジスタ１６の設定により決定される。
【００２３】制御マイコン３０は、所定の制御プログラ
ムに応じて誤り訂正検出装置１０の動作を、その前段に
接続される装置の動作と共に制御するものであり、その
ための制御コマンドをコマンドレジスタ１６に設定す
る。即ち、制御マイコン３０は、それぞれの動作条件を
設定するためのコマンドをコマンドレジスタ１６に設定
することにより、符号誤り訂正検出装置１０に対して制
御指示を継続して供給する必要がないように構成され
る。これにより、符号誤り訂正検出装置１０の他の各種
装置に対して、時分割で動作制御を行うことができるよ
うになる。そして、この制御マイコン３０は、第１の誤
り検出回路１２の検出結果に応答して、誤り訂正回路１
３及び第２の誤り検出回路１４の動作を停止する制御フ
ラグを設定する。即ち、第１の誤り検出回路１２におい
て入力インタフェース１１に取り込まれるデータに符号
誤りがないと判定されたとき、誤り訂正回路１３におけ
る誤り訂正処理及び第２の誤り検出回路１４における誤
り検出処理を全て省略するように、制御マイコン３０か
らコマンドレジスタ１６に対して制御フラグの設定が成
される。
ムに応じて誤り訂正検出装置１０の動作を、その前段に
接続される装置の動作と共に制御するものであり、その
ための制御コマンドをコマンドレジスタ１６に設定す
る。即ち、制御マイコン３０は、それぞれの動作条件を
設定するためのコマンドをコマンドレジスタ１６に設定
することにより、符号誤り訂正検出装置１０に対して制
御指示を継続して供給する必要がないように構成され
る。これにより、符号誤り訂正検出装置１０の他の各種
装置に対して、時分割で動作制御を行うことができるよ
うになる。そして、この制御マイコン３０は、第１の誤
り検出回路１２の検出結果に応答して、誤り訂正回路１
３及び第２の誤り検出回路１４の動作を停止する制御フ
ラグを設定する。即ち、第１の誤り検出回路１２におい
て入力インタフェース１１に取り込まれるデータに符号
誤りがないと判定されたとき、誤り訂正回路１３におけ
る誤り訂正処理及び第２の誤り検出回路１４における誤
り検出処理を全て省略するように、制御マイコン３０か
らコマンドレジスタ１６に対して制御フラグの設定が成
される。
【００２４】続いて、上述の符号誤り訂正検出装置の動
作について、図２に従い説明する。この図においては、
バッファＲＡＭ２０が、データＳ(n)を２ブロック分記
憶する場合を示している。
作について、図２に従い説明する。この図においては、
バッファＲＡＭ２０が、データＳ(n)を２ブロック分記
憶する場合を示している。
【００２５】前段の装置から１ブロック毎に入力される
データＳ(n)は、先ず、入力インタフェース１１に入力
され、この入力インタフェース１１から、メモリ制御回
路１７を介してバッファＲＡＭ２０へ書き込まれると共
に、第１の誤り検出回路１２へ取り込まれる。そして、
第１の誤り検出回路１２では、各ブロック毎に符号誤り
の検出処理が行われており、そのブロックのデータＳ
(n)に符号誤りが含まれているか否かが制御マイコン３
０に伝えられる。ここで、データＳ(n)に符号誤りが含
まれているとき（例えばｎ＝１のとき）、先ず、バッフ
ァＲＡＭ２０からデータＳ(n)が誤り訂正回路１３に取
り込まれて所定の訂正処理が施され、バッファＲＡＭ２
０に記憶されているデータＳ(n)の符号誤りの部分が書
き換えられる。続いて、符号誤りが書き換えられた（訂
正された）データＳ(n)がバッファＲＡＭ２０から第２
の誤り検出回路１４に取り込まれて２度目の誤り検出処
理が施される。そして、ホストコンピュータ側からの指
示に応答して、バッファＲＡＭ２０に記憶されたデータ
Ｓ(n)が、出力インタフェース１５からホストコンピュ
ータ側へ出力される。一方、データＳ(n)に符号誤りが
含まれていないとき（例えばｎ＝２のとき）には、誤り
訂正回路１３や第２の誤り検出回路１４にデータＳ(n)
が取り込まれることはなく、データＳ(n)がそのままバ
ッファＲＡＭ２０から出力インタフェース１５を介して
ホストコンピュータ側へ出力される。
データＳ(n)は、先ず、入力インタフェース１１に入力
され、この入力インタフェース１１から、メモリ制御回
路１７を介してバッファＲＡＭ２０へ書き込まれると共
に、第１の誤り検出回路１２へ取り込まれる。そして、
第１の誤り検出回路１２では、各ブロック毎に符号誤り
の検出処理が行われており、そのブロックのデータＳ
(n)に符号誤りが含まれているか否かが制御マイコン３
０に伝えられる。ここで、データＳ(n)に符号誤りが含
まれているとき（例えばｎ＝１のとき）、先ず、バッフ
ァＲＡＭ２０からデータＳ(n)が誤り訂正回路１３に取
り込まれて所定の訂正処理が施され、バッファＲＡＭ２
０に記憶されているデータＳ(n)の符号誤りの部分が書
き換えられる。続いて、符号誤りが書き換えられた（訂
正された）データＳ(n)がバッファＲＡＭ２０から第２
の誤り検出回路１４に取り込まれて２度目の誤り検出処
理が施される。そして、ホストコンピュータ側からの指
示に応答して、バッファＲＡＭ２０に記憶されたデータ
Ｓ(n)が、出力インタフェース１５からホストコンピュ
ータ側へ出力される。一方、データＳ(n)に符号誤りが
含まれていないとき（例えばｎ＝２のとき）には、誤り
訂正回路１３や第２の誤り検出回路１４にデータＳ(n)
が取り込まれることはなく、データＳ(n)がそのままバ
ッファＲＡＭ２０から出力インタフェース１５を介して
ホストコンピュータ側へ出力される。
【００２６】以上のような処理においては、第１の誤り
訂正回路１２で符号誤りがないと判定されたデータＳ
(n)に対し、誤り訂正回路１３及び第２の誤り検出回路
１４の動作制御を行う必要がなくなる。従って、その間
の制御マイコン３０の負担が軽減され、再生速度の高速
化あるいは多機能化にも容易に対応できるようになる。
訂正回路１２で符号誤りがないと判定されたデータＳ
(n)に対し、誤り訂正回路１３及び第２の誤り検出回路
１４の動作制御を行う必要がなくなる。従って、その間
の制御マイコン３０の負担が軽減され、再生速度の高速
化あるいは多機能化にも容易に対応できるようになる。
【００２７】また、誤り訂正回路１３及び第２の誤り検
出回路１４からバッファＲＡＭ２０へのアクセスが少な
くなることから、バッファＲＡＭ２０からホストコンピ
ュータ側へのＣＤ−ＲＯＭデータの転送に割り当てるら
れる時間が長くなる。従って、ＣＤ−ＲＯＭデータの転
送速度を向上することができる。特に、バッファＲＡＭ
２０に１０ブロック分以上のＣＤ−ＲＯＭデータを記憶
し、複数ブロックのＣＤ−ＲＯＭデータをまとめてホス
トコンピュータ側へ転送する場合に有効である。
出回路１４からバッファＲＡＭ２０へのアクセスが少な
くなることから、バッファＲＡＭ２０からホストコンピ
ュータ側へのＣＤ−ＲＯＭデータの転送に割り当てるら
れる時間が長くなる。従って、ＣＤ−ＲＯＭデータの転
送速度を向上することができる。特に、バッファＲＡＭ
２０に１０ブロック分以上のＣＤ−ＲＯＭデータを記憶
し、複数ブロックのＣＤ−ＲＯＭデータをまとめてホス
トコンピュータ側へ転送する場合に有効である。
【００２８】図３は、本発明の符号誤り訂正検出装置の
第２の実施の形態を示すブロック図である。
第２の実施の形態を示すブロック図である。
【００２９】この実施形態においては、第１の誤り検出
回路１２の検出結果に応じて、コマンドレジスタ１６'
の制御フラグを直接設定するようにしている。即ち、符
号誤り訂正検出装置１０'は、コマンドレジスタ１６'の
みが図１に示す符号誤り訂正検出装置１０とは異なり、
第１の誤り検出回路１２の検出結果を直接取り込んで、
誤り訂正回路１３及び第２の誤り検出回路１４の動作を
停止する制御フラグを設定するように構成している。従
って、制御マイコン３０'は、第１の誤り検出回路１２
の検出結果に応答してコマンドレジスタ１６'に制御フ
ラグを設定する必要がなくなり、負担はさらに軽減され
る。
回路１２の検出結果に応じて、コマンドレジスタ１６'
の制御フラグを直接設定するようにしている。即ち、符
号誤り訂正検出装置１０'は、コマンドレジスタ１６'の
みが図１に示す符号誤り訂正検出装置１０とは異なり、
第１の誤り検出回路１２の検出結果を直接取り込んで、
誤り訂正回路１３及び第２の誤り検出回路１４の動作を
停止する制御フラグを設定するように構成している。従
って、制御マイコン３０'は、第１の誤り検出回路１２
の検出結果に応答してコマンドレジスタ１６'に制御フ
ラグを設定する必要がなくなり、負担はさらに軽減され
る。
【００３０】以上の実施の形態においては、記録媒体と
してＣＤを用いるＣＤ−ＲＯＭシステムを例示したが、
記録媒体として、ＤＶＤやＭＤ等のその他の媒体を用い
るシステムにも採用することができる。
してＣＤを用いるＣＤ−ＲＯＭシステムを例示したが、
記録媒体として、ＤＶＤやＭＤ等のその他の媒体を用い
るシステムにも採用することができる。
【００３１】
【発明の効果】本発明によれば、入力されるデータに符
号誤りが含まれていないときには、符号誤りの訂正処理
及び訂正処理の確認のための符号誤りの検出処理が省略
される。従って、それらの処理動作を制御するための制
御マイコンの負担を軽減することができ、動作の高速化
あるいは多機能化に有利となる。さらに、それぞれの処
理が省略されたことにより空いた時間を、ＣＤ−ＲＯＭ
データのホストコンピュータ側への転送に割り当てるこ
とができるため、データの転送効率を向上でき、結果的
に転送速度を速くすることができる。
号誤りが含まれていないときには、符号誤りの訂正処理
及び訂正処理の確認のための符号誤りの検出処理が省略
される。従って、それらの処理動作を制御するための制
御マイコンの負担を軽減することができ、動作の高速化
あるいは多機能化に有利となる。さらに、それぞれの処
理が省略されたことにより空いた時間を、ＣＤ−ＲＯＭ
データのホストコンピュータ側への転送に割り当てるこ
とができるため、データの転送効率を向上でき、結果的
に転送速度を速くすることができる。
【図１】本発明の符号誤り訂正検出装置の第１の実施形
態を示すブロック図である。
態を示すブロック図である。
【図２】データの流れを説明するタイミング図である。
【図３】本発明の符号誤り訂正検出装置の第２の実施形
態を示すブロック図である。
態を示すブロック図である。
【図４】ＣＤ−ＲＯＭシステムの構成を示すブロック図
である。
である。
【図５】ディスクから読み出されるデータのフォーマッ
ト図である。
ト図である。
【図６】ＣＤ−ＲＯＭデータのフォーマット図である。
１ ピックアップ部 ２ ディスク ３ ピックアップ制御部 ４ アナログ信号処理部 ５ デジタル信号処理部 ６ ＣＤ−ＲＯＭデコーダ ７ バッファＲＡＭ ８ 制御マイコン １０、１０' 符号誤り訂正検出装置 １１ 入力インタフェース １２ 第１の誤り検出回路 １３ 誤り訂正回路 １４ 第２の誤り検出回路 １５ 出力インタフェース １６、１６' コマンドレジスタ １７ メモリ制御回路 ２０ バッファＲＡＭ ３０、３０' 制御マイコン
Claims (2)
- 【請求項１】 記録媒体から読み出される誤り訂正符号
及び誤り検出符号を含むデジタルデータに対して、誤り
訂正符号に基づく訂正処理及び誤り検出符号に基づく検
出処理を施し、処理済みのデジタルデータをコンピュー
タ機器側へ転送する符号誤り訂正検出装置において、所
定のバイト数で構成されるブロック単位で入力されるデ
ジタルデータをバッファメモリに記憶する入力インタフ
ェースと、上記入力インタフェースに入力される上記デ
ジタルデータに対して上記誤り検出符号に基づく第１の
検出処理を施す第１の誤り検出回路と、上記バッファメ
モリに記憶された上記デジタルデータに対して上記誤り
訂正符号に基づく訂正処理を施し、上記デジタルデータ
の誤り箇所を書き換える誤り訂正回路と、上記誤り訂正
回路で誤り箇所が書き換えられて上記バッファメモリに
記憶された上記デジタルデータに対して上記誤り検出符
号に基づく第２の検出処理を施し、検出結果に応じてエ
ラーフラグを設定する第２の誤り検出回路と、上記バッ
ファメモリに記憶された上記デジタルデータを外部コン
ピュータ機器へ出力する出力インタフェースと、を備
え、上記第１の誤り検出回路で誤りが検出されなかった
上記デジタルデータに対して上記誤り訂正回路及び上記
第２の誤り検出回路での処理を省略することを特徴とす
る符号誤り訂正検出装置。 - 【請求項２】 上記第１の誤り検出回路の検出結果に応
じて、上記誤り訂正回路及び上記第２の誤り検出回路の
動作の休止を指示する制御フラグを設定するレジスタを
さらに備えたことを特徴とする請求項１に記載の符号誤
り訂正検出装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10147394A JPH11339402A (ja) | 1998-05-28 | 1998-05-28 | 符号誤り訂正検出装置 |
| TW088106465A TW425545B (en) | 1998-05-28 | 1999-04-23 | Coding error correction detection device |
| KR1019990019128A KR19990088576A (ko) | 1998-05-28 | 1999-05-27 | 부호오류정정검출장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10147394A JPH11339402A (ja) | 1998-05-28 | 1998-05-28 | 符号誤り訂正検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11339402A true JPH11339402A (ja) | 1999-12-10 |
Family
ID=15429290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10147394A Pending JPH11339402A (ja) | 1998-05-28 | 1998-05-28 | 符号誤り訂正検出装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH11339402A (ja) |
| KR (1) | KR19990088576A (ja) |
| TW (1) | TW425545B (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62177768A (ja) * | 1986-01-31 | 1987-08-04 | Sony Corp | エラ−訂正装置 |
| JP3154607B2 (ja) * | 1993-12-28 | 2001-04-09 | 三菱電機株式会社 | 誤り訂正復号装置及び誤り訂正復号方法 |
| JPH09116442A (ja) * | 1995-10-23 | 1997-05-02 | Mitsubishi Electric Corp | 積符号の誤り訂正復号装置及び積符号の誤り訂正復号方法 |
| JPH09139026A (ja) * | 1995-11-16 | 1997-05-27 | Mitsubishi Electric Corp | ディジタルデータ再生装置 |
-
1998
- 1998-05-28 JP JP10147394A patent/JPH11339402A/ja active Pending
-
1999
- 1999-04-23 TW TW088106465A patent/TW425545B/zh not_active IP Right Cessation
- 1999-05-27 KR KR1019990019128A patent/KR19990088576A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| TW425545B (en) | 2001-03-11 |
| KR19990088576A (ko) | 1999-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100424377B1 (ko) | Cd플레이어에이용하는cd-rom디코더 | |
| US6119260A (en) | Decoder for executing error correction and error detection in parallel | |
| US5499252A (en) | CD-ROM decoder having means for reading selected data from a CD into a memory | |
| US6216201B1 (en) | Data processing apparatus using paged buffer memory for efficiently processing data of a compact digital disk | |
| US6088825A (en) | Error correcting apparatus with error correction unit carrying out first error correction and CPU configured to carry out second error correction | |
| US6243845B1 (en) | Code error correcting and detecting apparatus | |
| KR100373467B1 (ko) | 어드레스 발생 회로 | |
| JP3524828B2 (ja) | 符号誤り訂正検出装置 | |
| JPH11339402A (ja) | 符号誤り訂正検出装置 | |
| JP4004102B2 (ja) | 符号誤り訂正検出装置 | |
| JP2854208B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| US6304993B1 (en) | Method and apparatus for performing efficient reseeks in an optical storage device | |
| JP2539417B2 (ja) | 情報記録方式 | |
| JPH0917124A (ja) | ディスク再生装置 | |
| KR100398719B1 (ko) | 디스크 재생 장치 | |
| JP3995693B2 (ja) | 符号誤り訂正検出装置 | |
| JPH1116298A (ja) | 符号誤り訂正検出装置 | |
| JP3670758B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JP3759992B2 (ja) | 記録情報再生装置 | |
| JP3454669B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JP3676189B2 (ja) | ショックプルーフ制御装置 | |
| JP3152525B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JP3515446B2 (ja) | デジタルデータのバッファリング方法 | |
| JP2001273727A (ja) | 同期信号検出回路 | |
| JPH07230363A (ja) | Ｃｄ−ｒｏｍデコーダ |