KR19990088576A - 부호오류정정검출장치 - Google Patents

부호오류정정검출장치 Download PDF

Info

Publication number
KR19990088576A
KR19990088576A KR1019990019128A KR19990019128A KR19990088576A KR 19990088576 A KR19990088576 A KR 19990088576A KR 1019990019128 A KR1019990019128 A KR 1019990019128A KR 19990019128 A KR19990019128 A KR 19990019128A KR 19990088576 A KR19990088576 A KR 19990088576A
Authority
KR
South Korea
Prior art keywords
error
code
data
error correction
circuit
Prior art date
Application number
KR1019990019128A
Other languages
English (en)
Inventor
쯔다히로유끼
쯔까미즈유이찌로
Original Assignee
다카노 야스아키
산요 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다카노 야스아키, 산요 덴키 가부시키가이샤 filed Critical 다카노 야스아키
Publication of KR19990088576A publication Critical patent/KR19990088576A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0787—Storage of error reports, e.g. persistent data storage, storage using memory protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

데이타에 포함되는 부호 오류의 정정 검출 처리를 고속화하는 부호 오류 정정 검출 장치가 개시된다.
입력 인터페이스(11)에 블럭 단위로 입력되는 데이타를 버퍼 RAM(20)에 기록함과 동시에 제1 오류 검출 회로(12)에 받아들인다. 제1 오류 검출 회로(12)에서 부호 오류가 없다고 판정된 데이타는, 오류 정정 회로(13)에 의한 부호 오류의 정정 처리 및 제2 오류 검출 회로(14)에 의한 부호 오류의 검출 처리를 생략하여 버퍼 RAM(20)으로부터 출력 인터페이스(15)를 통하여 그대로 출력하도록 한다.

Description

부호 오류 정정 검출 장치{CODE ERROR CORRECTING DETECTOR}
본 발명은, CD(Compact Disc)나 DVD(Digital Video Disc) 등의 대용량의 기록 매체로부터 판독되는 디지탈 데이타에 대해서, 데이타에 포함되는 오류 정정 부호 및 오류 검출 부호에 따른 처리를 실시하는 부호 오류 정정 검출 장치에 관한 것이다.
디지탈 오디오에 이용되는 CD를 디지탈 데이타의 판독 전용 메모리(ROM)로서 활용하는 CD-ROM 시스템에서는, 디스크로부터 판독되는 데이타의 신뢰성을 높이기 위해 판독된 디지탈 데이타에 대해서 부호 오류의 정정 처리가 2중으로 실시된다. 이들의 정정 처리는, 오디오 시스템과 공통의 디지탈 신호 처리부에서 1회째를 실행하고 CD-ROM 시스템 전용으로 설치되는 CD-ROM 디코더에서 2회째를 실행하도록 구성된다.
도 4는 CD-ROM 시스템의 구성을 나타내는 블럭도이며, 도 5는 이 시스템의 각 부에서 취급되는 데이타의 구성도이다.
픽업부(1)는 디스크(2)에 조사되는 빛의 반사광을 받아서 그 빛의 강약을 전압치의 변화로서 추출한다. 픽업 제어부(3)는 픽업부(1)가 디스크(2)에 기억된 데이타를 올바른 순서로 판독할 수 있도록 디스크(2)에 대한 CD 픽업부(1)의 판독 위치를 제어한다. 디스크(2)의 재생에서는, 픽업부(1)에서 판독되는 트랙의 선속도를 일정하게 유지하도록 하기 위해서, 픽업 제어부(3)에 의한 픽업부(1)의 위치의 제어에 맞춰서 디스크(2)를 소정의 속도로 회전 구동하도록 서보 제어(CLV 제어)가 행해진다. 혹은 디스크(2) 회전의 각 속도를 일정하게 유지하도록 서보 제어(CAV 제어)가 행해진다.
아날로그 신호 처리부(4)는, 픽업부(1)로부터 출력되는 전압치의 변화를 판독하고, 588비트를 1프레임으로 하는 EFM(Eight to Fourteen Modulation) 신호를 생성한다. 이 EFM 신호는 도 5에 도시한 바와 같이, 각 프레임이 시작되는 24비트가 동기 신호에 할당되며, 그 후에 3비트의 접속 비트를 끼워서 14비트가 데이타 비트에 반복 할당된다. 디지탈 신호 처리부(5)는, 아날로그 신호 처리부(4)로부터 입력되는 EFM 신호에 대하여 EFM 복조를 실시하고 14비트를 8비트로 변환한다. 이 EFM 복조일 때에는 상기 신호에 계속되는 최초의 데이타 비트로부터 8비트의 서브 코드 데이타가 생성되며, 남겨진 32개의 데이타 비트로부터 32바이트의 심볼 데이타가 생성된다. 또한, 32바이트의 심볼 데이타에 대하여 CIRC(Cross-Interleave Reed-Solomon Code) 복호를 하고, 1프레임이 24바이트로 이루어지는 CD-ROM 데이타가 생성된다. 이 CIRC 복호에 의해서 최초의 부호 오류의 정정 처리가 완료한다.
이 CD-ROM 데이타는 24바이트×98프레임의 합계 2352바이트가 1블럭으로서 취급된다. 이 1블럭의 데이타에 대해서는 통상(모드 1인 경우)은 도 6에 도시한 바와 같이, 동기 신호〔12 바이트〕, 헤더〔4 바이트〕, 사용자 데이타〔2048 바이트〕, 오류 검출 부호 EDC(Error Detection Code)〔4 바이트〕 및 오류 정정 부호 ECC(Error Correction Code)〔276 바이트〕가 각각 할당된다. 또한, 이 CD-ROM 데이타에 대해서는 1 블럭의 데이타 중, 동기 신호 12 바이트를 제외한 2340 바이트에 스크럼블 처리가 실시되고 있으며, 재생 시에 디스크램블 처리가 실시되어 원래의 상태로 복귀된다.
CD-ROM 디코더(6)는 디지탈 신호 처리부(5)로부터 입력되는 CD-ROM 데이타에 대하여, 오류 정정 부호(ECC) 및 오류 검출 부호(EDC)에 기초하는 부호 오류의 정정 처리 및 검출 처리를 행하고 처리가 완료한 CD-ROM 데이타를 호스트 컴퓨터로 출력한다. 이 CD-ROM 디코더(6)에서의 처리에서는, 통상 ECC에 의해서 데이타의 부호 오류를 정정한 후, EDC에 의해서 부호 오류가 올바르게 정정되어 있는지의 여부를 확인하도록 하고 있다. 그리고, 부호의 오류가 남아 있을 때는 재차 ECC에 의한 부호 오류의 정정 처리를 실시하거나 혹은 에러 플래그를 부가한 상태에서 부호 오류를 포함한채 CD-ROM 데이타를 호스트 컴퓨터로 출력하도록 구성한다.
버퍼 RAM(7)은 CD-ROM 디코더(6)에 접속되며, 디지탈 신호 처리부(5)로부터 CD-ROM 디코더(6)에 입력되는 CD-ROM 데이타를 1블럭 단위로 일시적으로 기억한다. ECC 및 EDC는 1블럭분의 CD-ROM 데이타에 대하여 부가되기 때문에, CD-ROM 디코더(6)에서의 처리에는 적어도 1블럭분의 CD-ROM 데이타가 필요해진다. 그래서, 각각의 처리에서 필요한 1블럭분의 CD-ROM 데이타를 기억하도록 버퍼 RAM(7)이 설치된다. 제어 마이크로 컴퓨터(8)는 제어 프로그램이 기억된 메모리를 내장하는 소위 원칩 마이크로 컴퓨터로 구성되며, 그 제어 프로그램에 따라서 CD-ROM 디코더(6)의 동작을 제어한다. 동시에, 제어 마이크로 컴퓨터(8)는 호스트 컴퓨터로부터 입력되는 커맨드 데이타 혹은 디지탈 신호 처리부(5)로부터 입력되는 서브 코드 데이타를 일단 내장된 메모리에 기억한다. 이에 따라, 제어 마이크로 컴퓨터(8)는 호스트 컴퓨터로부터의 지시에 응답하여 각 부의 동작을 제어하고, CD-ROM 디코더(6)로부터 호스트 컴퓨터로 원하는 CD-ROM 데이타를 출력시킨다.
CD-ROM 디코더(6)에서는 CD-ROM 데이타에 대한 부호 오류의 정정 검출의 처리 외에, 디지탈 신호 처리부(5)로부터의 CD-ROM 데이타의 입력 및 호스트 컴퓨터로의 CD-ROM 데이타의 출력이 병행하여 행해진다. 그리고, 각각의 처리에 맞춰서 버퍼 RAM(7)에 대한 CD-ROM 데이타의 기록 및 판독이 반복된다.
CD-ROM 디코더(6)의 각 동작은, 제어 마이크로 컴퓨터(8)의 지시에 기초하여 제어되기 때문에, CD-ROM 시스템이 다기능화되면 제어 마이크로 컴퓨터(8)에 대한 부담이 커진다. 즉, 다기능화에 따라 제어 마이크로 컴퓨터(8)에 디지탈 신호 처리부(5)로부터의 서브 코드 데이타나 호스트 컴퓨터로부터의 커맨드 데이타 등이 받아들여지면, 제어 마이크로 컴퓨터(8)는 각 부의 동작 제어 외에, 서브 코드 데이타나 커맨드 데이타 등의 처리를 행해야만 한다. 따라서, 제어 마이크로 컴퓨터(8)의 제어 동작에 여유가 없어지며 재생 속도를 고속화할 때의 장해 중 하나가 되고 있다.
그래서 본 발명은, 제어 마이크로 컴퓨터의 부담을 경감하고 재생 속도의 고속화에 대응할 수 있도록 하는 것을 목적으로 한다.
본 발명은 상술한 과제를 해결하기 위해 이루어진 것으로, 그 특징으로 하는 바는, 기록 매체로부터 판독된 오류 정정 부호 및 오류 검출 부호를 포함하는 디지탈 데이타에 대하여, 오류 정정 부호에 기초하는 정정 처리 및 오류 검출 부호에 기초하는 검출 처리를 실시하고, 처리 완료의 디지탈 데이타를 컴퓨터 기기측으로 전송하는 부호 오류 정정 검출 장치에서 소정의 바이트수로 구성되는 블럭 단위로 입력되는 디지탈 데이타를 버퍼 메모리에 기억하는 입력 인터페이스와, 상기 입력 인터페이스에 입력되는 상기 디지탈 데이타에 대하여 상기 오류 검출 부호에 기초하는 제1 검출 처리를 실시하는 제1 오류 검출 회로와, 상기 버퍼 메모리에 기억된 상기 디지탈 데이타에 대하여 상기 오류 정정 부호에 기초하는 정정 처리를 실시하고, 상기 디지탈 데이타의 오류 개소를 재기록하는 오류 정정 회로와, 상기 오류 정정 회로에서 오류 개소가 재기록되어 상기 버퍼 메모리에 기억된 상기 디지탈 데이타에 대하여 상기 오류 검출 부호에 기초하는 제2 검출 처리를 실시하고, 검출 결과에 따라서 에러 플래그를 설정하는 제2 오류 검출 회로와, 상기 버퍼 메모리에 기억된 상기 디지탈 데이타를 외부 컴퓨터 기기로 출력하는 출력 인터페이스를 구비하고, 상기 제1 오류 검출 회로에서 오류가 검출되지 않은 상기 디지탈 데이타에 대하여 상기 오류 정정 회로 및 상기 제2 오류 검출 회로에서의 처리를 생략하는 것에 있다.
본 발명에 따르면, 제1 오류 검출 회로에서 부호 오류가 검출되지 않았을 때는 오류 정정 회로 및 제2 오류 검출 회로에서의 처리가 생략되기 때문에, 부호 오류를 포함하지 않은 데이타는 입력 인터페이스로부터 버퍼 메모리에 기억되며 그대로 출력 인터페이스로 판독되어 외부로 출력된다. 이 동안, 각 부의 동작을 제어하는 제어 마이크로 컴퓨터는 오류 정정 회로 및 제2 오류 검출 회로에 대한 동작 제어를 행할 필요가 없어진다.
도 1은 본 발명의 부호 오류 정정 검출 장치의 제1 실시예를 나타내는 블럭도.
도 2는 데이타의 흐름을 설명하는 타이밍도.
도 3은 본 발명의 부호 오류 정정 검출 장치의 제2 실시예를 나타내는 블럭도.
도 4는 CD-ROM 시스템의 구성을 나타내는 블럭도.
도 5는 디스크로부터 판독되는 데이타의 포맷도.
도 6은 CD-ROM 데이타의 포맷도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 픽업부
2 : 디스크
3 : 픽업 제어부
4 : 아날로그 신호 처리부
5 : 디지탈 신호 처리부
6 : CD-ROM 디코더
7 : 버퍼 RAM
8 : 제어 마이크로 컴퓨터
10, 10' : 부호 오류 정정 검출 장치
11 : 입력 인터페이스
12 : 제1 오류 검출 회로
13 : 오류 정정 회로
14 : 제2 오류 검출 회로
15 : 출력 인터페이스
16, 16' : 커맨드 레지스터
17 : 메모리 제어 회로
20 : 버퍼 RAM
30, 30' : 제어 마이크로 컴퓨터
도 1은 본 발명의 부호 오류 정정 검출 장치의 제1 실시예를 나타내는 블럭도이며, 도 2는 그 동작에서 각 부의 데이타의 흐름을 설명하는 타이밍도이다.
부호 오류 정정 검출 장치(10)는 도 4에 도시하는 CD-ROM 디코더(6)에 상당하는 것이며, 버퍼 RAM(20) 및 제어 마이크로 컴퓨터(30)가 접속된다. 본 발명의 부호 오류 정정 검출 장치(10)는, 입력 인터페이스(11), 제1 오류 검출 회로(12), 오류 정정 회로(13), 제2 오류 검출 회로(14), 출력 인터페이스(15), 커맨드 레지스터(16) 및 메모리 제어 회로(17)에 의해 구성된다. 통상, 부호 오류 정정 검출 장치(10)의 각 부는 단일의 반도체 기판 상에 집적화하여 형성된다.
입력 인터페이스(11)는 예를 들면, 1블럭이 2352바이트로 이루어지는 CD-ROM 데이타(도 6)를 생성하는 디지탈 신호 처리부와의 인터페이스를 이루고, 그 CD-ROM 데이타를 받아서 제1 오류 검출 회로(11) 및 메모리 제어 회로(17)로 공급한다. 이 입력 인터페이스(11)에서는 12바이트의 동기 신호를 제외한 2340바이트의 CD-ROM 데이타에 대하여 실시되고 있는 스크럼블 처리에 대응하고, 입력 단계에서 디스크램블 처리가 실시된다. 동시에, CD-ROM 데이타로부터 동기 신호가 추출되며, 각 블럭마다의 선두의 타이밍을 나타내는 블럭 동기 신호가 생성된다. 이 블럭 동기 신호는 부호 오류 정정 검출 장치(10)의 각 부에 공급되며, 각각의 동작 타이밍의 동기에 이용된다.
제1 오류 검출 회로(12)는 입력 인터페이스(11)로부터 입력되는 CD-ROM 데이타를 블럭마다 순차 받아들여지며, 오류 검출 부호(EDC)에 기초하는 연산 처리를 실시함으로써 부호 오류의 유무를 검출한다. 이 부호 오류의 검출 결과는 제어 마이크로 컴퓨터(30)로 공급된다.
오류 정정 회로(13)는 버퍼 RAM(20)에 기억된 CD-ROM 데이타를 1블럭 단위로 받아들여지며, 각 블럭마다의 오류 정정 부호(ECC)에 기초하여 부호 오류를 검출함과 동시에 검출한 부호 오류를 정정한다. 예를 들면, 2종류의 부호에 대하여 각각의 부호 시퀀스에 따른 신드롬 연산을 행함으로써, 부호 오류의 위치 및 그 오류에 의해서 생기는 오차를 산출한다. 그리고, 그 산출 결과에 기초하여 그 오류 위치에 응답한 데이타에 오차분을 가산함으로써, 부호 오류를 정정하도록 구성된다.
제2 오류 검출 회로(14)는 오류 정정 회로(13)에 의해서 부호의 오류가 정정된 CD-ROM 데이타(ECC를 제외한다)를 블럭마다 순차 받아들이며, 오류 검출 부호(EDC)에 기초하는 연산 처리를 실시함으로써 부호 오류의 유무를 검출한다. 이 제2 오류 검출 회로(14)는 제1 오류 검출 회로(12)와 동일한 기능을 갖고 있다. 여기서, EDC는 부호 오류를 정정하는 기능을 갖지 않기 때문에, 오류 검출 회로(13)에서 부호의 오류가 검출된 경우에는 CD-ROM 데이타에 에러 플래그에 대하여 붙이도록 구성된다.
출력 인터페이스 회로(15)는 호스트 컴퓨터와의 인터페이스를 이루고, 호스트 컴퓨터측으로의 지시에 응답하여, 소정의 처리가 완료한 CD-ROM 데이타를 블럭 단위로 출력한다. 또한, 필요에 따라서는 호스트 컴퓨터측으로부터의 제어 정보를 수취하고, 각 부의 동작을 제어하는 제어 마이크로 컴퓨터(30)에 공급한다.
커맨드 레지스터(16)는 입력 인터페이스(11), 제1 오류 검출 회로(12), 오류 정정 회로(13), 제2 오류 검출 회로(14) 및 출력 인터페이스(15)에 접속되며, 제어 마이크로 컴퓨터(30)로부터의 지시에 응답하여 각 회로의 동작 조건을 설정한다. 즉, 제1 오류 검출 회로(12), 오류 정정 회로(13) 및 제2 오류 검출 회로(14)는 각각의 처리의 정밀도 혹은 각각의 처리의 실행의 필요와 불필요를 선택 가능하게 구성하고 있으며, 커맨드 레지스터(16)에는 이들의 조건을 결정하는 제어 커맨드가 제어 마이크로 컴퓨터(30)로부터의 공급을 받아서 저장된다. 또한, 입력 인터페이스(11) 및 출력 인터페이스(15)에 대해서는 입출력되는 데이타의 포맷이나 전송 레이트를 결정하기 위한 제어 커맨드를 공급한다. 이 제어 커맨드도 제어 마이크로 컴퓨터(30)로부터 공급된다.
메모리 제어 회로(17)는, 입력 인터페이스(11), 오류 정정 회로(13), 제2 오류 검출 회로(14) 및 출력 인터페이스(15)의 각 부와 버퍼 RAM(20) 간에 접속되며, 제어 마이크로 컴퓨터(30)의 지시에 응답하여 각 부와 버퍼 RAM(20) 간의 데이타의 입출력을 시분할로 제어한다. 즉, 버퍼 RAM(20)에 대해서는 복수의 데이타를 동일한 타이밍으로 기록하거나 판독하거나 할 수 없기 때문에, 메모리 제어 회로(17)는 각 부의 동작의 타이밍에 맞춰서 버퍼 RAM(20)의 억세스를 분류하도록 구성된다.
버퍼 RAM(20)은, DRAM, SRAM 등에 대표되는 판독 및 기록이 가능한 기록 매체로 이루어지며, 입력 인터페이스(11)로부터 메모리 제어 회로(17)를 통하여 입력되는 데이타를 기억한다. 이 버퍼 RAM(20)은 적어도 2블럭분의 CD-ROM 데이타를 기억할 수 있는 용량을 갖고 있으며, 오류 정정 회로(13)에서의 정정 처리 및 제2 오류 검출 회로(14)에서의 검출 처리 동안 입력 인터페이스(11)로부터 입력되는 CD-ROM 데이타를 유지한다. 그리고, 기억한 CD-ROM 데이타의 호스트 컴퓨터측으로의 전송이 완료한 후에는 그 기억 영역에 다음에 입력되는 CD-ROM 데이타가 기록되게 된다. 또한, 버퍼 RAM(20)의 기억 용량에 여유가 있는 범위에서 CD-ROM 데이타를 남기도록 하고, 동일한 CD-ROM 데이타를 반복하여 호스트 컴퓨터측으로 전송하는 것도 가능하다. 이들의 동작 조건의 선택은 제어 마이크로 컴퓨터(30)에 의한 커맨드 레지스터(16)의 설정에 의해 결정된다.
제어 마이크로 컴퓨터(30)는, 소정의 제어 프로그램에 따라서 오류 정정 검출 장치(10)의 동작을 그 전단에 접속되는 장치의 동작과 함께 제어하는 것이며, 그 때문에 제어 커맨드를 커맨드 레지스터(16)로 설정한다. 즉, 제어 마이크로 컴퓨터(30)는 각각의 동작 조건을 설정하기 위한 커맨드를 커맨드 레지스터(16)로 설정함으로써, 부호 오류 정정 검출 장치(10)에 대하여 제어 지시를 계속하여 공급할 필요가 없도록 구성된다. 이에 따라, 부호 오류 정정 검출 장치(10)의 다른 각 종 장치에 대하여 시분할로 동작 제어를 행할 수가 있다. 그리고, 이 제어 마이크로 컴퓨터(30)는 제1 오류 검출 회로(12)의 검출 결과에 응답하여, 오류 정정 회로(13) 및 제2 오류 검출 회로(14)의 동작을 정지하는 제어 플래그를 설정한다. 즉, 제1 오류 검출 회로(12)에서 입력 인터페이스(11)로 받아들이는 데이타에 부호 오류가 없다고 판정되었을 때, 오류 정정 회로(13)에서의 오류 정정 처리 및 제2 오류 검출 회로(14)에서의 오류 검출 처리를 전부 생략하도록 제어 마이크로 컴퓨터(30)로부터 커맨드 레지스터(16)에 대하여 제어 플래그의 설정이 이루어진다.
계속해서, 전술한 부호 오류 정정 검출 장치의 동작에 대하여, 도 2에 따라서 설명한다. 이 도면에서는, 버퍼 RAM(20)이 데이타 S(n)을 2블럭분 기억하는 경우를 나타내고 있다.
전단의 장치로부터 1블럭마다 입력되는 데이타 S(n)은 우선 입력 인터페이스(11)에 입력되며, 이 입력 인터페이스(11)로부터 메모리 제어 회로(17)를 통하여 버퍼 RAM(20)으로 기록됨과 동시에, 제1 오류 검출 회로(12)로 받아들여진다. 그리고, 제1 오류 검출 회로(12)에서는 각 블럭마다 부호 오류의 검출 처리가 행해지고 있으며, 그 블럭의 데이타 S(n)에 부호 오류가 포함되어 있는지의 여부가 제어 마이크로 컴퓨터(30)로 전해진다. 여기서, 데이타 S(n)에 부호 오류가 포함되고 있을 때(예를 들면, n=1일 때), 우선 버퍼 RAM(20)으로부터 데이타 S(n)이 오류 정정 회로(13)에 받아들여져서 소정의 정정 처리가 실시되며, 버퍼 RAM(20)에 기억되어 있는 데이타 S(n)의 부호 오류의 부분이 재기록된다. 계속해서, 부호 오류가 재기록된(정정된) 데이타 S(n)이 버퍼 RAM(20)으로부터 제2 오류 검출 회로(14)에 받아들여지고 2번째의 오류 검출 처리가 실시된다. 그리고, 호스트 컴퓨터측으로부터의 지시에 응답하여 버퍼 RAM(20)에 기억된 데이타 S(n)이 출력 인터페이스(15)로부터 호스트 컴퓨터측으로 출력된다. 한편, 데이타 S(n)에 부호 오류가 포함되어 있지 않을 때에는(예를 들면, n=2일 때), 오류 정정 회로(13)나 제2 오류 검출 회로(14)에 데이타 S(n)이 받아들여지는 일 없이, 데이타 S(n)이 그대로 버퍼 RAM(20)으로부터 출력 인터페이스(15)를 통하여 호스트 컴퓨터측으로 출력된다.
이상과 같은 처리에서는, 제1 오류 정정 회로(12)로 부호 오류가 없다고 판정된 데이타 S(n)에 대하여 오류 정정 회로(13) 및 제2 오류 검출 회로(14)의 동작 제어를 행할 필요가 없어진다. 따라서, 그 동안의 제어 마이크로 컴퓨터(30)의 부담이 경감되며 재생 속도의 고속화 혹은 다기능화에도 용이하게 대응할 수 있게 된다.
또한, 오류 정정 회로(13) 및 제2 오류 검출 회로(14)로부터 버퍼 RAM(20)으로의 억세스가 적어지기 때문에, 버퍼 RAM(20)으로부터 호스트 컴퓨터측으로의 CD-ROM 데이타의 전송에 할당되는 시간이 길어진다. 따라서, CD-ROM 데이타의 전송 속도를 향상할 수 있다. 특히, 버퍼 RAM(20)에 10블럭분 이상의 CD-ROM 데이타를 기억하고, 복수 블럭의 CD-ROM 데이타를 통합하여 호스트 컴퓨터측으로 전송하는 경우에 유효하다.
도 3은 본 발명의 부호 오류 정정 검출 장치의 제2 실시예를 나타내는 블럭도이다.
이 실시예에서는, 제1 오류 검출 회로(12)의 검출 결과에 따라서, 커맨드 레지스터(16')의 제어 플래그를 직접 설정하도록 하고 있다. 즉, 부호 오류 정정 검출 장치(10')는 커맨드 레지스터(16')만이 도 1에 도시하는 부호 오류 정정 검출 장치(10)와는 달리, 제1 오류 검출 회로(12)의 검출 결과를 직접 받아들이고, 오류 정정 회로(13) 및 제2 오류 검출 회로(14)의 동작을 정지하는 제어 플래그를 설정하도록 구성하고 있다. 따라서, 제어 마이크로 컴퓨터(30')는 제1 오류 검출 회로(12)의 검출 결과에 응답하여 커맨드 레지스터(16')에 제어 플래그를 설정할 필요가 없어지며 부담은 더 경감된다.
이상의 실시예에서는 기록 매체로서 CD를 이용하는 CD-ROM 시스템을 예시하였지만, 기록 매체로서 DVD나 MD 등의 그 외의 매체를 이용하는 시스템에도 채용할 수 있다.
본 발명에 따르면, 입력되는 데이타에 부호 오류가 포함되어 있지 않을 때는 부호 오류의 정정 처리 및 정정 처리의 확인을 위한 부호 오류의 검출 처리가 생략된다. 따라서, 이들의 처리 동작을 제어하기 위한 제어 마이크로 컴퓨터의 부담을 경감할 수 있으며 동작의 고속화 혹은 다기능화에 유리해진다. 또한, 각각의 처리가 생략된 것에 의해 빈 시간을 CD-ROM 데이타의 호스트 컴퓨터측으로의 전송에 할당할 수 있기 때문에, 데이타의 전송 효율을 향상할 수 있으며 결과적으로 전송 속도를 빠르게 할 수 있다.

Claims (2)

  1. 기록 매체로부터 판독되는 오류 정정 부호 및 오류 검출 부호를 포함하는 디지탈 데이타에 대하여, 오류 정정 부호에 기초하는 정정 처리 및 오류 검출 부호에 기초하는 검출 처리를 실시하고, 처리 완료된 디지탈 데이타를 컴퓨터 기기측으로 전송하는 부호 오류 정정 검출 장치에 있어서,
    소정의 바이트수로 구성되는 블럭 단위로 입력되는 디지탈 데이타를 버퍼 메모리에 기억하는 입력 인터페이스,
    상기 입력 인터페이스에 입력되는 상기 디지탈 데이타에 대하여 상기 오류 검출 부호에 기초하는 제1 검출 처리를 실시하는 제1 오류 검출 회로,
    상기 버퍼 메모리에 기억된 상기 디지탈 데이타에 대하여 상기 오류 정정 부호에 기초하는 정정 처리를 실시하고, 상기 디지탈 데이타의 오류 개소를 재기록하는 오류 정정 회로,
    상기 오류 정정 회로에서 오류 개소가 재기록되며 상기 버퍼 메모리에 기억된 상기 디지탈 데이타에 대하여 상기 오류 검출 부호에 기초하는 제2 검출 처리를 실시하고, 검출 결과에 따라서 에러 플래그를 설정하는 제2 오류 검출 회로, 및
    상기 버퍼 메모리에 기억된 상기 디지탈 데이타를 외부 컴퓨터 기기로 출력하는 출력 인터페이스
    를 구비하고, 상기 제1 오류 검출 회로에서 오류가 검출되지 않은 상기 디지탈 데이타에 대하여 상기 오류 정정 회로 및 상기 제2 오류 검출 회로에서의 처리를 생략하는 것을 특징으로 하는 부호 오류 정정 검출 장치.
  2. 제1항에 있어서, 상기 제1 오류 검출 회로의 검출 결과에 따라서 상기 오류 정정 회로 및 상기 제2 오류 검출 회로의 동작의 중지를 지시하는 제어 플래그를 설정하는 레지스터를 더 구비한 것을 특징으로 하는 부호 오류 정정 검출 장치.
KR1019990019128A 1998-05-28 1999-05-27 부호오류정정검출장치 KR19990088576A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-147394 1998-05-28
JP10147394A JPH11339402A (ja) 1998-05-28 1998-05-28 符号誤り訂正検出装置

Publications (1)

Publication Number Publication Date
KR19990088576A true KR19990088576A (ko) 1999-12-27

Family

ID=15429290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990019128A KR19990088576A (ko) 1998-05-28 1999-05-27 부호오류정정검출장치

Country Status (3)

Country Link
JP (1) JPH11339402A (ko)
KR (1) KR19990088576A (ko)
TW (1) TW425545B (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR870007502A (ko) * 1986-01-31 1987-08-19 소니가부시끼가이샤 에러 정정 장치
JPH07202717A (ja) * 1993-12-28 1995-08-04 Mitsubishi Electric Corp 誤り訂正復号装置及び誤り訂正復号方法
JPH09116442A (ja) * 1995-10-23 1997-05-02 Mitsubishi Electric Corp 積符号の誤り訂正復号装置及び積符号の誤り訂正復号方法
JPH09139026A (ja) * 1995-11-16 1997-05-27 Mitsubishi Electric Corp ディジタルデータ再生装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR870007502A (ko) * 1986-01-31 1987-08-19 소니가부시끼가이샤 에러 정정 장치
JPH07202717A (ja) * 1993-12-28 1995-08-04 Mitsubishi Electric Corp 誤り訂正復号装置及び誤り訂正復号方法
JPH09116442A (ja) * 1995-10-23 1997-05-02 Mitsubishi Electric Corp 積符号の誤り訂正復号装置及び積符号の誤り訂正復号方法
JPH09139026A (ja) * 1995-11-16 1997-05-27 Mitsubishi Electric Corp ディジタルデータ再生装置

Also Published As

Publication number Publication date
TW425545B (en) 2001-03-11
JPH11339402A (ja) 1999-12-10

Similar Documents

Publication Publication Date Title
EP0703581B1 (en) Preprocess method, information read/write method, input/output device and read/write device
KR100424377B1 (ko) Cd플레이어에이용하는cd-rom디코더
KR950006750A (ko) 디스크 구동 장치 및 데이타 재생 장치
US6119260A (en) Decoder for executing error correction and error detection in parallel
EP0563922B1 (en) Data processing circuit for disc player
US5499252A (en) CD-ROM decoder having means for reading selected data from a CD into a memory
US6243845B1 (en) Code error correcting and detecting apparatus
JP2842262B2 (ja) 光ディスク記録装置
KR100457119B1 (ko) 기록 가능한 컴팩트 디스크 제어기 회로
KR100484684B1 (ko) 디스크플레이어
KR100398719B1 (ko) 디스크 재생 장치
KR100385409B1 (ko) 부호 오류 정정 검출 장치
KR19990088576A (ko) 부호오류정정검출장치
JP2854208B2 (ja) Ｃｄ−ｒｏｍデコーダ
JP4004102B2 (ja) 符号誤り訂正検出装置
JP2539417B2 (ja) 情報記録方式
JP3240860B2 (ja) 光ディスク記録装置
JP3759992B2 (ja) 記録情報再生装置
JP3670758B2 (ja) Ｃｄ−ｒｏｍデコーダ
JP3995693B2 (ja) 符号誤り訂正検出装置
JP3454669B2 (ja) Ｃｄ−ｒｏｍデコーダ
JPH1116298A (ja) 符号誤り訂正検出装置
JP3152525B2 (ja) Ｃｄ−ｒｏｍデコーダ
JP3676189B2 (ja) ショックプルーフ制御装置
JPH08194661A (ja) データ転送装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application